JPS6394674A - シヨツトキバリア半導体装置 - Google Patents

シヨツトキバリア半導体装置

Info

Publication number
JPS6394674A
JPS6394674A JP24059286A JP24059286A JPS6394674A JP S6394674 A JPS6394674 A JP S6394674A JP 24059286 A JP24059286 A JP 24059286A JP 24059286 A JP24059286 A JP 24059286A JP S6394674 A JPS6394674 A JP S6394674A
Authority
JP
Japan
Prior art keywords
layer
schottky barrier
region
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24059286A
Other languages
English (en)
Other versions
JPH0515312B2 (ja
Inventor
Yasuo Imai
今井 泰男
Koji Otsuka
康二 大塚
Kimio Ogata
尾形 喜美夫
Hideyuki Ichinosawa
市野沢 秀幸
Norisumi Oomuro
大室 範純
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP24059286A priority Critical patent/JPS6394674A/ja
Publication of JPS6394674A publication Critical patent/JPS6394674A/ja
Publication of JPH0515312B2 publication Critical patent/JPH0515312B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高耐圧が得られるショットキバリ了生導体装
fK関する。
〔従来の技術とその問題膚〕
ショットキバリア半導体装置は、その高速かつ低損失で
ある利漬を生かして、高尚1M整流回路に広く利用され
ている。しかし、ショットキバリア半導体装置はpn接
合素子に比べて高耐圧が得難いのが実状で、耐圧に関し
て特に改良の余地がある。
ショットキバリア半導体装置の高耐圧化をはかる念めに
、第3図に示すフィールドプレートを設けt構造、第4
図に示すガードリングを設けた構造、あるいはこれらを
組合わせ次構造が多用されている。
第3図のフィールドプレート構造においては。
1)極(21のうち絶縁膜(31の上に延在する部分(
2a)かフィールドプレートと呼ばれ、その下のn形半
導体領域(1)の表面近傍における電界集中を緩和する
ところで、フィールドプレートによる高耐圧化では、絶
縁膜(3)の開丑端(3a)の傾斜角度が耐圧に微妙な
影響を与える。このため、量適な傾斜角度を得るために
、多書絶縁膜を用いtす、厳密なエツチング制御を行う
など、大きな効果を得ようとすれば製造プロセスが複雑
化する。
第4図のガードリング構造においては%t ij 14
+と半導体領域(1)の間に形成されるショットキバリ
+ 了を包囲するp形環状領域(5)と、この環状領域(5
1+ を更に包囲するp形環状領域(61とが形成ばれている
。(7)は絶縁膜である。環状領域+51+61はガー
ドリングあるいはフィールドリミッティングリングと呼
ばれ、表面近傍における電界集中を緩和する。
ところで、ガードリングによる高耐圧化では、環状領域
15+ (6)の寸法及び位置が耐圧に大きく影響する
ので、厳密な設計及び?i1)精度なフォトエツチング
技術が要求される。このため、環状領域f51(61を
形成するための拡散工程が加わることで製造プロセスが
長びくこととも合わせて、#造プロセスが複雑化する・ そこで本発明の目的は、比較的簡単な構造で高耐圧が得
られるショットキバリア半導体装置を提供することにあ
る。
〔問題点を解決するための手段〕
上記問題点を解決し、上記目的を達成するtめの本発明
は、半導体領域と、前記半導体領域上に形成されたショ
ットキバリアを生じさせるtめのバリ了金鵜層と、前記
バリア金lAl−をほぼ隣接して包囲するように前記半
導体領域上に形成さtt2チタン酸化物を含む層とを有
していることを特徴とするショットキバリア半導体装置
に係わるものである。
〔作 用〕
チタン酸化物を含む層は、ショットキバリアに逆バイア
スが印加されたとき、半導体領域の表面領域における電
界集中を緩和するように作用する。
〔第1の実施例〕 次に2本発明の第1の実施例に係わるショットキバリア
半導体装置及びその製造方法を説明する。
第1図はショットキバリア半導体装置(ショットキ・り
゛イオード)を装造工程順に1素子分について示す。こ
のショットキバリア半導体装置を製造する際には、まず
、第1図囚に示す、GaAs (ヒ化ガリウム)から成
る半導体基板(Illを用意する。
+ この半導体基板(Illは、比較的厚いn形基板領域(
121の上に比較的薄いn−影領域03!をエピタキシ
ャル成長させtものである。n−影領域0の不純物濃度
は2 X 10” cm  、厚さは20μmである。
次に、第1図(Blに示す如く、n″″形領域(131
の上に全面的にTi (チタン)の薄層04)を真空蒸
着で形成し、更にその上に全面的にAI (アルミニウ
ム)層(151を真空蒸着で形成する。TIの薄層Q4
1は約50人と極めて薄く刑成し、 A1層いは約1μ
mの厚啄に+ 形成する。更に、n影領域02の表面C下面)VCAu
 (金)−Getゲルマニウム合金)から成るオーミッ
ク接触の′Ii律((6)を真空蒸着によシ形成する。
次に、第1図0に示す如く、フォトエツチングによりA
1層(15+の一部をエツチング除去し、ショットキバ
リアを形成すべき領域に対応させてバリア金属層として
のA1層(15a)を残存させる。更に、フォトエツチ
ングにより素子の周辺領域C多数の素子が形成された大
面積半導体基板から各素子に分割するときの切断ライン
近傍)から薄層α4を除去し、A1層(15a )の下
部にある薄層(14a 1とこれを包囲する薄層(14
h)を残存させる。
次に、第1図(C) K示すものに、5%の02ガスと
95%のN2ガスから成る酸化性雰囲気中で、380℃
、30秒の熱処理を施す。この熱処理の結果。
A1層(15a )は、その下の薄層(14a)を介し
てn″″形領域(131GC対してショットキバリアを
形成する。このショットキバリアはAIとGaAsのシ
ヨ・ントキノ(り丁と同等の特性を有する。薄層(14
a )がどのような形で残存しているかは定かではない
。従って。
第1図[F]では、 AI層r15a)と薄層(14a
)を合わせtものをバリア金属層(171即ち夕°イオ
ードの一方の電極として図示されている。第1図(C)
の薄層(14b)は、酸化されて第1図00チタン酸化
物を含む薄層(18+となる。この薄層αaは、チタン
酸化物層であっても、全領域が安定なチタン酸化物かつ
絶縁物とみなせるTi02(2酸化チタン)ではなく。
薄層α&のうちn−影領域(131K l!jF接する
側は、Ti−よ十分に酸化されておらず41 Ti +
7ツチなC化学量論的にT402と比べてTIの組成比
が大きい状態を言う)チタン酸化物とtrつており1g
lかに導電性が誌められる高抵抗領域になっている。
次に、第1図面に示す如く、薄層a&の上を保護膜α9
で被覆して、ショットキバリア半導体装置を完成させる
。保護膜α9は、CVD@によシ形成した5102膜(
シリコン酸化膜)まtはSi3N4膜Cシリコン窒化膜
)、あるいは塗布法により形成し之ポリイミド樹脂膜な
どとする。
こうして製作し次ショットキノくリア半導体装置はショ
ットキ・タイオード)は、250Vの耐圧C降伏常圧)
を示しtoこれは、上記n−形領領域131の不純物濃
度におけるバルク耐圧CII極((6)σ)中央領域の
耐圧)にほぼ等しい。250V印加時のn−影領域a3
の表面を走査型重子顕微鏡で観察したところ、最大電界
の生じている位置がt極06)の端部から35μm程度
離tte位置にあった。1し薄層+tSを除去すると、
R大電界の位置は電極部の端部付近にあシ、耐圧は約1
00vに低下し之。これらのことから、薄層(1&が表
面領域でf) ’il界集中を緩和する効果を強く発揮
していることがわかる。
〔第2の実施例〕 次に、第2図を参黒して第2の実施例に係わるショット
キバリア半導体装置及びその製造方法を説明する。
fず、第2図(4)に示すGaAs基板αBを用意する
Oこの基板(Il+は第1図面のものと同一なものであ
る。
次に、n−影領域a31の上に全面的に’rtの薄層を
真空蒸着し之後、フォトエツチングによりショットキバ
リアを形成すべき中央部及び素子の周辺領域からTiの
薄層を除去し、第2図03)に示す厚さ50′AのTi
O薄層ωを形成する。
次[、AIを全面的に真空蒸着し、フォトエツチングに
よりショットキバリアを形成すべき中央部のみに厚で約
1μmのAle(2nを残存させる。なお。
+ AIの全面蒸着後のフォトエツチング前に、  n  
影領域(121の表面にAu −Ge合金から成る電極
((6)を形成する。
次に、第1の実施例と同じ熱処理を酸化雰囲気中で行う
。第2図(C)でA1層r2Dのうち薄層■の上に延在
してい次局辺部分も、第1の実施例で述べたように、シ
ョットキバリアを形成する。そこで。
熱処理後を示す第2図0では、第2図00A1層(21
)とこれに被覆されていt薄層■の一部を合わせてバリ
ア金属層のと図示されている。薄層(2Illの侵りの
部分は、酸化されて第2図Ωに示す薄層薮となる。この
薄層(ハ)は第1図0で示す薄層a&と向じものである
次に、第2図■π示す如く、第1の実施例と同様に保護
膜α9を形成してショットキバリア半導体装置を完成さ
せる。
この第2の実施例の構造のショットキツクリア半導体装
置の耐圧は、第1図に示すショットキバリア半導体装置
のそれとほぼ同一であつto〔管影例〕 本発明は、上述の実施例に限犀されるものでなく、柚々
変形可能なものである。例えば、チタンの薄層a4It
mは、IIIfSnを添加し7?: Ti l優jrど
T1を主成分とするものでもよい。まft、 n−影領
域(131はGaASVC限ることなく、1nP(燐化
インジウム)等のm−v族化合物半導体又は更に別の半
導体であってもよい。TIの薄層a41■の厚ブと熱処
理の条件も種々選択できる。薄層α41■の厚さは20
〜300λ、更に望ましくは30〜200Xが好適範囲
である。20Aと1えば数原子層の厚づで、これ以上薄
くすると、均一な薄層を形成てることも難しくなってく
るし、熱処理条件の設定も難しくなり、結果として安定
して高耐圧を得るのが難しくなる。
300Aを越えると、最適な熱処理条件が高温及び長時
間化して生産性が低下する。熱処理温度は、200〜5
00℃、更に望ましくは300〜400℃が好適範囲で
ある。200℃未満では熱処理が長時間化するし、50
0℃を越えると熱処理が短時間になり過き゛たり、バリ
了金属や半導体領域に悪影響を与える恐れも出てくる。
熱処理時間は、生産性と制御件を考えると、N層α41
(2f)の厚ざと熱処理温度等をv!41iシて、5秒
〜2時間の範囲に収めるのが望ましい。
チタン酸化物薄層(181は、微かに導電性を有する高
抵抗領域であればよいので、極く薄いチタン層とこの上
に設けられtチタン酸化物層とから成るものでもよいし
、チタン酸化物と未酸化又は不完全酸化のチタンとが混
在するものであってもよい。
〔発明の効果〕
上述から明らかな如(1本発明によれば、比較的蘭阜な
構造で耐圧の高いショットキバリア半導体装置を提供す
ることができる。
【図面の簡単な説明】
第1図囚〜[F]は本発明の第1の実施例に係わるショ
ットキバリア半導体装置を工程1)1I K示す断面図
。 第2図囚〜[F]は本発明の第2の実施例に係わるショ
ットキバリア半導体装置を工程I@に示す断面図、 第3図及び第4図は従来のショットキバリア半導体装置
を示す断面図である。 旧1・・・半導体基板、 (131・・・n−影領域、
α41・・・TI薄層。 (151・・・A1層、a7)・・・バリ了金属層、α
K・・・′1゛鳳酸化物を含む薄層。 代  理  人   高  野  則  次第1図 第2図

Claims (6)

    【特許請求の範囲】
  1. (1)半導体領域と、前記半導体領域上に形成されたシ
    ョットキバリアを生じさせるためのバリア金属層と、前
    記バリア金属層をほぼ隣接して包囲するように前記半導
    体領域上に形成されたチタン酸化物を含む層とを有して
    いることを特徴とするショットキバリア半導体装置。
  2. (2)前記チタン酸化物を含む層は、少なくとも前記半
    導体領域の側にチタン酸化物と未酸化のチタンとが混在
    する領域を有するものである特許請求の範囲第1項記載
    のショットキバリア半導体装置。
  3. (3)前記チタン酸化物を含む層は、前記半導体領域に
    接触する極く薄いチタン層と、このチタン層上に形成さ
    れたチタン酸化物層とから成るものである特許請求の範
    囲第1項記載のショットキバリア半導体装置。
  4. (4)前記チタン酸化物を含む層は、導電性を有するチ
    タン酸化物層である特許請求の範囲第1項記載のショッ
    トキバリア半導体装置。
  5. (5)前記半導体領域は、III−V族化合物半導体の領
    域である特許請求の範囲第1項又は第2項又は第3項又
    は第4項記載のショットキバリア半導体装置。
  6. (6)前記バリア金属層は、アルミニウムを主成分とす
    る金属層であり、前記III−V族化合物半導体はヒ化ガ
    リウムである特許請求の範囲第5項記載のショットキバ
    リア半導体装置。
JP24059286A 1986-10-09 1986-10-09 シヨツトキバリア半導体装置 Granted JPS6394674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24059286A JPS6394674A (ja) 1986-10-09 1986-10-09 シヨツトキバリア半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24059286A JPS6394674A (ja) 1986-10-09 1986-10-09 シヨツトキバリア半導体装置

Publications (2)

Publication Number Publication Date
JPS6394674A true JPS6394674A (ja) 1988-04-25
JPH0515312B2 JPH0515312B2 (ja) 1993-03-01

Family

ID=17061796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24059286A Granted JPS6394674A (ja) 1986-10-09 1986-10-09 シヨツトキバリア半導体装置

Country Status (1)

Country Link
JP (1) JPS6394674A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221638A (en) * 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device
EP0579286A2 (en) * 1988-11-11 1994-01-19 Sanken Electric Co., Ltd. Method of fabricating a semiconductor device with Schottky barrier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0579286A2 (en) * 1988-11-11 1994-01-19 Sanken Electric Co., Ltd. Method of fabricating a semiconductor device with Schottky barrier
EP0579286A3 (en) * 1988-11-11 1994-09-07 Sanken Electric Co Ltd Method of fabricating a semiconductor device with schottky barrier
US5221638A (en) * 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device

Also Published As

Publication number Publication date
JPH0515312B2 (ja) 1993-03-01

Similar Documents

Publication Publication Date Title
US3550260A (en) Method for making a hot carrier pn-diode
JPS6156474A (ja) 窒化ガリウム半導体装置の製造方法
JP2002541682A (ja) パンチスルーダイオード及び同ダイオードを製造する方法
JPS6394674A (ja) シヨツトキバリア半導体装置
JPH06268202A (ja) 高耐圧炭化珪素ショットキ−・ダイオ−ド
CA1271850A (en) Method for fabricating a field-effect transistor with a self-aligned gate
JPH0515311B2 (ja)
JPS63148624A (ja) 3〜5族の材料からなる半導体基板中のp+nn+ダイオードの製造方法および該ダイオードを含むバイポーラトランジスタの製造方法
JPH01257370A (ja) ショットキバリア半導体装置
JP2817217B2 (ja) 金属・半導体接合を有する半導体装置およびその製造方法
JP2754693B2 (ja) メッキ電極の製造方法
JPS60242619A (ja) 半導体オ−ム性電極の形成方法
JPS5842631B2 (ja) 接合ゲ−ト型電界効果トランジスタの製造方法
JPH0638421B2 (ja) バイポ―ラトランジスタの製法
JPH02253659A (ja) 半導体装置
JPH10117002A (ja) ショットキーバリア半導体装置およびその製法
JPH01266760A (ja) ショットキバリア半導体装置
KR100319738B1 (ko) 동일한오믹금속을전극으로갖는이종접합쌍극자트랜지스터제조방법
JPS61116877A (ja) 電界効果トランジスタの製造方法
JPS62222672A (ja) シヨツトキバリヤ形半導体装置およびその製造方法
JPH0810705B2 (ja) 集積回路装置
JPS61137371A (ja) 半導体装置の製造方法
JPS58212169A (ja) 三層電極構造を有する半導体装置
JPH08236791A (ja) ショットキーバリア半導体装置
JPS59101868A (ja) シヨツトキ−障壁と低抵抗接触とを有する半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term