JPS63148624A - 3〜5族の材料からなる半導体基板中のp+nn+ダイオードの製造方法および該ダイオードを含むバイポーラトランジスタの製造方法 - Google Patents
3〜5族の材料からなる半導体基板中のp+nn+ダイオードの製造方法および該ダイオードを含むバイポーラトランジスタの製造方法Info
- Publication number
- JPS63148624A JPS63148624A JP62250046A JP25004687A JPS63148624A JP S63148624 A JPS63148624 A JP S63148624A JP 62250046 A JP62250046 A JP 62250046A JP 25004687 A JP25004687 A JP 25004687A JP S63148624 A JPS63148624 A JP S63148624A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- layer
- iii
- type region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/50—PIN diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/919—Compensation doping
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は原子水素によるドナーの中和作用を利用するI
〜■族の材料からなる基板中にp+nn+ダイオードt
[!造することに関するものである。
〜■族の材料からなる基板中にp+nn+ダイオードt
[!造することに関するものである。
とくに、本発明はマイクロエレクトロニクスおよび超高
周波に向けられる超高速半導体素子の製造分野かつとく
に王として遠隔測定、集積光学または元ファイバによる
遠距離通信に利用し得るホモ接台ま九はへテロ接合のバ
イポーラトランジスタの分野に適用される。これらのバ
イポーラトランジスタにおいて、pnn ダイオード
はエミッタおよびペースを構成する。
周波に向けられる超高速半導体素子の製造分野かつとく
に王として遠隔測定、集積光学または元ファイバによる
遠距離通信に利用し得るホモ接台ま九はへテロ接合のバ
イポーラトランジスタの分野に適用される。これらのバ
イポーラトランジスタにおいて、pnn ダイオード
はエミッタおよびペースを構成する。
より詳細Vcri、本発明は極めて減少され九寸法を有
するp+nn−1−ラテラルダイオードの製造に関する
。ラテラルダイオードはそのp+nn+領域が基板の表
面に対して平行な同一平面内に整列させられるダイオー
ドである。
するp+nn−1−ラテラルダイオードの製造に関する
。ラテラルダイオードはそのp+nn+領域が基板の表
面に対して平行な同一平面内に整列させられるダイオー
ドである。
第1図において、III〜V族の材料からなるラテラル
ダイオードを長手方向断面図で略示する。このダイオー
ド#:in型のIII〜V族の半絶縁材料からなる基板
20表面に全1!I4接点8および10の各々がそれぞ
れ上方にあるp+型領域を4よびn+型領域を6含んで
いる。
ダイオードを長手方向断面図で略示する。このダイオー
ド#:in型のIII〜V族の半絶縁材料からなる基板
20表面に全1!I4接点8および10の各々がそれぞ
れ上方にあるp+型領域を4よびn+型領域を6含んで
いる。
基板2中に拡散または注入されたp+および♂型の2つ
の領域は、一般に′nまたはp型であるが必ずしも絶縁
しない、非常に僅か(1〜10ミクロン程度)であるが
ゼロではない長さlのより小さな導電領域12によって
分離される。
の領域は、一般に′nまたはp型であるが必ずしも絶縁
しない、非常に僅か(1〜10ミクロン程度)であるが
ゼロではない長さlのより小さな導電領域12によって
分離される。
実際に、この長さ!が非常に長いならば、ダイオードの
切換え時間が増大し、この領域におけるキャリヤの拡散
は非常に大きな距離にわたってなされる。他方で、この
距離!がゼロであるならばダイオードの電流−電圧特性
は、トンネル効果により電流が2方向に同様にかつ等し
く通ることができる場合に劣化される。
切換え時間が増大し、この領域におけるキャリヤの拡散
は非常に大きな距離にわたってなされる。他方で、この
距離!がゼロであるならばダイオードの電流−電圧特性
は、トンネル効果により電流が2方向に同様にかつ等し
く通ることができる場合に劣化される。
従来技術のp+nn+ダイオードの製造方法を第2図に
略示する。
略示する。
実際には、ダイオードのn型領域12はIII〜V族の
材料からなる基板2上にエピタキシにより作られかつn
型領域6はまたエピタキシによりまたはn型1−12へ
のイオン注入により作られる。
材料からなる基板2上にエピタキシにより作られかつn
型領域6はまたエピタキシによりまたはn型1−12へ
のイオン注入により作られる。
n+型領域を6利用される実際の最大ドーピングレベル
は1〜51018at/−の間に9tかれる。
は1〜51018at/−の間に9tかれる。
次いでp型領域4は、一般に10 a c/ci
を越える能動ドーピングレベルを有するイオン注入によ
って作られ、したがってこのレベルはn+型領域乙のレ
ベルを大きく越える。
を越える能動ドーピングレベルを有するイオン注入によ
って作られ、したがってこのレベルはn+型領域乙のレ
ベルを大きく越える。
この製造段1@で、領域4および6は第2図に示すよう
に隣接している。したがって、電流−電圧特性は良くな
い。
に隣接している。したがって、電流−電圧特性は良くな
い。
そこで構造の表面を樹脂14で部分的にマスクし、この
マスクは♂型領域6に隣接てp++注入領域4の縁部1
7に関して整列させられかつ中心を会せられる非常に僅
かな長さの区域16でのみ露出させられる。そこで強力
にドーピングされる(p+ま次はn+ま九は両方)この
すべての領域を除去するように湿式ま友はプラズマ法に
よりマスクされてないIII〜V族の材料からなる領域
16のアタック処理を行なう。
マスクは♂型領域6に隣接てp++注入領域4の縁部1
7に関して整列させられかつ中心を会せられる非常に僅
かな長さの区域16でのみ露出させられる。そこで強力
にドーピングされる(p+ま次はn+ま九は両方)この
すべての領域を除去するように湿式ま友はプラズマ法に
よりマスクされてないIII〜V族の材料からなる領域
16のアタック処理を行なう。
樹脂マスク14の除去後、ダイオードのp+およびn+
星型領域上それぞれ金属接点8および10ft作る。こ
の几め、実現すべき接点像を画成するマスキング作業、
金属の堆積等の助けを求める。これらの作業時、アタッ
クされt領域16であるがpおよびn型領域のみt−覆
わないような方法で、アタック処理の几めに前に利用さ
れたマスク14と接点を作るのに利用されるマスクを整
列させる必要がある。
星型領域上それぞれ金属接点8および10ft作る。こ
の几め、実現すべき接点像を画成するマスキング作業、
金属の堆積等の助けを求める。これらの作業時、アタッ
クされt領域16であるがpおよびn型領域のみt−覆
わないような方法で、アタック処理の几めに前に利用さ
れたマスク14と接点を作るのに利用されるマスクを整
列させる必要がある。
上記化学的またはプラズマアタックの結果として生じる
p nn ダイオードの表面はより平らでなく、クリ
ーニングおよびその後のパッシベーションの困難そして
ダイオードのp+およびn+領領土上の金属接点の整列
および実現の問題を引き起す。
p nn ダイオードの表面はより平らでなく、クリ
ーニングおよびその後のパッシベーションの困難そして
ダイオードのp+およびn+領領土上の金属接点の整列
および実現の問題を引き起す。
さらに、極めて正確な方法でp++注入領域の局部にア
タックマスク14を位置決めする必要がある。このこと
は製造効率を低くしかつ同様にアタックすべき領域16
は狭くしなければならない。
タックマスク14を位置決めする必要がある。このこと
は製造効率を低くしかつ同様にアタックすべき領域16
は狭くしなければならない。
その上、強力にドーピングされるこの領域のアタック速
度は、すべて導通する危険があるp nnダイオードに
通じる基板2まで進行する下にあるn型領域の深さのア
タックを回避するように正確な方法で測定されねばなら
ない。
度は、すべて導通する危険があるp nnダイオードに
通じる基板2まで進行する下にあるn型領域の深さのア
タックを回避するように正確な方法で測定されねばなら
ない。
バイポーラトランジスタのエミッターペースダイオード
の特別な場合においては外部接点からトランジスタのベ
ースを切断する危険がある。
の特別な場合においては外部接点からトランジスタのベ
ースを切断する危険がある。
バイポーラトランジスタのベースとエミッタ間の良好な
接合全実現するのに使用される技術の1つはとくに、1
985年の「フイジカ129aJ、第361〜365頁
に「GaAs+−CaAIAs Fr CLインバータ
の設計および製造方法」と題して発表されたディー−ア
ンクリ等の論文に記載されている。
接合全実現するのに使用される技術の1つはとくに、1
985年の「フイジカ129aJ、第361〜365頁
に「GaAs+−CaAIAs Fr CLインバータ
の設計および製造方法」と題して発表されたディー−ア
ンクリ等の論文に記載されている。
この文献においては、エミッタのn+型領域をエミッタ
接点の場所を除いて、構造のすべての表面にわたって化
学的アタックにより除去される。
接点の場所を除いて、構造のすべての表面にわたって化
学的アタックにより除去される。
この技術はペースおよびエミッタの接点に関連してn+
型領域を形成するために利用されるグラビアマスクの正
しい位置決めに関連する問題を考慮してトランジスタの
小型化の計画に極めて重大な制限を呈する。
型領域を形成するために利用されるグラビアマスクの正
しい位置決めに関連する問題を考慮してトランジスタの
小型化の計画に極めて重大な制限を呈する。
バイポーラトランジスタのペースとエミッタ間の良好な
接合を実現するのに実際に利用される第2の技術は19
85年3月15日に[入pp1. Phys。
接合を実現するのに実際に利用される第2の技術は19
85年3月15日に[入pp1. Phys。
Lezz、 46 (61Jの第600〜602頁に「
ベース中にBSS拡散セットパックヲ有する高利得高局
波AlGaAs/GaAsグレーデッド・パンドギャグ
、<イポーラトランジスタ」と題して発表されたアー
ル・ジエー・マリク等の文献に記載されている。
ベース中にBSS拡散セットパックヲ有する高利得高局
波AlGaAs/GaAsグレーデッド・パンドギャグ
、<イポーラトランジスタ」と題して発表されたアー
ル・ジエー・マリク等の文献に記載されている。
この技術は前述の技術より優れており、エミッタとベー
ス間に配置され九n+型領域を単に除去してなる。しか
しながら、化学的アタック後に得られた構造は平らでf
′iなく、前述のように、クリーニングおよびその後の
パッシベーションならびにエミッタのペース上への金属
接点の実現を引き起す。
ス間に配置され九n+型領域を単に除去してなる。しか
しながら、化学的アタック後に得られた構造は平らでf
′iなく、前述のように、クリーニングおよびその後の
パッシベーションならびにエミッタのペース上への金属
接点の実現を引き起す。
さらに、原子水素によりGa Asからなる基板のドナ
ー原子(81)t−電気的観点から中和するような、1
985年7月15日にr Appl、Phyg、 Ls
tt。
ー原子(81)t−電気的観点から中和するような、1
985年7月15日にr Appl、Phyg、 Ls
tt。
47 (2) Jの第108〜110頁に「原子水素に
よるGaAs(st)中のドナー中和」と題して発表さ
れ友ジエーe7ユバリエ等による文献が知られている。
よるGaAs(st)中のドナー中和」と題して発表さ
れ友ジエーe7ユバリエ等による文献が知られている。
本発明はとくに上記化学的またはプラズマアタックの段
階金除去することにより上記した種々の不都合を改善さ
せるp+nn+nnダイオード造方法を目的とする。
階金除去することにより上記した種々の不都合を改善さ
せるp+nn+nnダイオード造方法を目的とする。
より詳細には、本発明は、p+型憤域、n型領域および
n型領域を含むIII〜V族の材料からなる半導体基板
中のp+nn+nnダイオード造方法において、以下の
工程、すなわち、前記基板の表面にn+型のIII〜V
族の材料からなるf#Iを形成し;n+型の中間領域に
隣徽してダイオードのp+型領域を表面に形成するため
にIII〜V族の材料からなる前記層中にアクセプタイ
オン’iFi6m的に注入し、互いに近接してかつそれ
ぞれp+型領域をよびn+型の中間領域に関連して配置
されるIII〜V族の材料からなる層の表面に2つの金
属接点を作り、p+型領域を隣接するこの中間領域の一
方の部分は金属接点を持たずそして他方の部分は金属接
点で榎われ、ダイオードのn+型の領域に対応し;金I
i!接点を持たない前記中間領域の部分にn型領域゛を
形成するために前記構造を水素化し、前記金属接点をこ
の水素化のマスクに使用する工程からなることを特徴と
するIII〜V族の材料からなる半導体基板中のp+n
n+ダイオードの製造方法を目的とする。
n型領域を含むIII〜V族の材料からなる半導体基板
中のp+nn+nnダイオード造方法において、以下の
工程、すなわち、前記基板の表面にn+型のIII〜V
族の材料からなるf#Iを形成し;n+型の中間領域に
隣徽してダイオードのp+型領域を表面に形成するため
にIII〜V族の材料からなる前記層中にアクセプタイ
オン’iFi6m的に注入し、互いに近接してかつそれ
ぞれp+型領域をよびn+型の中間領域に関連して配置
されるIII〜V族の材料からなる層の表面に2つの金
属接点を作り、p+型領域を隣接するこの中間領域の一
方の部分は金属接点を持たずそして他方の部分は金属接
点で榎われ、ダイオードのn+型の領域に対応し;金I
i!接点を持たない前記中間領域の部分にn型領域゛を
形成するために前記構造を水素化し、前記金属接点をこ
の水素化のマスクに使用する工程からなることを特徴と
するIII〜V族の材料からなる半導体基板中のp+n
n+ダイオードの製造方法を目的とする。
基板によっては、大きな基板上にまたは層の積重ね上に
堆積された脇より大きい基板を含む必要がある。
堆積された脇より大きい基板を含む必要がある。
水素化段階による化学的アタックの置換はダイオードの
p+型およびn+型の領域の金属接点の実現を容易にす
る平らな構造を得ることを許容する。
p+型およびn+型の領域の金属接点の実現を容易にす
る平らな構造を得ることを許容する。
この水素化処理は、ジエー・シュパリエのfa記論文に
記載されるように、n型領域のドナー原子を逗気的観点
から中和せしめ、し九がって半導体は、この領域におい
て、キャリヤの最初の濃度が約1018/eJであると
き1016〜5・1016 キャリヤ/dの間に代表
的に含まれるキャリヤの濃度を有する、n+型の代りに
n型Vcなる。
記載されるように、n型領域のドナー原子を逗気的観点
から中和せしめ、し九がって半導体は、この領域におい
て、キャリヤの最初の濃度が約1018/eJであると
き1016〜5・1016 キャリヤ/dの間に代表
的に含まれるキャリヤの濃度を有する、n+型の代りに
n型Vcなる。
対応する金属接点により保役されるn”ulA域はこの
水素化によって少しも影響されない。
水素化によって少しも影響されない。
本発明者等は′−電気的中和一般にイオンボンバードメ
ント(例えばプロトン)≦よって得られる電気的補正と
異なる驚くべき方法であることに気付いている。事実、
電気的中和は、1986年6月1日の「J、 Apl)
1. phys、 J 8459巻、第11号、pp
3774〜3777にジャリル、シェバリエ、アズレー
およびミルシーによって示されるように、電気的補正と
逆にキャリヤの移動度の増加に至る。それゆえこの中和
は急速作動のダイオードの獲得を許容する。
ント(例えばプロトン)≦よって得られる電気的補正と
異なる驚くべき方法であることに気付いている。事実、
電気的中和は、1986年6月1日の「J、 Apl)
1. phys、 J 8459巻、第11号、pp
3774〜3777にジャリル、シェバリエ、アズレー
およびミルシーによって示されるように、電気的補正と
逆にキャリヤの移動度の増加に至る。それゆえこの中和
は急速作動のダイオードの獲得を許容する。
本発明の方法によれば、n+型およびp+型領域を金J
i[点のまわりの自己アラインメント(自己整合)また
は自動位置決めにより、n型領域かつしたがって必要な
電気的特性を有するp nn ダイオードが形成され
る。
i[点のまわりの自己アラインメント(自己整合)また
は自動位置決めにより、n型領域かつしたがって必要な
電気的特性を有するp nn ダイオードが形成され
る。
とくに、p+型およびn+型領域を金@接点に対しての
n型領域の自己アラインメントはp 、nおよびn+型
領域を直列抵抗のかつダイオードの作動速さの方向に進
むn型領域内のキャリヤの拡散の長さの同時最適化によ
りダイオードの切換え時間を最小にする。
n型領域の自己アラインメントはp 、nおよびn+型
領域を直列抵抗のかつダイオードの作動速さの方向に進
むn型領域内のキャリヤの拡散の長さの同時最適化によ
りダイオードの切換え時間を最小にする。
そのうえ、本発明の方法は利用し易い。とくに水素化段
階のパラメータかつとくにその持続時間は少しも重大で
はない。
階のパラメータかつとくにその持続時間は少しも重大で
はない。
好都合な方法によれば、水素化は構造を水素プラズマに
従わさせることにより実現される。
従わさせることにより実現される。
本発明による方法の第1の利用モードによれば、以下の
連続工程、すなわち、III〜V族の材料からlるI曽
を形成し;前記雇〜V族の材料からなる層上に絶縁層を
堆積し;実現すべきダイオードのp+型領域を像を示す
第1樹脂マスクを前記絶縁層上に形成し;前記第1マス
クによりマスクされない前記絶縁層の領域を除去し;ダ
イオードのp+型領域を形成するために、前記第1樹脂
マスクを横切つて、III〜V族の材料からなる層にア
クセプタイオ/を注入し;前記第1樹脂マスク上に第1
金属層を堆積し;ダイオードのp+型領域を金属接点の
形成を引き起す前記篇1樹脂マスクを除去し;得られ九
構造上に、実現すべきダイオードのn+型領域を像を示
す第2樹脂マスクを形成し;前記第2マスクによりマス
クされない前記絶縁層の領域を除去し;前記第2マスク
上に第2金属層を堆積し;実現すべきダイオードの前記
n型領域の金属接点の形成を引き起す第2樹脂マスクを
除去し、前記構造を再焼成し;前記絶縁層の残部を除去
し;そしてダイオードの前記p+型領域を前記n+型領
域をの間にダイオードの前記n型領域を形成するために
前記構造全水素化する工程全実施する。
連続工程、すなわち、III〜V族の材料からlるI曽
を形成し;前記雇〜V族の材料からなる層上に絶縁層を
堆積し;実現すべきダイオードのp+型領域を像を示す
第1樹脂マスクを前記絶縁層上に形成し;前記第1マス
クによりマスクされない前記絶縁層の領域を除去し;ダ
イオードのp+型領域を形成するために、前記第1樹脂
マスクを横切つて、III〜V族の材料からなる層にア
クセプタイオ/を注入し;前記第1樹脂マスク上に第1
金属層を堆積し;ダイオードのp+型領域を金属接点の
形成を引き起す前記篇1樹脂マスクを除去し;得られ九
構造上に、実現すべきダイオードのn+型領域を像を示
す第2樹脂マスクを形成し;前記第2マスクによりマス
クされない前記絶縁層の領域を除去し;前記第2マスク
上に第2金属層を堆積し;実現すべきダイオードの前記
n型領域の金属接点の形成を引き起す第2樹脂マスクを
除去し、前記構造を再焼成し;前記絶縁層の残部を除去
し;そしてダイオードの前記p+型領域を前記n+型領
域をの間にダイオードの前記n型領域を形成するために
前記構造全水素化する工程全実施する。
この8glの利用モードFi構造の再焼成時に如何なる
損傷も受けない耐熱性の材料からなる第1および第2金
萬層とともに利用し得る。
損傷も受けない耐熱性の材料からなる第1および第2金
萬層とともに利用し得る。
非耐熱性の、ダイオードのnおよびp型領域の金属接点
の実現のためには、以下の工程、すなわち、III〜V
族の材料からなる層上形成し;前記III〜V族の材料
からなる層上に絶縁層を堆積し;実現すべきダイオード
のp+領領域像を示す第1樹脂マスクを前記絶縁層上に
形成し;前記第1マスクによりマスクされない前記絶縁
層の領域を除去し;ダイオードの前記p+型領域を形成
するために、前記第1樹脂マスクを横切って、III〜
V族の材料からなる層にアクセプタイオンを注入し;前
記第1マスクを除去し;得られた構造上に第2絶縁層を
堆積し;注入されたアクセプタイオンを電気的に活性化
するために前記構造を再焼成し;前記構造上に、実現す
べきダイオードの♂型領域の像を示すyjg2マスクを
形成し;前記第2マスクによりマスクされない前記M1
および第2絶縁層の領域を除去し;前記第2樹脂マスク
上に第1金鵬層を堆積し;実現すべきダイオードのn+
型領域を金属接点の形成を引き起す第2樹脂マスクを除
去し;前記構造上に、前記第1マスクと同一の第3マス
クを堆積し;前記第3マスクによってマスクされない前
記第2絶縁層の領域を除去し;前記第3樹脂マスク上に
第2金1mを堆積し;ダイオードの曲記p+型領域の金
属層の形成を引き起す前記第3樹脂マスクを除去し;前
記構造を再焼成し、前記第1および824!!+$i層
の残部を除去し;ダイオードの前記p+型領域を前記n
+型領域をの間にダイオードのn型領域を形成するため
に前記構造を水素化する工程を含む、本発明による方法
の第2の利用モードt−W用するのが好ましい。
の実現のためには、以下の工程、すなわち、III〜V
族の材料からなる層上形成し;前記III〜V族の材料
からなる層上に絶縁層を堆積し;実現すべきダイオード
のp+領領域像を示す第1樹脂マスクを前記絶縁層上に
形成し;前記第1マスクによりマスクされない前記絶縁
層の領域を除去し;ダイオードの前記p+型領域を形成
するために、前記第1樹脂マスクを横切って、III〜
V族の材料からなる層にアクセプタイオンを注入し;前
記第1マスクを除去し;得られた構造上に第2絶縁層を
堆積し;注入されたアクセプタイオンを電気的に活性化
するために前記構造を再焼成し;前記構造上に、実現す
べきダイオードの♂型領域の像を示すyjg2マスクを
形成し;前記第2マスクによりマスクされない前記M1
および第2絶縁層の領域を除去し;前記第2樹脂マスク
上に第1金鵬層を堆積し;実現すべきダイオードのn+
型領域を金属接点の形成を引き起す第2樹脂マスクを除
去し;前記構造上に、前記第1マスクと同一の第3マス
クを堆積し;前記第3マスクによってマスクされない前
記第2絶縁層の領域を除去し;前記第3樹脂マスク上に
第2金1mを堆積し;ダイオードの曲記p+型領域の金
属層の形成を引き起す前記第3樹脂マスクを除去し;前
記構造を再焼成し、前記第1および824!!+$i層
の残部を除去し;ダイオードの前記p+型領域を前記n
+型領域をの間にダイオードのn型領域を形成するため
に前記構造を水素化する工程を含む、本発明による方法
の第2の利用モードt−W用するのが好ましい。
n+型の■〜V族の材料からなる層は基“板の表面上に
、ケイ素、セレンまたはゲルマニウムイオンのようなド
ナーイオンの注入によるか、分子ジェットま九は蒸気相
中のエピタキシによって形成されることができる。
、ケイ素、セレンまたはゲルマニウムイオンのようなド
ナーイオンの注入によるか、分子ジェットま九は蒸気相
中のエピタキシによって形成されることができる。
基板にまで水素化を許容するようにIII〜V族の材料
からなる層の厚さは1μm以下である。
からなる層の厚さは1μm以下である。
本発明はIII〜V族のすべての型の材料に適用される
。事実上、同一または異なることができるn+型層およ
び基板はInPsGaAjG88e)、rr16jn8
b*0 (xゝ(1および0 < yz< 1であるG
aニー、AX工As。
。事実上、同一または異なることができるn+型層およ
び基板はInPsGaAjG88e)、rr16jn8
b*0 (xゝ(1および0 < yz< 1であるG
aニー、AX工As。
Ga1−、InxAs、Ga1−、InxAal−yP
Y、A11−xInxAsまたはGaミニ−ニー Al
y A’ から作られることができる。
Y、A11−xInxAsまたはGaミニ−ニー Al
y A’ から作られることができる。
上記ダイオードの製造方法は、とくにGaAs。
GaAs/GaAlAsま次はaa InAg/InP
型のホモまたへテロ接合のバイポーラトランジスタの
エミッターベースダイオードの実現に好都合に適用され
る。
型のホモまたへテロ接合のバイポーラトランジスタの
エミッターベースダイオードの実現に好都合に適用され
る。
そのために、本発明はさらに、以下の工程、すなわち、
III〜V族の材料からなる基板上に、トランジスタの
コレクタt−構成するn型の這〜V族の材料からなる第
1層上に、トランジスタのペースを構成するp型のII
I〜V族の材料からなる第2層を堆積し;前記III〜
V族の材料からなる第2層上に、トランジスタのエミッ
タ全構成するn型のIII〜V族の材料からなる第3層
を堆積し;前記III〜V族の第3層の表面に、エミッ
タへの電気的接触に使用するn+型のIII〜V族の材
料からなるwc4膚を形成し;ダイオードのpffi領
域を形成する九めに、r型中開領域に隣接してかつII
I〜V族の材料からなる前記第2層にまで深く延びる前
記第4および第3層中にアクセプタイオンを局部的に注
入し;互いに近接してかつそれぞれp+型領域をよびn
+型の中間領域に関連して配置されるIII〜V族の材
料からなる前記第4層の表面に2つの金属接点を作り、
p+型領域を隣接するこの中間領域の一方の部分は金属
接点を持たずそして他方の部分は金属接点で覆われ、ダ
イオードのn+型の領域に対応し;そして金属接点を持
たない前記中間領域の部分にn型領域を形成する友めに
前記構造を水素化し、前記金属接点をこの水素化のマス
クに使用する工程からなることを特徴とするIII〜V
族の材料からなるバイポーラトランジスタの製造方法を
目的とする。
III〜V族の材料からなる基板上に、トランジスタの
コレクタt−構成するn型の這〜V族の材料からなる第
1層上に、トランジスタのペースを構成するp型のII
I〜V族の材料からなる第2層を堆積し;前記III〜
V族の材料からなる第2層上に、トランジスタのエミッ
タ全構成するn型のIII〜V族の材料からなる第3層
を堆積し;前記III〜V族の第3層の表面に、エミッ
タへの電気的接触に使用するn+型のIII〜V族の材
料からなるwc4膚を形成し;ダイオードのpffi領
域を形成する九めに、r型中開領域に隣接してかつII
I〜V族の材料からなる前記第2層にまで深く延びる前
記第4および第3層中にアクセプタイオンを局部的に注
入し;互いに近接してかつそれぞれp+型領域をよびn
+型の中間領域に関連して配置されるIII〜V族の材
料からなる前記第4層の表面に2つの金属接点を作り、
p+型領域を隣接するこの中間領域の一方の部分は金属
接点を持たずそして他方の部分は金属接点で覆われ、ダ
イオードのn+型の領域に対応し;そして金属接点を持
たない前記中間領域の部分にn型領域を形成する友めに
前記構造を水素化し、前記金属接点をこの水素化のマス
クに使用する工程からなることを特徴とするIII〜V
族の材料からなるバイポーラトランジスタの製造方法を
目的とする。
本発明の他の特徴および利点は図示のために示されかつ
限定されない以下の説明からより良好に生じる。
限定されない以下の説明からより良好に生じる。
以下の説明はGo Asからなる基板中に作られるp+
nn+ダイオードの製造に関する。しかしながらmVc
検討したように、III〜V族の材料からなる他の基板
が考えられることができる。
nn+ダイオードの製造に関する。しかしながらmVc
検討したように、III〜V族の材料からなる他の基板
が考えられることができる。
方法の第1工程は、H2SO,十H2o2+H20〕ご
とき無機溶媒によって、第3図に示すように、n型のG
a Alからなる半絶縁基板24の表面を化学的に磨く
ことからなる。次いで、前記基板の表面にドナーイオン
を注入することによりn+型のGaA#からなる層26
を基板240表面に形成する。この注入はとくに200
nm程ばの厚さのn+型の層26を形成するために5・
10 at/、−Jの分量および190 keVのエ
ネルギでケイ素イオンにより実施される。
とき無機溶媒によって、第3図に示すように、n型のG
a Alからなる半絶縁基板24の表面を化学的に磨く
ことからなる。次いで、前記基板の表面にドナーイオン
を注入することによりn+型のGaA#からなる層26
を基板240表面に形成する。この注入はとくに200
nm程ばの厚さのn+型の層26を形成するために5・
10 at/、−Jの分量および190 keVのエ
ネルギでケイ素イオンにより実施される。
次に、注入されたドナーイオンt−電気的に活性化する
ようく構造の再焼成を行なう。この再焼成はとくにアル
シン雰囲気中で30分間850 ’Cで実施される。
ようく構造の再焼成を行なう。この再焼成はとくにアル
シン雰囲気中で30分間850 ’Cで実施される。
もちろん、研磨、注入および再焼成の工程を200nm
の基板24の表面22にn+型のGa As層の分子ジ
ェットまたは蒸気相によるエピタキシにより置換するこ
とができる。
の基板24の表面22にn+型のGa As層の分子ジ
ェットまたは蒸気相によるエピタキシにより置換するこ
とができる。
次いで、n+型の7826の表面に、約200nmの絶
縁層28をプラズマ補助蒸気相中の化学的堆積(pBi
cvo)により堆積する。この絶縁層はチッ化ケイ素(
si、N、)または酸化ケイ素(sio2) から作
られることができる。
縁層28をプラズマ補助蒸気相中の化学的堆積(pBi
cvo)により堆積する。この絶縁層はチッ化ケイ素(
si、N、)または酸化ケイ素(sio2) から作
られることができる。
絶縁/1128上には、そこで代表的なフォトリングラ
フ法によって、実現すべきダイオードのp型領域の像を
示す樹脂マスク30を形成する。とくに、この樹脂マス
ク30は開口32f、含んでいる。
フ法によって、実現すべきダイオードのp型領域の像を
示す樹脂マスク30を形成する。とくに、この樹脂マス
ク30は開口32f、含んでいる。
この樹脂マスク30を横切って、マスクされてない絶縁
層28の領域を除去することからなる絶縁層28の、第
4図に示されるように、グラビアを行なう。このグラビ
アはCF またはCaF3t−アタック剤として利用
するプラズマグラビアによるかま念は7ノ化水素酸の緩
衝液を加えられた溶液を利用することにより化学的アタ
ックによって等方性の方法で実施されることができる。
層28の領域を除去することからなる絶縁層28の、第
4図に示されるように、グラビアを行なう。このグラビ
アはCF またはCaF3t−アタック剤として利用
するプラズマグラビアによるかま念は7ノ化水素酸の緩
衝液を加えられた溶液を利用することにより化学的アタ
ックによって等方性の方法で実施されることができる。
そこで絶縁体28および樹脂30で覆われないn型層2
6および基板24の領域中にアクセプタイオンのイオン
注入34を行なう。このイオン注入は中間領域と呼ばれ
るn+型領域を57隣接してかつ樹脂マスク30の開口
32に対して中心を合せられるp型領域36の獲得を許
容する。
6および基板24の領域中にアクセプタイオンのイオン
注入34を行なう。このイオン注入は中間領域と呼ばれ
るn+型領域を57隣接してかつ樹脂マスク30の開口
32に対して中心を合せられるp型領域36の獲得を許
容する。
この注入は厚さ約500nmの領域36の獲得に通じる
q*1o at/cdの分量および350keyのエ
ネルギでMg+イオンにより実施される。このイオン注
入にけ6・10”’at/eJの分量および30 ke
VのエネルギでMg+イオンの第2の注入が続き、した
がって領域36の表面の良好な電気的導通を保証する。
q*1o at/cdの分量および350keyのエ
ネルギでMg+イオンにより実施される。このイオン注
入にけ6・10”’at/eJの分量および30 ke
VのエネルギでMg+イオンの第2の注入が続き、した
がって領域36の表面の良好な電気的導通を保証する。
方法の次の工程はジ造上に、すなわちマスク30および
p+型の領域36上に約300nmの第1導電層38を
堆積することからなる。この層38は真空蒸発によV堆
積されるチタンおよび金の多層材料のごとき耐熱性材料
から作られる。
p+型の領域36上に約300nmの第1導電層38を
堆積することからなる。この層38は真空蒸発によV堆
積されるチタンおよび金の多層材料のごとき耐熱性材料
から作られる。
次いでケトン中の溶解により、樹脂マスク30を除去し
、これはしたがって樹脂の上方にある導電材料68の除
去を引き起す。この技術は「リフトオフ」の名で知られ
ている。得られる構造ハ第5図に示されるものである。
、これはしたがって樹脂の上方にある導電材料68の除
去を引き起す。この技術は「リフトオフ」の名で知られ
ている。得られる構造ハ第5図に示されるものである。
この図では、得られたp+型領域を36金属接点は符号
40を有している。金属接点40およびp++注入領域
が同一樹脂マスク30t−利用することにより作られる
ことがp+型領域を上自動位置決めされる。
40を有している。金属接点40およびp++注入領域
が同一樹脂マスク30t−利用することにより作られる
ことがp+型領域を上自動位置決めされる。
方法の次の工程は、第6図に示されるように、実現すべ
きダイオードのn”ffi領域の像を示す第2樹脂マス
ク42を作ることからなる。このために代表的なフォト
リングラフ法により作られるこの樹脂マスク42は開口
44を含んでいる。
きダイオードのn”ffi領域の像を示す第2樹脂マス
ク42を作ることからなる。このために代表的なフォト
リングラフ法により作られるこの樹脂マスク42は開口
44を含んでいる。
次いで、樹脂42によって被覆されてない絶縁層領域2
8を除去する。これはCF4または(”HF’3をアタ
ック剤として利用することにより等方性のプラズマグラ
ビアによるかまたはフッ素化水素酸の緩衝液を加えた溶
液による化学的アタックによりなされる。
8を除去する。これはCF4または(”HF’3をアタ
ック剤として利用することにより等方性のプラズマグラ
ビアによるかまたはフッ素化水素酸の緩衝液を加えた溶
液による化学的アタックによりなされる。
樹脂マスク42および実現すべきダイオードのn+型領
域を上、直空蒸着により第2導電層46を堆積する。こ
の層46は耐熱性材料からかっとくにゲルマニウム、モ
リブデン、チタンおよび金からなる多層材料から作られ
る。この層46は300nm程度の厚さを有する。
域を上、直空蒸着により第2導電層46を堆積する。こ
の層46は耐熱性材料からかっとくにゲルマニウム、モ
リブデン、チタンおよび金からなる多層材料から作られ
る。この層46は300nm程度の厚さを有する。
次いで、第7図に示されるように、「リフトオフ」によ
って、実現すべきn型領域の金@接点48の獲得に至る
ようにケトン中での溶解により第2樹脂マスク42を除
去する。
って、実現すべきn型領域の金@接点48の獲得に至る
ようにケトン中での溶解により第2樹脂マスク42を除
去する。
次いで、オーム接触を実現するダイオードのp+および
n+型領域を金属接点40および48の台金を形成する
ようにかりp+型領域を36形成するために注入された
アクセプタイオンを電気的に活性化するように800℃
でアルミソにより約30分間構造を熱的に再焼成する。
n+型領域を金属接点40および48の台金を形成する
ようにかりp+型領域を36形成するために注入された
アクセプタイオンを電気的に活性化するように800℃
でアルミソにより約30分間構造を熱的に再焼成する。
次いで、第7図に示されるように、緩衝液が加えられた
HF溶液による化学的アタックによって絶縁層28の残
部を除去する。
HF溶液による化学的アタックによって絶縁層28の残
部を除去する。
方法の最後の段階は1/2〜1時間の間水素プラズマ4
9の作用に、得られた構造を従わせることからなり、こ
れは金属接点の被覆されてないn型領域57&の形成に
至りかつオーム接点40および48に関連して自己整合
される。このn型領域はn型基板42まで侵入する。オ
ーム接点40および48はこの水素化・のマスクに役立
つ。
9の作用に、得られた構造を従わせることからなり、こ
れは金属接点の被覆されてないn型領域57&の形成に
至りかつオーム接点40および48に関連して自己整合
される。このn型領域はn型基板42まで侵入する。オ
ーム接点40および48はこの水素化・のマスクに役立
つ。
この水素化はn+型中間領域に37ドナーイオンの中和
によt)n型領域37aの形成を許容する。
によt)n型領域37aの形成を許容する。
オーム接点48の下に置かれ次中間領域57の部分はp
+nn+ダイオードのn+型領域を37b構成する。
+nn+ダイオードのn+型領域を37b構成する。
第3図ないし第7図を参照して上述された方法は耐熱性
材料、すなわち構造の800℃での最後の再焼成時に如
何なる損傷も受けない材料からなる接点40および48
についてのみ利用し得る。
材料、すなわち構造の800℃での最後の再焼成時に如
何なる損傷も受けない材料からなる接点40および48
についてのみ利用し得る。
耐熱性でない金属接点の実現のために、第8図ないし第
10図に示される本発明の方法の変形例を利用するのが
好ましい。
10図に示される本発明の方法の変形例を利用するのが
好ましい。
この変形例は、基板24およびn型rgII26へのア
クセプタイオンの注入により、ダイオードのp+型領域
を36形成後樹脂マスク30の除去により前述され九方
法から識別される。
クセプタイオンの注入により、ダイオードのp+型領域
を36形成後樹脂マスク30の除去により前述され九方
法から識別される。
樹脂マスク30の除去後、得られた構造上に、かつとく
に絶縁層28および注入され次領域66上に、約200
nmの厚さを有する、プラズマ補助の蒸気相中の化学的
堆積技術により、第8図に示されるように、他の絶縁層
50を堆積する。この絶縁層は81 N または81
02から作られる。
に絶縁層28および注入され次領域66上に、約200
nmの厚さを有する、プラズマ補助の蒸気相中の化学的
堆積技術により、第8図に示されるように、他の絶縁層
50を堆積する。この絶縁層は81 N または81
02から作られる。
次いで領域36の形成時に注入され次アクセプタイオン
を電気的に活性化するためにアルシ雰囲気下で約30分
間800℃の温度で構造を熱的に再焼成する。
を電気的に活性化するためにアルシ雰囲気下で約30分
間800℃の温度で構造を熱的に再焼成する。
そこで実現すべきダイオードのn型領域の像を示す第2
の樹脂マスク42を形成する。マスク42は代表的なフ
ォトリングラフ法によって形成される。
の樹脂マスク42を形成する。マスク42は代表的なフ
ォトリングラフ法によって形成される。
次いで、樹脂マスク42によって被覆されてない絶縁層
28および50の領域を除去する。これは例えばHFの
緩衝液が加えられ几浴液による化学的アタックによって
等方性グラビアにより実施される。得られた構造は第9
図に示されるものである。
28および50の領域を除去する。これは例えばHFの
緩衝液が加えられ几浴液による化学的アタックによって
等方性グラビアにより実施される。得られた構造は第9
図に示されるものである。
マスク42上および実現すべきダイオードのn+型領域
を上は、次いで真空蒸1着により、耐熱性でない材料か
ら作られる導体層52を堆積する。この層52は例えば
、金、ゲルマニウムおよびニッケルの3層の材料から作
られる。これn 300 n m程度の厚さを有する。
を上は、次いで真空蒸1着により、耐熱性でない材料か
ら作られる導体層52を堆積する。この層52は例えば
、金、ゲルマニウムおよびニッケルの3層の材料から作
られる。これn 300 n m程度の厚さを有する。
次いで、第10図に示されるように、[リフトオフ」に
より実現すべきダイオードのn+型領域を金属接点52
&に至るように、ケトンへの溶解によって樹脂マスク4
2を除去する。
より実現すべきダイオードのn+型領域を金属接点52
&に至るように、ケトンへの溶解によって樹脂マスク4
2を除去する。
得られた構造に、そこで実現すべき注入された領域36
の金属接点の像を示す第1マスク30(第3図)と同一
の第3の樹脂マスク54全形成する。とくに、このマス
ク54は開口56を含む。
の金属接点の像を示す第1マスク30(第3図)と同一
の第3の樹脂マスク54全形成する。とくに、このマス
ク54は開口56を含む。
これは代表的なフォトリソグラフ法により実現される。
次いで樹月旨54によってマスクされないこの膚の領域
を除去することからなる絶縁層50のグラビアt−実施
する。このグラビアは例えばHF溶液を利用することに
より化学的アタックにより等方性で実施される。
を除去することからなる絶縁層50のグラビアt−実施
する。このグラビアは例えばHF溶液を利用することに
より化学的アタックにより等方性で実施される。
それから構造の組体上に、かつとくに樹脂マスク54お
よびp型頭域36上に第2の金楓層58を堆積する。金
およびマンガンの2#材料のごとき非耐熱性材料から作
られるこの層58は真空蒸着により堆積される。この層
は約300nmの厚さを有する。
よびp型頭域36上に第2の金楓層58を堆積する。金
およびマンガンの2#材料のごとき非耐熱性材料から作
られるこの層58は真空蒸着により堆積される。この層
は約300nmの厚さを有する。
次いで、ケトンへの溶解により、樹脂マスク54を除去
し、これは「リフトオフ」によりダイオードのp+型領
域を36金属接点58aの形成を引き起す。
し、これは「リフトオフ」によりダイオードのp+型領
域を36金属接点58aの形成を引き起す。
そこで金属接点の合金52aおよび58aを形成するよ
うに400℃で約3分間構造の熱的再焼成を行なう。と
くに、p+型領域を金属接点58&はAuMnからなり
かつn4型領域の金属接点はAuGeNi からなる
。
うに400℃で約3分間構造の熱的再焼成を行なう。と
くに、p+型領域を金属接点58&はAuMnからなり
かつn4型領域の金属接点はAuGeNi からなる
。
絶R漕28および50の残部を除去しかつn型領域を形
成するために構造を水素化してなるダイオードの最後の
製造工程はN7図に関連して前述された工程と同一であ
る。
成するために構造を水素化してなるダイオードの最後の
製造工程はN7図に関連して前述された工程と同一であ
る。
第11図には、そのエミッタが第3図ないし第10図に
関連して説明されたように作られるp+nn+ダイオー
ドを含むヘテロ接合のバイポーラトランジスタを略示し
ている。
関連して説明されたように作られるp+nn+ダイオー
ドを含むヘテロ接合のバイポーラトランジスタを略示し
ている。
このトランジスタは基板64.66.68および70か
ら出発することにより参照されるn+型。
ら出発することにより参照されるn+型。
GaAsからなる半導体基板上の分子ジェットまたは蒸
気相中でエピタキシされ念複敬の層を含んでいる。
気相中でエピタキシされ念複敬の層を含んでいる。
n型の、0 (x (1であるoa x−X AI X
As からなる層64はトランジスタのコレクタを
構成する。
As からなる層64はトランジスタのコレクタを
構成する。
例えばGa o、 a AX 0.41B から作ら
れるこの層は2〜4μmの厚さtwする。コレクタの全
1!ii接点64はとくにsoonmのAuGaNi
からなる導体層72によって作られる。
れるこの層は2〜4μmの厚さtwする。コレクタの全
1!ii接点64はとくにsoonmのAuGaNi
からなる導体層72によって作られる。
p型のGa kmからなる層66はバイポーラトランジ
スタのペース′fr#ll成する。それは300nmの
厚さを有しかつトランジスタのエミッタを構成するn型
のGaエーエ入1工A8 からなる層68が上方に置
かれる。この/1168は例えば1μmの厚さを有しか
つGa o、 a Al o、 4八8 から作られる
。層70はn+型のGaAaから作られかつエミッタ6
8上への接触全許容する。それは約7QQnmである。
スタのペース′fr#ll成する。それは300nmの
厚さを有しかつトランジスタのエミッタを構成するn型
のGaエーエ入1工A8 からなる層68が上方に置
かれる。この/1168は例えば1μmの厚さを有しか
つGa o、 a Al o、 4八8 から作られる
。層70はn+型のGaAaから作られかつエミッタ6
8上への接触全許容する。それは約7QQnmである。
本発明(N3図)によれば、層68および70内にトラ
ンジスタのベース66にまで侵入するp++注入領域7
4を実現する。トランジスタのベースに接触するこの領
域74は該領域74が1.89a程度の深さを持つよう
にlQ at/−の分量および400 keVのエネ
ルギでMg” (またはベリリウム)イオンを注入する
ことにより形成される。
ンジスタのベース66にまで侵入するp++注入領域7
4を実現する。トランジスタのベースに接触するこの領
域74は該領域74が1.89a程度の深さを持つよう
にlQ at/−の分量および400 keVのエネ
ルギでMg” (またはベリリウム)イオンを注入する
ことにより形成される。
前述(第4.5ま九は10図)のごとく、この領域74
上に次いでベースのオーム接点76を作る。約300n
mのこの接点はとくに入uMn から形成される。
上に次いでベースのオーム接点76を作る。約300n
mのこの接点はとくに入uMn から形成される。
次の工程は、第6図ないし第9図に記載されるように、
トランジスタのエミッタ用接点に使用する層70内にp
+nn+ダイオードのn型領域70aおよびn+型領域
を701を実現することからなる。
トランジスタのエミッタ用接点に使用する層70内にp
+nn+ダイオードのn型領域70aおよびn+型領域
を701を実現することからなる。
対応して(第6図および第9図〕、トランジスタのエミ
ッタのn+型領域を70bオーム接点78を形成する。
ッタのn+型領域を70bオーム接点78を形成する。
この接点は3QQnmの厚さを有しかつとくにAuGe
Ni から作られる。
Ni から作られる。
もちろん前記説明は例示のためのみに示されており、あ
らゆる変更が、本発明の枠組から逸脱することなく、考
えられることができる。とくに、ダイオードおよび/ま
7′cはバイポーラトランジスタの種々の半導体膚の厚
さ、分量および組成は変更されることができる。
らゆる変更が、本発明の枠組から逸脱することなく、考
えられることができる。とくに、ダイオードおよび/ま
7′cはバイポーラトランジスタの種々の半導体膚の厚
さ、分量および組成は変更されることができる。
sg1図は従来のp+nn+ダイオードを略示する縦断
面図、 第2図は第1図のp+nn+ダイオードの実現方法を略
示する縦断面図、 鷹3図ないし第7図は本発明による製造方法の第1使用
モードを略示する縦断面図、 第8図ないし第10図は本発明による製造方法の第2利
用モードを略示する縦断面図、纂11図はベースとエミ
ッタとの間に本発明による方法によって作られるp n
n ダイオードを含むヘテロ接合のバイポーラトラン
ジスタを略示する縦断面図である。 図中、符号24.68は基板、26.70はI〜V族の
材料からなる膚、28i!絶縁層、30は纂1マスク、
36.74はp+型領域を37はn+型領域を37aH
n型領域、371)はn型領域、40.48.52a
、58a 、76.78は金属接点、42は第2樹脂マ
スク、49は水素化、50は第2絶縁層、52は第1金
属層、54は第5マスク、62はIII〜V族の材料か
らなる基板、64は厘〜V族の材料からなる第1NI、
66は第2層。 70は第4!@、74はp+型領域をある。 代理人 弁理士 佐 々 木 清 隆、゛。 (外3名)°“−゛・−1′ FIG、 2 h 寸 の の へ の び
面図、 第2図は第1図のp+nn+ダイオードの実現方法を略
示する縦断面図、 鷹3図ないし第7図は本発明による製造方法の第1使用
モードを略示する縦断面図、 第8図ないし第10図は本発明による製造方法の第2利
用モードを略示する縦断面図、纂11図はベースとエミ
ッタとの間に本発明による方法によって作られるp n
n ダイオードを含むヘテロ接合のバイポーラトラン
ジスタを略示する縦断面図である。 図中、符号24.68は基板、26.70はI〜V族の
材料からなる膚、28i!絶縁層、30は纂1マスク、
36.74はp+型領域を37はn+型領域を37aH
n型領域、371)はn型領域、40.48.52a
、58a 、76.78は金属接点、42は第2樹脂マ
スク、49は水素化、50は第2絶縁層、52は第1金
属層、54は第5マスク、62はIII〜V族の材料か
らなる基板、64は厘〜V族の材料からなる第1NI、
66は第2層。 70は第4!@、74はp+型領域をある。 代理人 弁理士 佐 々 木 清 隆、゛。 (外3名)°“−゛・−1′ FIG、 2 h 寸 の の へ の び
Claims (9)
- (1)p^+型領域、n型領域およびn^+型領域を含
むIII〜V族の材料からなる半導体基板中のp^+nn
^+ダイオードの製造方法において、以下の工程、すな
わち、 前記基板の表面にn^+型のIII〜V族の材料からなる
層を形成し、 n^+型の中間領域に隣接してダイオードのp^+型領
域を表面に形成するためにIII〜V族の材料からなる前
記層中にアクセプタイオンを局部的に注入し、互いに近
接してかつそれぞれp^+型領域およびn^+型の中間
領域に関連して配置されるIII〜V族の材料からなる層
の表面に2つの金属接点を作り、p^+型領域に隣接す
るこの中間領域の一方の部分は金属接点を持たずそして
他方の部分は金属接点で覆われ、ダイオードのn^+型
の領域に対応し、金属接点を持たない前記中間領域の部
分にn型領域を形成するために前記構造を水素化し、前
記金属接点をこの水素化のマスクに使用する工程からな
ることを特徴とするIII〜V族の材料からなる半導体基
板中のp^+nn^+ダイオードの製造方法。 - (2)前記水素化は前記構造に水素プラズマを受けさせ
ることにより実現されることを特徴とする特許請求の範
囲第1項に記載のIII〜V族の材料からなる半導体基板
中のp^+nn^+ダイオードの製造方法。 - (3)III〜V族の材料からなる層を形成し、前記III〜
V族の材料からなる層上に絶縁層を堆積し、 実現すべきダイオードのp^+型領域の像を示す第1樹
脂マスクを前記絶縁層上に形成し、 前記第1マスクによりマスクされない前記絶縁層の領域
を除去し、 ダイオードのp^+型領域を形成するために、前記第1
樹脂マスクを横切つて、III〜V族の材料からなる層に
アクセプタイオンを注入し、 前記第1樹脂マスク上に第1金属層を堆積し、ダイオー
ドのp^+型領域の金属接点の形成を引き起す前記第1
樹脂マスクを除去し、 得られた構造上に、実現すべきダイオードのn^+型領
域の像を示す第2樹脂マスクを形成し、前記第2マスク
によりマスクされない前記絶縁層の領域を除去し、 前記第2マスク上に第2金属層を堆積し、 実現すべきダイオードの前記n^+型領域の金属接点の
形成を引き起す第2樹脂マスクを除去し、前記構造を再
焼成し、 前記絶縁層の残部を除去し、そして ダイオードの前記p^+型領域と前記n^+型領域との
間にダイオードの前記n型領域を形成するために前記構
造を水素化する連続工程からなることを特徴とする特許
請求の範囲第1項に記載のIII〜V族の材料からなる半
導体基板中のp^+nn^+ダイオードの製造方法。 - (4)III〜V族の材料からなる層を形成し、前記III〜
V族の材料からなる層上に絶縁層を堆積し、 実現すべきダイオードのp^+型領域の像を示す第1樹
脂マスクを前記絶縁層上に形成し、 前記第1マスクによりマスクされない前記絶縁層の領域
を除去し、 ダイオードの前記p^+型領域を形成するために、前記
第1樹脂マスクを横切つて、III〜V族の材料からなる
層にアクセプタイオンを注入し、 前記第1マスクを除去し、 得られた構造上に第2絶縁層を堆積し、 注入されたアクセプタイオンを電気的に活性化するため
に前記構造を再焼成し、 前記構造上に、実現すべきダイオードのn^+型領域の
像を示す第2マスクを形成し、 前記第2マスクによりマスクされない前記第1および第
2絶縁層の領域を除去し、 前記第2樹脂マスク上に第1金属層を堆積し、実現すべ
きダイオードのn^+型領域の金属接点の形成を引き起
す第2樹脂マスクを除去し、 前記構造上に、前記第1マスクと同一の第3マスクを堆
積し、 前記第3マスクによつてマスクされない前記第2絶縁層
の領域を除去し、 前記第3樹脂マスク上に第2金属層を堆積し、ダイオー
ドの前記p^+型領域の金属層の形成を引き起す前記第
3樹脂マスクを除去し、 前記構造を再焼成し、 前記第1および第2絶縁層の残部を除去し、ダイオード
の前記p^+型領域と前記n^+型領域との間にダイオ
ードのn型領域を形成するために前記構造を水素化する
連続工程からなることを特徴とする特許請求の範囲第1
項に記載のIII〜V族の材料からなる半導体基板中のp
^+nn^+ダイオードの製造方法。 - (5)前記基板および/またはIII〜V族の材料からな
る層はGaAs、Inp、xが0<x<1であるGa_
1_−_xAl_xAsまたはGa_1_−_xIn_
xAsにより形成されることを特徴とする特許請求の範
囲第1項に記載のIII〜V族の材料からなる半導体基板
中のp^+nn^+ダイオードの製造方法。 - (6)III〜V族の材料からなる前記層は多くても1ミ
クロンに等しい厚さを有することを特徴とする特許請求
の範囲第1項に記載のIII〜V族の材料からなる半導体
基板中のp^+nn^+ダイオードの製造方法。 - (7)III〜V族の材料からなる前記層は分子ジェット
によるかまたは蒸気相中のエピタキシによつて形成され
ることを特徴とする特許請求の範囲第1項に記載のIII
〜V族の材料からなる半導体基板中のp^+nn^+ダ
イオードの製造方法。 - (8)III〜V族の材料からなる前記層は前記基板の表
面にドナーイオンを注入することにより形成され、この
イオン注入に再焼成が続くことを特徴とする特許請求の
範囲第1項に記載のIII〜V族の材料からなる半導体基
板中のp^+nn^+ダイオードの製造方法。 - (9)ベースとエミッタ間にp^+nn^+ダイオード
を含むIII〜V族の材料からなるバイポーラトランジス
タの製造方法において、以下の工程、すなわち、III〜
V族の材料からなる基板上に、トランジスタのコレクタ
を構成するn型のIII〜V族の材料からなる第1層を形
成し、 前記III〜V族の材料からなる第1層上に、トランジス
タのベースを構成するp型のIII〜V族の材料からなる
第2層を堆積し、 前記III〜V族の材料からなる第2層上に、トランジス
タのエミッタを構成するn型のIII〜V族の材料からな
る第3層を堆積し、 前記III〜V族の第3層の表面に、エミツタへの電気的
接触に使用するn^+型のIII〜V族の材料からなる第
4層を形成し、 ダイオードのp^+型の領域を形成するために、n^+
型中間領域に隣接してかつIII〜V族の材料からなる前
記第2層にまで深く延びる前記第4および第3層中にア
クセプタイオンを局部的に注入し、互いに近接してかつ
それぞれp^+型領域およびn^+型の中間領域に関連
して配置されるIII〜V族の材料からなる前記第4層の
表面に2つの金属接点を作り、p^+型領域に隣接する
この中間領域の一方の部分は金属接点を持たずそして他
方の部分は金属接点で覆われ、ダイオードのn^+型の
領域に対応し、金属接点を持たない前記中間領域の部分
にn型領域を形成するために前記構造を水素化し、前記
金属接点をこの水素化のマスクに使用する工程からなる
ことを特徴とするp^+nn^+ダイオードを含むIII
〜V族の材料からなるバイポーラトランジスタの製造方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8613885A FR2604828B1 (fr) | 1986-10-06 | 1986-10-06 | Procede de fabrication d'une diode p+nn+ et d'un transistor bipolaire comportant cette diode, utilisant l'effet de neutralisation des atomes donneurs par l'hydrogene atomique |
FR8613885 | 1986-10-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63148624A true JPS63148624A (ja) | 1988-06-21 |
Family
ID=9339576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62250046A Pending JPS63148624A (ja) | 1986-10-06 | 1987-10-05 | 3〜5族の材料からなる半導体基板中のp+nn+ダイオードの製造方法および該ダイオードを含むバイポーラトランジスタの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4936781A (ja) |
EP (1) | EP0263755B1 (ja) |
JP (1) | JPS63148624A (ja) |
DE (1) | DE3770569D1 (ja) |
FR (1) | FR2604828B1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5093280A (en) * | 1987-10-13 | 1992-03-03 | Northrop Corporation | Refractory metal ohmic contacts and method |
FR2635611B1 (fr) * | 1988-08-18 | 1990-10-19 | Centre Nat Rech Scient | Procede de neutralisation des atomes accepteurs dans inp de type p |
US5179029A (en) * | 1990-02-07 | 1993-01-12 | At&T Bell Laboratories | Hydrogen plasma passivation of GaAs |
JPH06151801A (ja) * | 1992-11-13 | 1994-05-31 | Canon Inc | 光電変換装置及び光電変換装置の製造方法 |
US5362657A (en) * | 1992-11-25 | 1994-11-08 | Texas Instruments Incorporated | Lateral complementary heterojunction bipolar transistor and processing procedure |
US5872387A (en) * | 1996-01-16 | 1999-02-16 | The Board Of Trustees Of The University Of Illinois | Deuterium-treated semiconductor devices |
US5744202A (en) * | 1996-09-30 | 1998-04-28 | Xerox Corporation | Enhancement of hydrogenation of materials encapsulated by an oxide |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4315782A (en) * | 1980-07-21 | 1982-02-16 | Rca Corporation | Method of making semiconductor device with passivated rectifying junctions having hydrogenated amorphous regions |
DE3047870A1 (de) * | 1980-12-18 | 1982-07-15 | Siemens AG, 1000 Berlin und 8000 München | "pn-diode und verfahren zu deren herstellung" |
FR2517883A1 (fr) * | 1981-12-09 | 1983-06-10 | Thomson Csf | Dispositif semi-conducteur a faible capacite parasite muni de connexions externes prises au moyen de poutres |
US4728616A (en) * | 1982-09-17 | 1988-03-01 | Cornell Research Foundation, Inc. | Ballistic heterojunction bipolar transistor |
US4584028A (en) * | 1984-09-24 | 1986-04-22 | Rca Corporation | Neutralization of acceptor levels in silicon by atomic hydrogen |
JPH0744182B2 (ja) * | 1984-11-09 | 1995-05-15 | 株式会社日立製作所 | ヘテロ接合バイポ−ラ・トランジスタ |
US4610731A (en) * | 1985-04-03 | 1986-09-09 | At&T Bell Laboratories | Shallow impurity neutralization |
JPH0797589B2 (ja) * | 1986-06-26 | 1995-10-18 | ソニー株式会社 | ヘテロ接合型バイポ−ラトランジスタの製造方法 |
-
1986
- 1986-10-06 FR FR8613885A patent/FR2604828B1/fr not_active Expired
-
1987
- 1987-10-05 DE DE8787402202T patent/DE3770569D1/de not_active Expired - Lifetime
- 1987-10-05 EP EP87402202A patent/EP0263755B1/fr not_active Expired - Lifetime
- 1987-10-05 JP JP62250046A patent/JPS63148624A/ja active Pending
-
1989
- 1989-08-14 US US07/393,344 patent/US4936781A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4936781A (en) | 1990-06-26 |
DE3770569D1 (de) | 1991-07-11 |
EP0263755A1 (fr) | 1988-04-13 |
FR2604828B1 (fr) | 1988-12-23 |
EP0263755B1 (fr) | 1991-06-05 |
FR2604828A1 (fr) | 1988-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1174286A (ja) | 電気的絶縁要素を有する安定化されたバイポーラトランジスタ | |
JP3386207B2 (ja) | Iii−v族物質のヘテロ構造のエッチング方法 | |
KR970010738B1 (ko) | 반도체 소자 제조방법 | |
JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
JPH084091B2 (ja) | プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法 | |
US5631173A (en) | Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter | |
JPH04234130A (ja) | 自己整合ヘテロ接合バイポーラ・トランジスタの製造方法 | |
KR900000585B1 (ko) | 반도체 집적회로 장치 및 그 제조 방법 | |
JPS63148624A (ja) | 3〜5族の材料からなる半導体基板中のp+nn+ダイオードの製造方法および該ダイオードを含むバイポーラトランジスタの製造方法 | |
US7029965B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2851044B2 (ja) | 半導体装置の製造方法 | |
JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
JPH04275433A (ja) | 半導体装置の製造方法 | |
JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
JPH0523497B2 (ja) | ||
JP2611474B2 (ja) | 化合物半導体装置の製造方法 | |
JPH0810705B2 (ja) | 集積回路装置 | |
JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 | |
JPS6114755A (ja) | 半導体トランジスタおよびその製造方法 | |
JPH02188964A (ja) | 半導体装置およびその製造方法 | |
KR0135175B1 (ko) | 반도체 소자 제조방법 |