JPH1174286A - 電気的絶縁要素を有する安定化されたバイポーラトランジスタ - Google Patents
電気的絶縁要素を有する安定化されたバイポーラトランジスタInfo
- Publication number
- JPH1174286A JPH1174286A JP10185522A JP18552298A JPH1174286A JP H1174286 A JPH1174286 A JP H1174286A JP 10185522 A JP10185522 A JP 10185522A JP 18552298 A JP18552298 A JP 18552298A JP H1174286 A JPH1174286 A JP H1174286A
- Authority
- JP
- Japan
- Prior art keywords
- base
- layer
- mesa
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000003870 refractory metal Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 6
- 239000001257 hydrogen Substances 0.000 abstract description 6
- 229910001020 Au alloy Inorganic materials 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 3
- 229910001182 Mo alloy Inorganic materials 0.000 abstract description 2
- 229910001260 Pt alloy Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000007774 longterm Effects 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 239000002131 composite material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 59
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 230000006798 recombination Effects 0.000 description 7
- 238000005215 recombination Methods 0.000 description 7
- 238000000576 coating method Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001495 arsenic compounds Chemical class 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229940093920 gynecological arsenic compound Drugs 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ベースの一部分上に位置しエミッタメサの側
面に直接接触する電気絶縁素子によって表面再結合が最
小になる、ヘテロ接合バイポーラトランジスタを提供す
る。 【解決手段】 本発明によるヘテロ接合バイポーラトラ
ンジスタ型の半導体構成部分は、基板の上にコレクタ、
ベース、およびベース上に載ったメサ形状のエミッタを
含む。このバイポーラトランジスタはさらに、ベースお
よびエミッタメサの側面に接触する電気絶縁素子を含
み、前記素子の幅はメサの幅と同じ大きさであり、安定
性がより高い構成部分を提供する。さらに、この形式の
構成部分を製造するための方法は特に、電気絶縁素子を
規定するようにエミッタメサの構成層を介して絶縁イオ
ンをイオンインプランテーションするステップを含む。
面に直接接触する電気絶縁素子によって表面再結合が最
小になる、ヘテロ接合バイポーラトランジスタを提供す
る。 【解決手段】 本発明によるヘテロ接合バイポーラトラ
ンジスタ型の半導体構成部分は、基板の上にコレクタ、
ベース、およびベース上に載ったメサ形状のエミッタを
含む。このバイポーラトランジスタはさらに、ベースお
よびエミッタメサの側面に接触する電気絶縁素子を含
み、前記素子の幅はメサの幅と同じ大きさであり、安定
性がより高い構成部分を提供する。さらに、この形式の
構成部分を製造するための方法は特に、電気絶縁素子を
規定するようにエミッタメサの構成層を介して絶縁イオ
ンをイオンインプランテーションするステップを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタに関し、特に電流が基板の表面に直角に送られる
縦型構造ヘテロ接合バイポーラトランジスタに関する。
これらのトランジスタはマイクロ波の適用分野に使用さ
れる。
ジスタに関し、特に電流が基板の表面に直角に送られる
縦型構造ヘテロ接合バイポーラトランジスタに関する。
これらのトランジスタはマイクロ波の適用分野に使用さ
れる。
【０００２】
【従来の技術】バイポーラトランジスタは、メサ形成す
なわち隆起パターンまたはエンボスパターンにエッチン
グされた少なくとも一つの表面層を有する、半導体材料
層のスタックによって構成される。図１は、基板Ｓ、サ
ブコレクタＳＣ、コレクタＣ、ベースＢおよびエミッタ
Ｅを含むヘテロ接合バイポーラトランジスタすなわちＨ
ＢＴの標準的構造を示す。従来は、エミッタの表面上に
整合層の重ね合せによってコンタクトＣＥが作られてい
る。側方には、二つのコンタクトＣＢ1、ＣＢ2がベース
の両側のコレクタ中に作られる。
なわち隆起パターンまたはエンボスパターンにエッチン
グされた少なくとも一つの表面層を有する、半導体材料
層のスタックによって構成される。図１は、基板Ｓ、サ
ブコレクタＳＣ、コレクタＣ、ベースＢおよびエミッタ
Ｅを含むヘテロ接合バイポーラトランジスタすなわちＨ
ＢＴの標準的構造を示す。従来は、エミッタの表面上に
整合層の重ね合せによってコンタクトＣＥが作られてい
る。側方には、二つのコンタクトＣＢ1、ＣＢ2がベース
の両側のコレクタ中に作られる。
【０００３】この形式の縦型構造は、図１に示す自由表
面Ｓ1、Ｓ2において電子／正孔再結合の問題が生じる。
この再結合は、電流利得の劣化をもたらす主な要因とな
る。
面Ｓ1、Ｓ2において電子／正孔再結合の問題が生じる。
この再結合は、電流利得の劣化をもたらす主な要因とな
る。
【０００４】トランジスタの寸法が小さいほど、この現
象は大きくなり、表面再結合現象の演じる役割はより大
きくなる。したがって、このような構造のマイクロ波へ
の適用はこの問題によってひどく不利になる。実際に、
マイクロ波動作では、バイポーラトランジスタは、平行
に位置するいくつかの基本トランジスタ（フィンガとも
呼ばれる）からなる。ベース抵抗を制限するために、エ
ミッタの幅を、したがって各フィンガの幅を制限するこ
とが必要である。一般的にはフィンガの幅は、１００Ｇ
Ｈｚ以下の周波数を使用する適用例では２μｍ程度とす
ることができ、エミッタのフィンガの長さは約３０ミク
ロンにすることができる。
象は大きくなり、表面再結合現象の演じる役割はより大
きくなる。したがって、このような構造のマイクロ波へ
の適用はこの問題によってひどく不利になる。実際に、
マイクロ波動作では、バイポーラトランジスタは、平行
に位置するいくつかの基本トランジスタ（フィンガとも
呼ばれる）からなる。ベース抵抗を制限するために、エ
ミッタの幅を、したがって各フィンガの幅を制限するこ
とが必要である。一般的にはフィンガの幅は、１００Ｇ
Ｈｚ以下の周波数を使用する適用例では２μｍ程度とす
ることができ、エミッタのフィンガの長さは約３０ミク
ロンにすることができる。
【０００５】
【発明が解決しようとする課題】特にＧａＡｌＡｓ／Ｇ
ａＡｓ型材料でできたＨＢＴトランジスタに関連して、
この問題に関係があるいくつかの解決策がすでにもたら
されている。したがって、エミッタとベースとの間の表
面上に、非常に薄くしたがって過疎な幅広ギャップを有
する半導体材料を残すことによって、パッシベーション
層を導入することが提案されている。これは、ベース／
パッシベーション層における再結合性の電気欠陥の出現
を防止する。さらに具体的には、図２は、エミッタＥ
が、ベースＢを構成するＧａＡｓ層上に付着されたＧａ
ＡｌＡｓ層の部分エッチングによって得られる特別のア
ーキテクチャを有する構造を示す。二つのコンタクトＣ
Ｂ1、ＣＢ2が、エミッタ層の表面Ｓ'１、Ｓ'２上に作ら
れる。それから適切な処理によって、これらのコンタク
トを厚さｅ0に拡散させる。この構成では、以前にはベ
ースの自由表面で良好な条件を有していたベース中の電
子／正孔再結合は、ベースの上に維持されるエミッタの
厚さｅ0によって制限される。しかしながら、このタイ
プの構造の問題点は、コンタクトについて達成される拡
散を完全に制御することができず、したがって時間と温
度による変化を受け続けるかぎり、その安定性が低いこ
とにある。
ａＡｓ型材料でできたＨＢＴトランジスタに関連して、
この問題に関係があるいくつかの解決策がすでにもたら
されている。したがって、エミッタとベースとの間の表
面上に、非常に薄くしたがって過疎な幅広ギャップを有
する半導体材料を残すことによって、パッシベーション
層を導入することが提案されている。これは、ベース／
パッシベーション層における再結合性の電気欠陥の出現
を防止する。さらに具体的には、図２は、エミッタＥ
が、ベースＢを構成するＧａＡｓ層上に付着されたＧａ
ＡｌＡｓ層の部分エッチングによって得られる特別のア
ーキテクチャを有する構造を示す。二つのコンタクトＣ
Ｂ1、ＣＢ2が、エミッタ層の表面Ｓ'１、Ｓ'２上に作ら
れる。それから適切な処理によって、これらのコンタク
トを厚さｅ0に拡散させる。この構成では、以前にはベ
ースの自由表面で良好な条件を有していたベース中の電
子／正孔再結合は、ベースの上に維持されるエミッタの
厚さｅ0によって制限される。しかしながら、このタイ
プの構造の問題点は、コンタクトについて達成される拡
散を完全に制御することができず、したがって時間と温
度による変化を受け続けるかぎり、その安定性が低いこ
とにある。
【０００６】このため、本発明は、ベースの一部分上に
位置しエミッタメサの側面に直接接触する電気絶縁素子
によって表面再結合が最小化になる、ヘテロ接合バイポ
ーラトランジスタを提案する。
位置しエミッタメサの側面に直接接触する電気絶縁素子
によって表面再結合が最小化になる、ヘテロ接合バイポ
ーラトランジスタを提案する。
【０００７】本発明は、メサがエミッタメサである構
造、ならびにメサコレクタのメサである構造に適用する
ことができる。
造、ならびにメサコレクタのメサである構造に適用する
ことができる。
【０００８】
【課題を解決するための手段】さらに詳しくは、本発明
の目的は、コレクタ、ベースおよびエミッタを含み、か
つベース上に位置するメサを有し、さらにベースの自由
表面と接触しメサの側面と接触している電気絶縁素子を
含み、前記素子の幅が前記メサの幅と同じ大きさであ
る、ＩＩＩ−Ｖ半導体材料を基材とするヘテロ接合バイ
ポーラトランジスタである。
の目的は、コレクタ、ベースおよびエミッタを含み、か
つベース上に位置するメサを有し、さらにベースの自由
表面と接触しメサの側面と接触している電気絶縁素子を
含み、前記素子の幅が前記メサの幅と同じ大きさであ
る、ＩＩＩ−Ｖ半導体材料を基材とするヘテロ接合バイ
ポーラトランジスタである。
【０００９】本発明の一変形実施例によれば、メサはｐ
ドーピングされたＧａxＩｎ1-xＰによって構成されたエ
ミッタのメサであり、ベースはＧａyＩｎ1-yＡｓによっ
て構成され、電気絶縁素子はホウ素イオンを含むＧａx
Ｉｎ1-xＰによって形成されている。
ドーピングされたＧａxＩｎ1-xＰによって構成されたエ
ミッタのメサであり、ベースはＧａyＩｎ1-yＡｓによっ
て構成され、電気絶縁素子はホウ素イオンを含むＧａx
Ｉｎ1-xＰによって形成されている。
【００１０】メサが表面上に、ＴｉＷＳｉ、ＷＮ、Ｔｉ
Ｗ、またはその他の耐火金属でできたオーム接触層を含
むと有利である。
Ｗ、またはその他の耐火金属でできたオーム接触層を含
むと有利である。
【００１１】本発明の一変形実施例では、バイポーラト
ランジスタはパッシベーション層を含む。
ランジスタはパッシベーション層を含む。
【００１２】本発明の一変形実施例では、バイポーラト
ランジスタは、一方がメサ上にあり他方が基板上にある
ブリッジ形状のヒートシンクを含む。
ランジスタは、一方がメサ上にあり他方が基板上にある
ブリッジ形状のヒートシンクを含む。
【００１３】本発明の目的はまた、エミッタとコレクタ
とを構成する数個のｎ型（またはｐ型）にドーピングさ
れた層の間に、ベースを構成する一枚のｐ型（またはｎ
型）にドーピングされた層を有する半導体エピタキシア
ル成長層を含む、ＩＩＩ−Ｖ半導体材料を基材とするヘ
テロ接合バイポーラトランジスタを作成する方法であ
り、前記方法はさらに、ベース層の上に位置する上部層
中に、幅ｌのマスクを介して電気絶縁イオンをイオンイ
ンプランテーションするステップと、ドーピングされた
半導体素子（４０）の両側で電気絶縁素子（６１）を規
定するように、部分的に電気絶縁性にされた層を、幅ｌ
より大きな幅Ｌのマスクを介してエッチングするステッ
プとを含む。
とを構成する数個のｎ型（またはｐ型）にドーピングさ
れた層の間に、ベースを構成する一枚のｐ型（またはｎ
型）にドーピングされた層を有する半導体エピタキシア
ル成長層を含む、ＩＩＩ−Ｖ半導体材料を基材とするヘ
テロ接合バイポーラトランジスタを作成する方法であ
り、前記方法はさらに、ベース層の上に位置する上部層
中に、幅ｌのマスクを介して電気絶縁イオンをイオンイ
ンプランテーションするステップと、ドーピングされた
半導体素子（４０）の両側で電気絶縁素子（６１）を規
定するように、部分的に電気絶縁性にされた層を、幅ｌ
より大きな幅Ｌのマスクを介してエッチングするステッ
プとを含む。
【００１４】上部層と呼ばれる層とベース層は、イオン
インプランテーションに関して異なる種類の挙動を有す
ると有利である。上部層と呼ばれる層のみが、前記イオ
ンインプランテーションによってその電気的性質が修正
される。
インプランテーションに関して異なる種類の挙動を有す
ると有利である。上部層と呼ばれる層のみが、前記イオ
ンインプランテーションによってその電気的性質が修正
される。
【００１５】添付の図面を参照して非限定的な例によっ
て行う下記の説明から、本発明はさらに明らかに理解さ
れ、その他の利点も明らかになろう。
て行う下記の説明から、本発明はさらに明らかに理解さ
れ、その他の利点も明らかになろう。
【００１６】
【発明の実施の形態】本発明によるヘテロ接合バイポー
ラトランジスタの、エミッタが上部にある構造の場合を
図３に概略的に示す（本発明はコレクタが上部にある構
造にも適用可能であることに留意されたい）。本発明に
よるバイポーラトランジスタは、基板１０、サブコレク
タ２１、コレクタ２０、ベース３０、およびエミッタ４
０を含む。コレクタのオームコンタクト８１、８２はサ
ブコレクタ層２１上に位置し、ベースのオームコンタク
ト９１、９２はベース上のエミッタミサ４０の両側に位
置し、エミッタミサ４０の側面は電気絶縁素子６１と接
触している。エミッタのオームコンタクト４２はメサ４
０全体上および絶縁素子６１上に位置する。
ラトランジスタの、エミッタが上部にある構造の場合を
図３に概略的に示す（本発明はコレクタが上部にある構
造にも適用可能であることに留意されたい）。本発明に
よるバイポーラトランジスタは、基板１０、サブコレク
タ２１、コレクタ２０、ベース３０、およびエミッタ４
０を含む。コレクタのオームコンタクト８１、８２はサ
ブコレクタ層２１上に位置し、ベースのオームコンタク
ト９１、９２はベース上のエミッタミサ４０の両側に位
置し、エミッタミサ４０の側面は電気絶縁素子６１と接
触している。エミッタのオームコンタクト４２はメサ４
０全体上および絶縁素子６１上に位置する。
【００１７】Ｇａ0.5Ｉｎ0.5Ｐ／ＧａＡｓでｎｐｎにド
ーピングされたバイポーラトランジスタに関連して、本
発明をさらに詳しく説明する。リンを基材とする物質と
ヒ素を基材とする物質を選択すると、層ごとに異なる選
択的なエッチングまたはイオンインプランテーションな
どの操作に関する挙動が可能となる。これが本発明に関
連する重要な点である。
ーピングされたバイポーラトランジスタに関連して、本
発明をさらに詳しく説明する。リンを基材とする物質と
ヒ素を基材とする物質を選択すると、層ごとに異なる選
択的なエッチングまたはイオンインプランテーションな
どの操作に関する挙動が可能となる。これが本発明に関
連する重要な点である。
【００１８】この形式のトランジスタは、半絶縁ＧａＡ
ｓ基板と、（典型的濃度が約４×１０18ｃｍ-3の）ｎド
ーピングされたＧａＡｓでできたサブコレクタ層と、
（典型的濃度が約２×１０16ｃｍ-3の）ｎドーピングさ
れたＧａＡｓコレクタ層と、（典型的濃度が約７×１０
19ｃｍ-3の）ｐドーピングされたＧａＡｓでできたベー
ス層と、（典型的濃度が約３×１０17ｃｍ-3の）ｎドー
ピングされたＧａＩｎＰでできたエミッタ層とを含む。
ｓ基板と、（典型的濃度が約４×１０18ｃｍ-3の）ｎド
ーピングされたＧａＡｓでできたサブコレクタ層と、
（典型的濃度が約２×１０16ｃｍ-3の）ｎドーピングさ
れたＧａＡｓコレクタ層と、（典型的濃度が約７×１０
19ｃｍ-3の）ｐドーピングされたＧａＡｓでできたベー
ス層と、（典型的濃度が約３×１０17ｃｍ-3の）ｎドー
ピングされたＧａＩｎＰでできたエミッタ層とを含む。
【００１９】ＧａＩｎＰエミッタのメサは、ＧａＡｓ上
の選択的エッチングによって良く制御された形で規定さ
れる。同様にＧａＩｎＰとＧａＡｓは、図４と図５の曲
線に示すように、イオンインプランテーションに関して
非常に異なる種類の挙動を示す。
の選択的エッチングによって良く制御された形で規定さ
れる。同様にＧａＩｎＰとＧａＡｓは、図４と図５の曲
線に示すように、イオンインプランテーションに関して
非常に異なる種類の挙動を示す。
【００２０】曲線（ａ）、（ｂ）、（ｃ）、（ｄ）はそ
れぞれ、イオンインプランテーションの前、その間、１
０分後、１時間後に行った測定に関する。
れぞれ、イオンインプランテーションの前、その間、１
０分後、１時間後に行った測定に関する。
【００２１】図４および図５は、２００ｋＶでホウ素イ
ンプランテーションした、ｎドーピングされたＧａＩｎ
ＰとｐドーピングされたＧａＡｓの、（それぞれの）電
気伝導率の感度の差を析出イオン量の関数として示した
ものである。これらの図は、電気伝導率の変化を４１６
℃におけるアニール時間の関数として示している。ｎ型
ＧａＩｎＰの場合には、物質は５×１０12ｃｍ-2のイン
プランテーション量で１０5ｏｈｍ・ｃｍよりずっと高
い電気抵抗率を有する。この現象によって、上述の素子
６１を規定するように実際に絶縁するｎドーピングされ
たＧａＩｎＰ層を作成することが可能であり、同時にｐ
ドーピングされたＧａＡｓの層は実際上同じ電気抵抗を
保持する。
ンプランテーションした、ｎドーピングされたＧａＩｎ
ＰとｐドーピングされたＧａＡｓの、（それぞれの）電
気伝導率の感度の差を析出イオン量の関数として示した
ものである。これらの図は、電気伝導率の変化を４１６
℃におけるアニール時間の関数として示している。ｎ型
ＧａＩｎＰの場合には、物質は５×１０12ｃｍ-2のイン
プランテーション量で１０5ｏｈｍ・ｃｍよりずっと高
い電気抵抗率を有する。この現象によって、上述の素子
６１を規定するように実際に絶縁するｎドーピングされ
たＧａＩｎＰ層を作成することが可能であり、同時にｐ
ドーピングされたＧａＡｓの層は実際上同じ電気抵抗を
保持する。
【００２２】この形式のヘテロ接合バイポーラトランジ
スタを得るために使用される本発明による製造方法を、
次にさらに詳細に説明する。この方法は、図６ａから図
６ｆに図示する主要ステップを含む。
スタを得るために使用される本発明による製造方法を、
次にさらに詳細に説明する。この方法は、図６ａから図
６ｆに図示する主要ステップを含む。
【００２３】ＧａＡｓ基板１０を使用して下記の層、す
なわちサブコレクタ層２１（ｎドーピングされたＧａＡ
ｓ）、コレクタ層２０（ｎドーピングされたＧａＡ
ｓ）、ベース層３０（ｐドーピングされたＧａＡｓ）、
エミッタ層４０（ｎドーピングされたＧａＩｎＰ）、接
触層４１（ＧａＩｎＡｓ）のエピタキシアル成長が達成
される。
なわちサブコレクタ層２１（ｎドーピングされたＧａＡ
ｓ）、コレクタ層２０（ｎドーピングされたＧａＡ
ｓ）、ベース層３０（ｐドーピングされたＧａＡｓ）、
エミッタ層４０（ｎドーピングされたＧａＩｎＰ）、接
触層４１（ＧａＩｎＡｓ）のエピタキシアル成長が達成
される。
【００２４】耐火オームコンタクトを設けるために、耐
火金属の層４２（ＴｉＷＳｉ，ＷＮ；ＴｉＷ，．．）が
オフサイトに付着される。
火金属の層４２（ＴｉＷＳｉ，ＷＮ；ＴｉＷ，．．）が
オフサイトに付着される。
【００２５】エピタキシ中に本質的にベース半導体層中
にトラップされた水素の除去を容易にするように、エミ
ッタのメサ（後述する）を規定した後に構造を焼なまし
できることから、結果的に耐火物質の使用の主な利点が
生まれる。実際に耐火金属は、水素の開放に必要な高温
を支えるために使用される。留意すべきことは、メサの
存在が、接合によってひき起こされるポテンシャルウェ
ルの中に閉じ込められたベースの受容体原子の中にトラ
ップされた水素の外拡散の可能性を増すことである。こ
うして行われる層の積み重ねを図６ａに示す。
にトラップされた水素の除去を容易にするように、エミ
ッタのメサ（後述する）を規定した後に構造を焼なまし
できることから、結果的に耐火物質の使用の主な利点が
生まれる。実際に耐火金属は、水素の開放に必要な高温
を支えるために使用される。留意すべきことは、メサの
存在が、接合によってひき起こされるポテンシャルウェ
ルの中に閉じ込められたベースの受容体原子の中にトラ
ップされた水素の外拡散の可能性を増すことである。こ
うして行われる層の積み重ねを図６ａに示す。
【００２６】第二段階では、共通基板のバッチアウトで
作られるバイポーラトランジスタを絶縁するために、イ
ンプランテーション保護マスク５０をレジンで作り、深
い電気絶縁イオンインプランテーション（Ｈ，Ｈｅ，
Ｂ，Ｏ，Ｆ，・・）を実施して、構成部分の寄生物を減
らし、絶縁ウェル５１、５２によって構成部分間を絶縁
する（図６ｂ）。
作られるバイポーラトランジスタを絶縁するために、イ
ンプランテーション保護マスク５０をレジンで作り、深
い電気絶縁イオンインプランテーション（Ｈ，Ｈｅ，
Ｂ，Ｏ，Ｆ，・・）を実施して、構成部分の寄生物を減
らし、絶縁ウェル５１、５２によって構成部分間を絶縁
する（図６ｂ）。
【００２７】それから幅ｌの肥厚金属被覆物６０を蒸着
し、次にエミッタのオームコンタクトを標準的なリフト
オフ法で蒸着し、次いで、エミッタ層４０に絶縁領域６
１を規定するように、２００ｋＶでホウ素による選択的
パッシベーションイオンインプランテーションを行う。
インプランテーションのステップは、本質的に図６ｃに
示す凹状メサ４０に向かう。金属被覆物６０は、一般的
な幅２μｍ、厚さ約１μｍのＴｉ／Ａｕにしてもよい。
エミッタの上に金属被覆物が存在するので、このマスク
によって保護された半導体材料はその最初の導電性を保
存している。耐火物質でできた金属被覆物は、大きなエ
ネルギー損失なしにイオンをこれに通過させるために十
分に薄い。ホウ素インプランテーション量は２．５×１
０12ｃｍ-2であり、これは露出されたＧａＩｎＰ層のみ
が絶縁物になる程度である。イオンの分散終端は、ベー
スの物質のインプランテーションに対する感度が低いた
めに、ベースを妨害することなくベースを通過する。反
対に、弱いｎ型ドーピング（約２×１０16ｃｍ-3）のＧ
ａＡｓコレクタも、大きな障害を伴うことなくこの分散
終端によって電気的にわずかに変化することがある。
し、次にエミッタのオームコンタクトを標準的なリフト
オフ法で蒸着し、次いで、エミッタ層４０に絶縁領域６
１を規定するように、２００ｋＶでホウ素による選択的
パッシベーションイオンインプランテーションを行う。
インプランテーションのステップは、本質的に図６ｃに
示す凹状メサ４０に向かう。金属被覆物６０は、一般的
な幅２μｍ、厚さ約１μｍのＴｉ／Ａｕにしてもよい。
エミッタの上に金属被覆物が存在するので、このマスク
によって保護された半導体材料はその最初の導電性を保
存している。耐火物質でできた金属被覆物は、大きなエ
ネルギー損失なしにイオンをこれに通過させるために十
分に薄い。ホウ素インプランテーション量は２．５×１
０12ｃｍ-2であり、これは露出されたＧａＩｎＰ層のみ
が絶縁物になる程度である。イオンの分散終端は、ベー
スの物質のインプランテーションに対する感度が低いた
めに、ベースを妨害することなくベースを通過する。反
対に、弱いｎ型ドーピング（約２×１０16ｃｍ-3）のＧ
ａＡｓコレクタも、大きな障害を伴うことなくこの分散
終端によって電気的にわずかに変化することがある。
【００２８】幅Ｌの感光性レジン７０の第二エッチング
マスクが作られる。耐火金属をＳＦ6ベースの反応性乾
式エッチングによってエッチングを行う。それから、Ｇ
ａＡｓ層４１をＳｉＣｌ4ベースの反応性イオンエッチ
ングによってエッチングを行い、そしてホウ素インプラ
ントＧａＩｎＰ層６１をＨＣｌベースの化学的エッチン
グで処理する。一般的には、ＧａＡｓ層を、ＳｉＣｌ4
などの塩素化反応性イオンエッチングによって、または
例えばクエン酸を使用する湿式エッチングによってエッ
チングすることができる。ＧａＩｎＰ層は、純粋な塩酸
または希塩酸を基材にした溶液によってエッチングする
ことができる。こうして、図６ｄに示すように、エミッ
タのメサ４０のいずれの側にも電気絶縁素子６１を規定
することができる。電気絶縁素子は、ベースを効果的に
パッシベーションするために一般的には少なくとも０．
３μｍの幅を有する。１μｍの幅では、マイクロ波構成
部分を得るための十分な妥協が可能である。実際に、マ
イクロ波の利得は、エミッタの活動ゾーンとベースのオ
ームコンタクトの条片縁との間の間隔ミクロン当たり約
１ｄＢから１０ＧＨｚだけ低下する。この原因は、ベー
スとベースコレクタ抵抗器とのアクセス抵抗の増加であ
る。
マスクが作られる。耐火金属をＳＦ6ベースの反応性乾
式エッチングによってエッチングを行う。それから、Ｇ
ａＡｓ層４１をＳｉＣｌ4ベースの反応性イオンエッチ
ングによってエッチングを行い、そしてホウ素インプラ
ントＧａＩｎＰ層６１をＨＣｌベースの化学的エッチン
グで処理する。一般的には、ＧａＡｓ層を、ＳｉＣｌ4
などの塩素化反応性イオンエッチングによって、または
例えばクエン酸を使用する湿式エッチングによってエッ
チングすることができる。ＧａＩｎＰ層は、純粋な塩酸
または希塩酸を基材にした溶液によってエッチングする
ことができる。こうして、図６ｄに示すように、エミッ
タのメサ４０のいずれの側にも電気絶縁素子６１を規定
することができる。電気絶縁素子は、ベースを効果的に
パッシベーションするために一般的には少なくとも０．
３μｍの幅を有する。１μｍの幅では、マイクロ波構成
部分を得るための十分な妥協が可能である。実際に、マ
イクロ波の利得は、エミッタの活動ゾーンとベースのオ
ームコンタクトの条片縁との間の間隔ミクロン当たり約
１ｄＢから１０ＧＨｚだけ低下する。この原因は、ベー
スとベースコレクタ抵抗器とのアクセス抵抗の増加であ
る。
【００２９】図６ｅに示す次のステップでは、ベースの
メサが乾式エッチング（塩素化ＲＩＥ）または複合エッ
チング（ＲＩＥとこれに続く化学的エッチング）によっ
てエッチングされ、それからコレクタのオームコンタク
ト８１、８２が作られる。
メサが乾式エッチング（塩素化ＲＩＥ）または複合エッ
チング（ＲＩＥとこれに続く化学的エッチング）によっ
てエッチングされ、それからコレクタのオームコンタク
ト８１、８２が作られる。
【００３０】次にベースのオームコンタクトを作る。こ
のベースのオームコンタクトは金属層９４の形状を有
し、エミッタのメサと自動整合する。それから図６ｆに
示すように、ベースコレクタ寄生キャパシタンスを減少
させるために、外部ベースをエッチングする。オームコ
ンタクトの金属被覆物は、例えばＴｉ／Ｐｔ／Ａｕ合金
またはＭｏ／Ａｕ合金で作ることができる。ＰｔもＰｄ
も含まない金属被覆物の使用は、周辺の水素分子との触
媒反応の出現を妨げる。（ヒ素化合物を基材とする上部
層の湿式エッチングの場合に）耐火金属の下に容易に得
られる約０．１μｍのオーバーハングによって、ベース
の条片の中に高周波で伝播する現象を制限して、構成部
分のマイクロ波操作に都合の良い厚いベース金属被覆物
を可能にする。
のベースのオームコンタクトは金属層９４の形状を有
し、エミッタのメサと自動整合する。それから図６ｆに
示すように、ベースコレクタ寄生キャパシタンスを減少
させるために、外部ベースをエッチングする。オームコ
ンタクトの金属被覆物は、例えばＴｉ／Ｐｔ／Ａｕ合金
またはＭｏ／Ａｕ合金で作ることができる。ＰｔもＰｄ
も含まない金属被覆物の使用は、周辺の水素分子との触
媒反応の出現を妨げる。（ヒ素化合物を基材とする上部
層の湿式エッチングの場合に）耐火金属の下に容易に得
られる約０．１μｍのオーバーハングによって、ベース
の条片の中に高周波で伝播する現象を制限して、構成部
分のマイクロ波操作に都合の良い厚いベース金属被覆物
を可能にする。
【００３１】この方法とこの結果として得られる構成部
分が有する多くの利点には、下記が含まれる。
分が有する多くの利点には、下記が含まれる。
【００３２】厚い素子６１は厚いパッシベーションをも
たらし、すぐれた長期安定性をもたらす。
たらし、すぐれた長期安定性をもたらす。
【００３３】耐火金属４２の使用によって、エミッタの
メサを規定した後にベースの中に存在する水素の容易な
除去を考えることができ、したがって装置の信頼性の向
上が可能となる。
メサを規定した後にベースの中に存在する水素の容易な
除去を考えることができ、したがって装置の信頼性の向
上が可能となる。
【００３４】上記の方法は、第２７３６４６８号として
公開され、本出願人によって出願されたフランス特許出
願に記載されているような、より従来型の厚いパッシベ
ーション層の存在と、さらにエミッタ層の中に組み込ま
れた安定抵抗器の存在とも両立できる。パッシベーショ
ン層１００を含む本発明による例示的なトランジスタを
図７に示す。
公開され、本出願人によって出願されたフランス特許出
願に記載されているような、より従来型の厚いパッシベ
ーション層の存在と、さらにエミッタ層の中に組み込ま
れた安定抵抗器の存在とも両立できる。パッシベーショ
ン層１００を含む本発明による例示的なトランジスタを
図７に示す。
【００３５】得られる構成部分は、第２７３７３４２号
として公開され、本出願人によって出願されたフランス
特許出願に記載されているような、上部ヒートシンクの
製法と両立できるものである。パッシベーション層１０
０とヒートシンク１０１とを含む本発明による例示的な
構成部分を図８に示す。上記の説明では、マスク素子６
０は金属素子である。このマスク素子をレジンで作っ
て、その後除去することもできる。この場合、ヒートシ
ンクをエミッタのレベルと接触して層９４の上に直接置
くこともできる。実際、メサ４０と素子６１とを含むユ
ニットの全幅すなわち寸法Ｌは、図９に示すように、パ
ッシベーション層１００を局部的に除去してヒートシン
クを層９４の上に直接置くのに十分である。
として公開され、本出願人によって出願されたフランス
特許出願に記載されているような、上部ヒートシンクの
製法と両立できるものである。パッシベーション層１０
０とヒートシンク１０１とを含む本発明による例示的な
構成部分を図８に示す。上記の説明では、マスク素子６
０は金属素子である。このマスク素子をレジンで作っ
て、その後除去することもできる。この場合、ヒートシ
ンクをエミッタのレベルと接触して層９４の上に直接置
くこともできる。実際、メサ４０と素子６１とを含むユ
ニットの全幅すなわち寸法Ｌは、図９に示すように、パ
ッシベーション層１００を局部的に除去してヒートシン
クを層９４の上に直接置くのに十分である。
【図１】ヘテロ接合バイポーラトランジスタの標準的な
構造を示す図である。
構造を示す図である。
【図２】電子／正孔再結合を制限するために特殊な構成
のエミッタのメサを使用した、従来の技術によるヘテロ
接合バイポーラトランジスタを示す図である。
のエミッタのメサを使用した、従来の技術によるヘテロ
接合バイポーラトランジスタを示す図である。
【図３】本発明によるヘテロ接合バイポーラトランジス
タを示す図である。
タを示す図である。
【図４】本発明によるトランジスタにおける「エミッ
タ」層を構成するｎドーピングされたＧａＩｎＰの抵抗
率の、イオンインプランテーションにおけるホウ素イオ
ン量の関数としての変化を示すグラフである。
タ」層を構成するｎドーピングされたＧａＩｎＰの抵抗
率の、イオンインプランテーションにおけるホウ素イオ
ン量の関数としての変化を示すグラフである。
【図５】本発明によるトランジスタにおけるベース層を
構成するｐドーピングされたＧａＡｓの抵抗率の、イオ
ンインプランテーションにおけるホウ素イオン量の関数
としての変化を示すグラフである。
構成するｐドーピングされたＧａＡｓの抵抗率の、イオ
ンインプランテーションにおけるホウ素イオン量の関数
としての変化を示すグラフである。
【図６ａ】本発明によるトランジスタの製造方法の主要
ステップを示す図である。
ステップを示す図である。
【図６ｂ】本発明によるトランジスタの製造方法の主要
ステップを示す図である。
ステップを示す図である。
【図６ｃ】本発明によるトランジスタの製造方法の主要
ステップを示す図である。
ステップを示す図である。
【図６ｄ】本発明によるトランジスタの製造方法の主要
ステップを示す図である。
ステップを示す図である。
【図６ｅ】本発明によるトランジスタの製造方法の主要
ステップを示す図である。
ステップを示す図である。
【図６ｆ】本発明によるトランジスタの製造方法の主要
ステップを示す図である。
ステップを示す図である。
【図７】パッシベーション層を含むバイポーラトランジ
スタの一例を示す図である。
スタの一例を示す図である。
【図８】特に幅ｌのマスクの上に置かれたヒートシンク
を含むバイポーラトランジスタの第一例を示す図であ
る。
を含むバイポーラトランジスタの第一例を示す図であ
る。
【図９】幅ｌのマスクがないメサの上に置かれたヒート
シンクを含むバイポーラトランジスタの第二例を示す図
である。
シンクを含むバイポーラトランジスタの第二例を示す図
である。
１０ 基板 ２０ コレクタ ２１ サブコレクタ ３０ ベース ４０ エミッタ ４１ 接触層 ４２ エミッタのオームコンタクト、耐火金属層 ５１、５２ 絶縁ウェル ６０ 肥厚金属被覆物 ６１ 電気絶縁素子 ８１、８２ コレクタのオームコンタクト ９１、９２ ベースのオームコンタクト ９４ 金属層 １００ パッシベーション層 １０１ ヒートシンク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アシム・アンケル フランス国、78000・ベルサイユ、アブニ ユ・ドウ・ラ・メ、６ (72)発明者 パトリス・サルゼンスタイン フランス国、78180・モンテイニー・ル・ ブルトヌー、ブルバール・デカルト、145
Claims (11)
- 【請求項１】 コレクタ、ベースおよびエミッタを含
み、かつベース上に位置するメサを有し、さらにベース
の自由表面と接触しメサの側面と接触している電気絶縁
素子を含み、前記素子の幅が前記メサの幅と同じ大きさ
である、ＩＩＩ−Ｖ半導体材料を基材とするヘテロ接合
バイポーラトランジスタ。 - 【請求項２】 各電気絶縁素子の幅がほぼ１ミクロンで
あり、メサの幅がほぼ２ミクロンである、請求項１に記
載のヘテロ接合バイポーラトランジスタ。 - 【請求項３】 メサはｎドーピングされたＧａxＩｎ1-x
Ｐによって構成されたエミッタのメサであり、ベースは
ｐドーピングされたＧａyＩｎ1-yＡｓによって構成さ
れ、電気絶縁素子はホウ素を含むＧａxＩｎ1-xＰによっ
て形成されている、請求項１または２のいずれか一項に
記載のヘテロ接合バイポーラトランジスタ。 - 【請求項４】 メサが表面上に、ＴｉＷＳｉ、ＷＮ、Ｔ
ｉＷ、またはその他の耐火金属でできたオーム接触層を
含む、請求項１から３のいずれか一項に記載のヘテロ接
合バイポーラトランジスタ。 - 【請求項５】 トランジスタのリリーフ全体を覆うパッ
シベーション層をさらに含む、請求項１から４のいずれ
か一項に記載のヘテロ接合バイポーラトランジスタ。 - 【請求項６】 一方がメサ上にあり他方が基板上にある
ブリッジ形状のヒートシンクをさらに含む、請求項１か
ら５のいずれか一項に記載のヘテロ接合バイポーラトラ
ンジスタ。 - 【請求項７】 エミッタとコレクタとを構成する二枚の
ｎ型（またはｐ型）にドーピングされた層の間に、ベー
スを構成する一枚のｐ型（またはｎ型）にドーピングさ
れた層を有する半導体エピタキシアル成長層を含む、Ｉ
ＩＩ−Ｖ半導体材料を基材とするヘテロ接合バイポーラ
トランジスタを作成する方法であって、さらに、 ベース層の上に位置する上部層と呼ばれる層中に、幅ｌ
のマスクを介して電気絶縁性イオンをイオン注入するス
テップと、 ドーピングされた半導体素子の両側で電気絶縁素子を規
定するように、局部的に電気絶縁性にされた層を、幅ｌ
より大きな幅Ｌのマスクを介してエッチングするステッ
プとを含む方法。 - 【請求項８】 上部層と呼ばれる層とベース層とがイオ
ン注入に関して異なる種類の挙動を有する、請求項７に
記載のヘテロ接合バイポーラトランジスタを作成する方
法。 - 【請求項９】 ベース層の上に位置する層がｎドーピン
グされたＧａxＩｎ1-xＰで作成され、ベース層がｐドー
ピングされたＧａyＩｎ1-yＡｓによって構成される、請
求項８に記載のヘテロ接合バイポーラトランジスタを作
成する方法。 - 【請求項１０】 幅ｌのマスクがＴｉ／Ａｕ型の金属で
作成される、請求項７から９のいずれか一項に記載のヘ
テロ接合バイポーラトランジスタを作成する方法。 - 【請求項１１】 幅ｌのマスクがレジンで作成される、
請求項７から９のいずれか一項に記載のヘテロ接合バイ
ポーラトランジスタを作成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9706682 | 1997-05-30 | ||
| FR9706682A FR2764118B1 (fr) | 1997-05-30 | 1997-05-30 | Transistor bipolaire stabilise avec elements isolants electriques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174286A true JPH1174286A (ja) | 1999-03-16 |
| JP4509236B2 JP4509236B2 (ja) | 2010-07-21 |
Family
ID=9507436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18552298A Expired - Lifetime JP4509236B2 (ja) | 1997-05-30 | 1998-05-28 | 電気的絶縁要素を有する安定化されたバイポーラトランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6031255A (ja) |
| EP (1) | EP0881690B1 (ja) |
| JP (1) | JP4509236B2 (ja) |
| DE (1) | DE69841854D1 (ja) |
| FR (1) | FR2764118B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518776A (ja) * | 1999-12-23 | 2003-06-10 | タレス | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 |
| US7413932B2 (en) | 2002-07-23 | 2008-08-19 | Mediatek Inc. | Power amplifier having high heat dissipation |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2793953B1 (fr) | 1999-05-21 | 2002-08-09 | Thomson Csf | Capacite thermique pour composant electronique fonctionnant en impulsions longues |
| KR20020009125A (ko) * | 2000-07-24 | 2002-02-01 | 윤덕용 | 이종접합 바이폴라 트랜지스터의 제조방법 |
| US6777784B1 (en) * | 2000-10-17 | 2004-08-17 | National Semiconductor Corporation | Bipolar transistor-based electrostatic discharge (ESD) protection structure with a heat sink |
| US6479844B2 (en) * | 2001-03-02 | 2002-11-12 | University Of Connecticut | Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit |
| US6541346B2 (en) * | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
| AU2002305733A1 (en) | 2001-05-30 | 2002-12-09 | Asm America, Inc | Low temperature load and bake |
| US6624449B1 (en) * | 2001-07-17 | 2003-09-23 | David C. Scott | Three terminal edge illuminated epilayer waveguide phototransistor |
| JP3885658B2 (ja) * | 2002-05-13 | 2007-02-21 | 住友電気工業株式会社 | ヘテロ接合バイポーラトランジスタ |
| DE10225525A1 (de) * | 2002-06-10 | 2003-12-18 | United Monolithic Semiconduct | Verfahren zur Herstellung eines Hetero-Bipolar-Transistors und Hetero-Bipolar-Transistor |
| FR2854984B1 (fr) * | 2003-05-16 | 2005-07-01 | Thales Sa | Dispositif semi-conducteur d'emission d'electrons dans le vide |
| US20050162122A1 (en) * | 2004-01-22 | 2005-07-28 | Dunn Glenn M. | Fuel cell power and management system, and technique for controlling and/or operating same |
| US8916966B2 (en) * | 2004-09-28 | 2014-12-23 | Triquint Semiconductor, Inc. | Integrated circuit including a heat dissipation structure |
| US7385230B1 (en) | 2005-02-08 | 2008-06-10 | The University Of Connecticut | Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit |
| US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| US7789965B2 (en) * | 2006-09-19 | 2010-09-07 | Asm Japan K.K. | Method of cleaning UV irradiation chamber |
| US20080289650A1 (en) * | 2007-05-24 | 2008-11-27 | Asm America, Inc. | Low-temperature cleaning of native oxide |
| US7759199B2 (en) * | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
| US7871937B2 (en) | 2008-05-16 | 2011-01-18 | Asm America, Inc. | Process and apparatus for treating wafers |
| US8105911B2 (en) * | 2008-09-30 | 2012-01-31 | Northrop Grumman Systems Corporation | Bipolar junction transistor guard ring structures and method of fabricating thereof |
| US8367528B2 (en) * | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| US9885123B2 (en) | 2011-03-16 | 2018-02-06 | Asm America, Inc. | Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
| US10319830B2 (en) * | 2017-01-24 | 2019-06-11 | Qualcomm Incorporated | Heterojunction bipolar transistor power amplifier with backside thermal heatsink |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216112A (ja) * | 1992-11-06 | 1994-08-05 | Thomson Csf | Ｉｉｉ−ｖ族物質のヘテロ構造のエッチング方法 |
| JPH0936132A (ja) * | 1995-07-07 | 1997-02-07 | Thomson Csf | バイポーラトランジスタ |
| JPH0945704A (ja) * | 1995-07-25 | 1997-02-14 | Thomson Csf | 集積ヒートシンクを有する半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744182B2 (ja) * | 1984-11-09 | 1995-05-15 | 株式会社日立製作所 | ヘテロ接合バイポ−ラ・トランジスタ |
| JPS61147571A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| EP0240307B1 (en) * | 1986-04-01 | 1993-12-22 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method of producing the same |
| EP0300803B1 (en) * | 1987-07-24 | 1994-06-22 | Matsushita Electric Industrial Co., Ltd. | High-frequency bipolar transistor and its fabrication method |
| JP3210657B2 (ja) * | 1989-11-27 | 2001-09-17 | 株式会社日立製作所 | ヘテロ接合バイポーラトランジスタ |
| FR2667724B1 (fr) * | 1990-10-09 | 1992-11-27 | Thomson Csf | Procede de realisation des metallisations d'electrodes d'un transistor. |
| US5422307A (en) * | 1992-03-03 | 1995-06-06 | Sumitomo Electric Industries, Ltd. | Method of making an ohmic electrode using a TiW layer and an Au layer |
| JPH05299433A (ja) * | 1992-04-24 | 1993-11-12 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| US5734193A (en) * | 1994-01-24 | 1998-03-31 | The United States Of America As Represented By The Secretary Of The Air Force | Termal shunt stabilization of multiple part heterojunction bipolar transistors |
| US5436181A (en) * | 1994-04-18 | 1995-07-25 | Texas Instruments Incorporated | Method of self aligning an emitter contact in a heterojunction bipolar transistor |
| FR2727570B1 (fr) * | 1994-11-25 | 1997-01-24 | Thomson Csf | Amplificateur hyperfrequence monolithique haute integration, a topologie distribuee arborescente |
| FR2732342B1 (fr) * | 1995-04-03 | 1997-04-30 | Rhone Poulenc Rorer Sa | Nouveaux taxoides, leur preparation et les compositions pharmaceutiques qui les contiennent |
| JPH0945635A (ja) * | 1995-07-27 | 1997-02-14 | Mitsubishi Electric Corp | 半導体装置の製造方法，及び半導体装置 |
-
1997
- 1997-05-30 FR FR9706682A patent/FR2764118B1/fr not_active Expired - Lifetime
-
1998
- 1998-05-19 DE DE69841854T patent/DE69841854D1/de not_active Expired - Lifetime
- 1998-05-19 EP EP98401206A patent/EP0881690B1/fr not_active Expired - Lifetime
- 1998-05-28 JP JP18552298A patent/JP4509236B2/ja not_active Expired - Lifetime
- 1998-05-29 US US09/086,599 patent/US6031255A/en not_active Expired - Lifetime
-
1999
- 1999-12-03 US US09/453,576 patent/US6451659B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216112A (ja) * | 1992-11-06 | 1994-08-05 | Thomson Csf | Ｉｉｉ−ｖ族物質のヘテロ構造のエッチング方法 |
| JPH0936132A (ja) * | 1995-07-07 | 1997-02-07 | Thomson Csf | バイポーラトランジスタ |
| JPH0945704A (ja) * | 1995-07-25 | 1997-02-14 | Thomson Csf | 集積ヒートシンクを有する半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518776A (ja) * | 1999-12-23 | 2003-06-10 | タレス | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 |
| JP4999246B2 (ja) * | 1999-12-23 | 2012-08-15 | タレス | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 |
| US7413932B2 (en) | 2002-07-23 | 2008-08-19 | Mediatek Inc. | Power amplifier having high heat dissipation |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020031892A1 (en) | 2002-03-14 |
| EP0881690A1 (fr) | 1998-12-02 |
| US6031255A (en) | 2000-02-29 |
| DE69841854D1 (de) | 2010-10-07 |
| JP4509236B2 (ja) | 2010-07-21 |
| FR2764118B1 (fr) | 2000-08-04 |
| US6451659B1 (en) | 2002-09-17 |
| EP0881690B1 (fr) | 2010-08-25 |
| FR2764118A1 (fr) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4509236B2 (ja) | 電気的絶縁要素を有する安定化されたバイポーラトランジスタ | |
| EP0184016B1 (en) | Heterojunction bipolar transistor | |
| US5155561A (en) | Permeable base transistor having an electrode configuration for heat dissipation | |
| KR950011018B1 (ko) | 헤테로접합형 바이폴라트랜지스터의 제조방법 | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| US5344786A (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
| JP4999246B2 (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| US6885042B2 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| KR900000585B1 (ko) | 반도체 집적회로 장치 및 그 제조 방법 | |
| EP1291923B1 (en) | Heterojunction bipolar transistor and production process therefore | |
| JP2937944B2 (ja) | 非常に高利得のヘテロ接合バイポーラトランジスタを製造する方法 | |
| US6797995B2 (en) | Heterojunction bipolar transistor with InGaAs contact and etch stop layer for InP sub-collector | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| JPH02121382A (ja) | 埋込みストライプ半導体レーザーの製造方法及びその半導体レーザー | |
| JPS63148624A (ja) | ３〜５族の材料からなる半導体基板中のｐ＋ｎｎ＋ダイオードの製造方法および該ダイオードを含むバイポーラトランジスタの製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3624357B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| CN116207139A (zh) | 异质结双极晶体管和异质结双极晶体管的形成方法 | |
| JP4691224B2 (ja) | 注入ステップを使用して半導体デバイスを製造する方法およびこの方法により製造されるデバイス | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH0810705B2 (ja) | 集積回路装置 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH05267318A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |