JPH0945635A - 半導体装置の製造方法，及び半導体装置 - Google Patents
半導体装置の製造方法，及び半導体装置Info
- Publication number
- JPH0945635A JPH0945635A JP7191572A JP19157295A JPH0945635A JP H0945635 A JPH0945635 A JP H0945635A JP 7191572 A JP7191572 A JP 7191572A JP 19157295 A JP19157295 A JP 19157295A JP H0945635 A JPH0945635 A JP H0945635A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- layer
- type gaas
- gaas layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 115
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 238000010030 laminating Methods 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 24
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 11
- 239000003870 refractory metal Substances 0.000 claims description 6
- 238000003475 lamination Methods 0.000 abstract 3
- 238000005275 alloying Methods 0.000 description 17
- 239000013078 crystal Substances 0.000 description 14
- 239000010931 gold Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 1
- 229910006137 NiGe Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 耐熱性に優れ、浅い接合面を有するととも
に、Ａｌ配線との接続が可能なオーミック電極を備えた
半導体装置の製造方法，及び半導体装置を提供する。 【解決手段】 第２のｎ型ＧａＡｓ層４上に薄層のＴｉ
膜およびＡｌ膜を少なくとも４対順次積層してＴｉ／Ａ
ｌ積層膜１０を形成し、上記第２のｎ型ＧａＡｓ層４，
及びＴｉ／Ａｌ積層膜１０を、３５０℃で１０分間熱処
理して上記Ｔｉ／Ａｌ積層膜１０をｎ型ＧａＡｓ層４に
オーミック接合させてオーミック電極１０ａ，１０ｂを
形成する構成とした。
に、Ａｌ配線との接続が可能なオーミック電極を備えた
半導体装置の製造方法，及び半導体装置を提供する。 【解決手段】 第２のｎ型ＧａＡｓ層４上に薄層のＴｉ
膜およびＡｌ膜を少なくとも４対順次積層してＴｉ／Ａ
ｌ積層膜１０を形成し、上記第２のｎ型ＧａＡｓ層４，
及びＴｉ／Ａｌ積層膜１０を、３５０℃で１０分間熱処
理して上記Ｔｉ／Ａｌ積層膜１０をｎ型ＧａＡｓ層４に
オーミック接合させてオーミック電極１０ａ，１０ｂを
形成する構成とした。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置の製造
方法，及び半導体装置において、特に、非金系金属から
なるオーミック電極を備えた半導体装置の製造方法，及
び半導体装置に関するものである。
方法，及び半導体装置において、特に、非金系金属から
なるオーミック電極を備えた半導体装置の製造方法，及
び半導体装置に関するものである。
【０００２】
【従来の技術】ｎ型ＧａＡｓ結晶へのオーミック電極と
して、従来から広く活用されている低接触抵抗の得られ
る代表的な電極材料としては、ＡｕＧｅ／Ｎｉ系材料、
即ち、ＡｕＧｅとＮｉとの積層膜を有するものがある。
して、従来から広く活用されている低接触抵抗の得られ
る代表的な電極材料としては、ＡｕＧｅ／Ｎｉ系材料、
即ち、ＡｕＧｅとＮｉとの積層膜を有するものがある。
【０００３】図１０は従来のｎ型ＧａＡｓ結晶上にＡｕ
Ｇｅ／Ｎｉオーミック電極を備えた半導体装置の一例で
ある、リセス型電界効果トランジスタの製造方法を示す
断面工程図であり、図において、１は半絶縁性ＧａＡｓ
基板、２はｉ（真性）−ＧａＡｓ層、３は第１のｎ型Ｇ
ａＡｓ層で、不純物としてＳｉを１〜３×１０17／cm-3
含んでいる。４は第２のｎ型ＧａＡｓ層で、不純物とし
てＳｉを５×１０18／cm-3含んでいる。５は厚さ５００
オングストロームのＡｕＧｅ上に、厚さ１００オングス
トロームのＮｉ層と、厚さ２０００オングストロームの
Ａｕとが順次配置されてなるＡｕＧｅ／Ｎｉ積層膜、５
ａ，５ｂはＡｕＧｅ／Ｎｉオーミック電極で、それぞれ
ソース，ドレイン電極を構成している。７は幅が約０．
５μｍであるゲート電極で、厚さ１５００オングストロ
ームのＴｉ上に、厚さ４０００オングストロームのＡｌ
と、厚さ５００オングストロームのＭｏとが順次配置さ
れて、第１のｎ型ＧａＡｓ層３とショットキー接合する
よう設けられている。８は幅１．２〜１．５μｍで、深
さが約０．３μｍであるゲートリセス、６はレジストで
ある。
Ｇｅ／Ｎｉオーミック電極を備えた半導体装置の一例で
ある、リセス型電界効果トランジスタの製造方法を示す
断面工程図であり、図において、１は半絶縁性ＧａＡｓ
基板、２はｉ（真性）−ＧａＡｓ層、３は第１のｎ型Ｇ
ａＡｓ層で、不純物としてＳｉを１〜３×１０17／cm-3
含んでいる。４は第２のｎ型ＧａＡｓ層で、不純物とし
てＳｉを５×１０18／cm-3含んでいる。５は厚さ５００
オングストロームのＡｕＧｅ上に、厚さ１００オングス
トロームのＮｉ層と、厚さ２０００オングストロームの
Ａｕとが順次配置されてなるＡｕＧｅ／Ｎｉ積層膜、５
ａ，５ｂはＡｕＧｅ／Ｎｉオーミック電極で、それぞれ
ソース，ドレイン電極を構成している。７は幅が約０．
５μｍであるゲート電極で、厚さ１５００オングストロ
ームのＴｉ上に、厚さ４０００オングストロームのＡｌ
と、厚さ５００オングストロームのＭｏとが順次配置さ
れて、第１のｎ型ＧａＡｓ層３とショットキー接合する
よう設けられている。８は幅１．２〜１．５μｍで、深
さが約０．３μｍであるゲートリセス、６はレジストで
ある。
【０００４】次に製造方法について説明する。まず、図
１０(a) に示すように、ＧａＡｓ基板１上に順次ｉ−Ｇ
ａＡｓ層２，第１のｎ型ＧａＡｓ層，第２のｎ型ＧａＡ
ｓ層をＭＢＥ(Molecular Beam Epitaxy)法やＭＯＣＶＤ
(Metal Organic Chemical Vapor Deposition) 法を用い
てエピタキシャル成長させる。
１０(a) に示すように、ＧａＡｓ基板１上に順次ｉ−Ｇ
ａＡｓ層２，第１のｎ型ＧａＡｓ層，第２のｎ型ＧａＡ
ｓ層をＭＢＥ(Molecular Beam Epitaxy)法やＭＯＣＶＤ
(Metal Organic Chemical Vapor Deposition) 法を用い
てエピタキシャル成長させる。
【０００５】次に、図１０(b) に示すように、レジスト
パターン（図示せず）を利用して、ソース，ドレイン電
極を形成する位置に蒸着によりＡｕＧｅ／Ｎｉ積層膜５
を形成し、これを３８０℃前後で熱処理して、ＡｕＧｅ
／Ｎｉオーミック電極５ａ，５ｂを形成する。
パターン（図示せず）を利用して、ソース，ドレイン電
極を形成する位置に蒸着によりＡｕＧｅ／Ｎｉ積層膜５
を形成し、これを３８０℃前後で熱処理して、ＡｕＧｅ
／Ｎｉオーミック電極５ａ，５ｂを形成する。
【０００６】続いて、該オーミック電極５ａ，５ｂ上，
及び第２のｎ型ＧａＡｓ層４上に、ゲートリセス８を形
成する位置に開口部を有するレジスト６を形成し、この
レジスト６をマスクとして第２のｎ型ＧａＡｓ層４と，
第１のｎ型ＧａＡｓ層３の上部とをウエットエッチング
してゲートリセス８を形成し（図１０(c))、さらに、該
レジスト６をマスクとして蒸着によりゲート電極７を形
成し、レジスト６を除去して図１０(d) に示すようなリ
セス型電界効果トランジスタを得る。
及び第２のｎ型ＧａＡｓ層４上に、ゲートリセス８を形
成する位置に開口部を有するレジスト６を形成し、この
レジスト６をマスクとして第２のｎ型ＧａＡｓ層４と，
第１のｎ型ＧａＡｓ層３の上部とをウエットエッチング
してゲートリセス８を形成し（図１０(c))、さらに、該
レジスト６をマスクとして蒸着によりゲート電極７を形
成し、レジスト６を除去して図１０(d) に示すようなリ
セス型電界効果トランジスタを得る。
【０００７】次に、ＡｕＧｅ／Ｎｉオーミック電極につ
いて説明する。ＡｕＧｅ／Ｎｉオーミック電極５ａ，５
ｂは、ＡｕＧｅ／Ｎｉ積層膜５をＡｕＧａの共晶温度で
ある３８０℃前後の熱処理を行うことにより、ＡｕＧａ
合金化反応によってＡｕＧｅ／Ｎｉ積層膜５と接触する
第２のｎ型ＧａＡｓ層４にＧａ空孔を形成するととも
に、このＧａ空孔に、ＡｕＧｅ／Ｎｉ積層膜５のＧｅを
ドナー不純物として注入することによって接合面のＧａ
Ａｓ結晶中にドナーの高濃度領域を形成しオーミック接
合を形成して、低接触抵抗を得るものである。このと
き、第２のｎ型ＧａＡｓ層４上に形成されたＮｉ膜は、
上記熱処理過程において、Ｇｅ原子がオーミック電極５
ａ，５ｂの表面に析出してしまわないように、Ｇｅ原子
をＧａＡｓ層４とオーミック電極５ａ，５ｂとの界面に
運ぶ重要な働きをする。
いて説明する。ＡｕＧｅ／Ｎｉオーミック電極５ａ，５
ｂは、ＡｕＧｅ／Ｎｉ積層膜５をＡｕＧａの共晶温度で
ある３８０℃前後の熱処理を行うことにより、ＡｕＧａ
合金化反応によってＡｕＧｅ／Ｎｉ積層膜５と接触する
第２のｎ型ＧａＡｓ層４にＧａ空孔を形成するととも
に、このＧａ空孔に、ＡｕＧｅ／Ｎｉ積層膜５のＧｅを
ドナー不純物として注入することによって接合面のＧａ
Ａｓ結晶中にドナーの高濃度領域を形成しオーミック接
合を形成して、低接触抵抗を得るものである。このと
き、第２のｎ型ＧａＡｓ層４上に形成されたＮｉ膜は、
上記熱処理過程において、Ｇｅ原子がオーミック電極５
ａ，５ｂの表面に析出してしまわないように、Ｇｅ原子
をＧａＡｓ層４とオーミック電極５ａ，５ｂとの界面に
運ぶ重要な働きをする。
【０００８】ここで、図９にｎ型ＧａＡｓ層上に形成し
たＡｕＧｅ／Ｎｉオーミック電極のオーミック接合近傍
の構造を示す。この図は断面ＴＥＭ（Transmission ele
ctron microscopy: 透過電子顕微鏡）像をもとに描いた
図（図９(a))，及びこの図９(a) をさらに摸式化して描
いた図（図９(b))であり、図において、４０はオーミッ
ク電極、４１はｎ型ＧａＡｓ層、４２はＡｕ、４３はＡ
ｕＧａ、４４はＧａＡｓ、４５はＮｉＧｅＡｓ、４６は
ＮｉＡｓ、４７はＧｅを含むＮｉＡｓ、４８はＮｉＧｅ
である。この図に示されているように、この接合面は熱
処理によりｎ型ＧａＡｓ層の結晶中に約６００〜９００
オングストロームの深さまで合金化反応が進行している
のがわかる。
たＡｕＧｅ／Ｎｉオーミック電極のオーミック接合近傍
の構造を示す。この図は断面ＴＥＭ（Transmission ele
ctron microscopy: 透過電子顕微鏡）像をもとに描いた
図（図９(a))，及びこの図９(a) をさらに摸式化して描
いた図（図９(b))であり、図において、４０はオーミッ
ク電極、４１はｎ型ＧａＡｓ層、４２はＡｕ、４３はＡ
ｕＧａ、４４はＧａＡｓ、４５はＮｉＧｅＡｓ、４６は
ＮｉＡｓ、４７はＧｅを含むＮｉＡｓ、４８はＮｉＧｅ
である。この図に示されているように、この接合面は熱
処理によりｎ型ＧａＡｓ層の結晶中に約６００〜９００
オングストロームの深さまで合金化反応が進行している
のがわかる。
【０００９】このようなＡｕＧｅ膜とＮｉ膜とを有する
ＡｕＧｅ／Ｎｉ系オーミック電極は、ＧａＡｓデバイス
のみならず、ｎ型のＡｌＧａＡｓ，ＩｎＧａＡｓ，Ａｌ
ＩｎＡｓ，ＩｎＧａＰ等のＧａＡｓ系およびＩｎＰ系混
成結晶用オーミック電極として電子デバイスや光デバイ
スに広く実用化されている。
ＡｕＧｅ／Ｎｉ系オーミック電極は、ＧａＡｓデバイス
のみならず、ｎ型のＡｌＧａＡｓ，ＩｎＧａＡｓ，Ａｌ
ＩｎＡｓ，ＩｎＧａＰ等のＧａＡｓ系およびＩｎＰ系混
成結晶用オーミック電極として電子デバイスや光デバイ
スに広く実用化されている。
【００１０】
【発明が解決しようとする課題】しかしながら、ＡｕＧ
ｅ／Ｎｉ系オーミック電極は、その接合面近傍のｎ型Ｇ
ａＡｓ結晶中に、熱処理による合金化が起こっている
が、オーミック電極形成後の製造工程により行われる熱
処理や、デバイスの使用時等に発生する熱によっても、
上述のオーミック形成時の合金化反応がさらにｎ型のＧ
ａＡｓ層中に進行していくため、ＡｕがＧａＡｓの中に
スパイク状に侵入してしまったり、このＡｕの侵入によ
りオーミック接合界面に過剰のＧａやＡｓが析出して蓄
積したりして、オーミック接合界面の劣化を引き起こ
し、オーミック電極の接触抵抗が上昇してしまうという
耐熱性に対する問題があった。
ｅ／Ｎｉ系オーミック電極は、その接合面近傍のｎ型Ｇ
ａＡｓ結晶中に、熱処理による合金化が起こっている
が、オーミック電極形成後の製造工程により行われる熱
処理や、デバイスの使用時等に発生する熱によっても、
上述のオーミック形成時の合金化反応がさらにｎ型のＧ
ａＡｓ層中に進行していくため、ＡｕがＧａＡｓの中に
スパイク状に侵入してしまったり、このＡｕの侵入によ
りオーミック接合界面に過剰のＧａやＡｓが析出して蓄
積したりして、オーミック接合界面の劣化を引き起こ
し、オーミック電極の接触抵抗が上昇してしまうという
耐熱性に対する問題があった。
【００１１】また、ＡｕＧｅ／Ｎｉ系オーミック電極
は、図９に示したように、その接合面において熱処理に
よりｎ型ＧａＡｓ結晶中に約６００〜９００オングスト
ロームの深さまで合金化反応が進行しているため、高速
な半導体装置等の薄層チャネルのオーミック電極として
使用する場合においては、合金化反応がチャネル層を貫
通してしまい、接合界面が深くなって、所望の特性を備
えた半導体装置を得ることができないという問題があっ
た。
は、図９に示したように、その接合面において熱処理に
よりｎ型ＧａＡｓ結晶中に約６００〜９００オングスト
ロームの深さまで合金化反応が進行しているため、高速
な半導体装置等の薄層チャネルのオーミック電極として
使用する場合においては、合金化反応がチャネル層を貫
通してしまい、接合界面が深くなって、所望の特性を備
えた半導体装置を得ることができないという問題があっ
た。
【００１２】さらに、一般によく知られているように、
ＡｕとＡｌは接触すると金属間反応により、いわゆる
“パープルプレーク”と呼ばれるパウダー状の金属間化
合物を形成されるため、ＡｕＧｅ／Ｎｉ系オーミック電
極に対するＡｌ配線の接着は難しく、Ａｌ配線を用いる
ことが困難となる。このため、実際には広くＡｕ配線が
実用されている。しかしながら、Ａｕ配線はＡｌ配線と
は異なり、ドライエッチングすることができないため、
ドライエッチングを用いた微細な配線のパターニングを
行うことができないという問題があった。
ＡｕとＡｌは接触すると金属間反応により、いわゆる
“パープルプレーク”と呼ばれるパウダー状の金属間化
合物を形成されるため、ＡｕＧｅ／Ｎｉ系オーミック電
極に対するＡｌ配線の接着は難しく、Ａｌ配線を用いる
ことが困難となる。このため、実際には広くＡｕ配線が
実用されている。しかしながら、Ａｕ配線はＡｌ配線と
は異なり、ドライエッチングすることができないため、
ドライエッチングを用いた微細な配線のパターニングを
行うことができないという問題があった。
【００１３】この発明は上記のような問題点を解消する
ためになされたものであり、耐熱性に優れ、浅い接合面
を有するとともに、Ａｌ配線との接続が可能なオーミッ
ク電極を備えた半導体装置の製造方法を提供することを
目的とする。
ためになされたものであり、耐熱性に優れ、浅い接合面
を有するとともに、Ａｌ配線との接続が可能なオーミッ
ク電極を備えた半導体装置の製造方法を提供することを
目的とする。
【００１４】また、この発明は上記のような問題点を解
消するためになされたものであり、耐熱性に優れ、浅い
接合面を有するとともに、Ａｌ配線との接続が可能なオ
ーミック電極を備えた半導体装置を提供することを目的
とする。
消するためになされたものであり、耐熱性に優れ、浅い
接合面を有するとともに、Ａｌ配線との接続が可能なオ
ーミック電極を備えた半導体装置を提供することを目的
とする。
【００１５】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、ｎ型ＧａＡｓ層上に薄層のＴｉ膜およ
びＡｌ膜を少なくとも一対以上順次積層してＴｉ／Ａｌ
積層膜を形成する工程と、上記ｎ型ＧａＡｓ層，及びＴ
ｉ／Ａｌ積層膜を、該Ｔｉ／Ａｌ積層膜のＡｌと，上記
ｎ型ＧａＡｓ層のＧａＡｓとが反応する温度よりも低い
温度で熱処理し、上記Ｔｉ／Ａｌ積層膜をｎ型ＧａＡｓ
層にオーミック接合させてオーミック電極を形成する工
程とを備えたものである。
置の製造方法は、ｎ型ＧａＡｓ層上に薄層のＴｉ膜およ
びＡｌ膜を少なくとも一対以上順次積層してＴｉ／Ａｌ
積層膜を形成する工程と、上記ｎ型ＧａＡｓ層，及びＴ
ｉ／Ａｌ積層膜を、該Ｔｉ／Ａｌ積層膜のＡｌと，上記
ｎ型ＧａＡｓ層のＧａＡｓとが反応する温度よりも低い
温度で熱処理し、上記Ｔｉ／Ａｌ積層膜をｎ型ＧａＡｓ
層にオーミック接合させてオーミック電極を形成する工
程とを備えたものである。
【００１６】また、上記半導体装置の製造方法におい
て、上記熱処理を４００℃未満の温度で行うようにした
ものである。
て、上記熱処理を４００℃未満の温度で行うようにした
ものである。
【００１７】また、上記半導体装置の製造方法におい
て、上記Ｔｉ膜とＡｌ膜との膜厚比を１：３としたもの
である。
て、上記Ｔｉ膜とＡｌ膜との膜厚比を１：３としたもの
である。
【００１８】また、上記半導体装置の製造方法におい
て、上記Ｔｉ膜およびＡｌ膜の膜厚をそれぞれ１００オ
ングストローム以下としたものである。
て、上記Ｔｉ膜およびＡｌ膜の膜厚をそれぞれ１００オ
ングストローム以下としたものである。
【００１９】また、上記半導体装置の製造方法におい
て、上記Ｔｉ／Ａｌ積層膜を形成する工程の後、該積層
膜上にＡｌ配線層を形成する工程を含むようにしたもの
である。
て、上記Ｔｉ／Ａｌ積層膜を形成する工程の後、該積層
膜上にＡｌ配線層を形成する工程を含むようにしたもの
である。
【００２０】また、上記半導体装置の製造方法におい
て、上記Ｔｉ／Ａｌ積層膜とＡｌ配線層との間に高融点
金属層からなるバリア層を形成する工程を含むようにし
たものである。
て、上記Ｔｉ／Ａｌ積層膜とＡｌ配線層との間に高融点
金属層からなるバリア層を形成する工程を含むようにし
たものである。
【００２１】また、この発明に係る半導体装置は、ｎ型
ＧａＡｓ層と、該ｎ型ＧａＡｓ層上に配置された、少な
くとも１対以上積層された薄層のＴｉ膜およびＡｌ膜
と、該Ｔｉ膜とＡｌ膜との１部より形成された上記ｎ型
ＧａＡｓ層に接するＡｌ3 Ｔｉ合金とを有する電極とを
備え、上記ｎ型ＧａＡｓ層の上記電極と接する接合界面
近傍にはドーパントの高濃度領域を有し、上記ｎ型Ｇａ
Ａｓ層と上記電極とはオーミック接合しているようにし
たものである。
ＧａＡｓ層と、該ｎ型ＧａＡｓ層上に配置された、少な
くとも１対以上積層された薄層のＴｉ膜およびＡｌ膜
と、該Ｔｉ膜とＡｌ膜との１部より形成された上記ｎ型
ＧａＡｓ層に接するＡｌ3 Ｔｉ合金とを有する電極とを
備え、上記ｎ型ＧａＡｓ層の上記電極と接する接合界面
近傍にはドーパントの高濃度領域を有し、上記ｎ型Ｇａ
Ａｓ層と上記電極とはオーミック接合しているようにし
たものである。
【００２２】また、上記半導体装置において、上記Ｔｉ
膜とＡｌ膜との膜厚比を１：３としたものである。
膜とＡｌ膜との膜厚比を１：３としたものである。
【００２３】また、上記半導体装置において、上記Ｔｉ
膜およびＡｌ膜の膜厚をそれぞれ１００オングストロー
ム以下としたものである。
膜およびＡｌ膜の膜厚をそれぞれ１００オングストロー
ム以下としたものである。
【００２４】また、上記半導体装置において、上記電極
上にＡｌ配線層を形成されているようにしたものであ
る。
上にＡｌ配線層を形成されているようにしたものであ
る。
【００２５】また、上記半導体装置において、上記Ａｌ
配線層は高融点金属層からなるバリア層を介して上記電
極上に形成されているようにしたものである。
配線層は高融点金属層からなるバリア層を介して上記電
極上に形成されているようにしたものである。
【００２６】
実施の形態１．この発明の実施の形態１に係る半導体装
置の製造方法（図１）は、ｎ型ＧａＡｓ層（４）上に薄
層のＴｉ膜およびＡｌ膜を少なくとも一対以上順次積層
してＴｉ／Ａｌ積層膜（１０）を形成する工程と、上記
ｎ型ＧａＡｓ層（４），及びＴｉ／Ａｌ積層膜（１０）
を、該Ｔｉ／Ａｌ積層膜（１０）のＡｌと，上記ｎ型Ｇ
ａＡｓ層（４）のＧａＡｓとが反応する温度よりも低い
温度で熱処理し、上記Ｔｉ／Ａｌ積層膜（１０）をｎ型
ＧａＡｓ層（４）にオーミック接合させてオーミック電
極（１０ａ，１０ｂ）を形成する工程とを備えた構成と
したものであり、これにより、ｎ型ＧａＡｓ層（４）に
侵入しにくい材料からなるＴｉ／Ａｌ積層膜（１０ａ，
１０ｂ）を熱処理によってＡｌ3 Ｔｉ合金化するととも
に、この合金化の際にｎ型ＧａＡｓ層（４）からＧａを
アウトマイグレーションさせるとともに、ｎ型ＧａＡｓ
層（４）のドーパントであるＳｉ原子をｎ型ＧａＡｓ層
（４）の、Ｔｉ／Ａｌ積層膜（１０）との接合界面に高
濃度化させてオーミック接合を形成させて、耐熱性に優
れるとともに、接合面の浅いオーミック電極を備えた半
導体装置を得ることができる作用効果がある。
置の製造方法（図１）は、ｎ型ＧａＡｓ層（４）上に薄
層のＴｉ膜およびＡｌ膜を少なくとも一対以上順次積層
してＴｉ／Ａｌ積層膜（１０）を形成する工程と、上記
ｎ型ＧａＡｓ層（４），及びＴｉ／Ａｌ積層膜（１０）
を、該Ｔｉ／Ａｌ積層膜（１０）のＡｌと，上記ｎ型Ｇ
ａＡｓ層（４）のＧａＡｓとが反応する温度よりも低い
温度で熱処理し、上記Ｔｉ／Ａｌ積層膜（１０）をｎ型
ＧａＡｓ層（４）にオーミック接合させてオーミック電
極（１０ａ，１０ｂ）を形成する工程とを備えた構成と
したものであり、これにより、ｎ型ＧａＡｓ層（４）に
侵入しにくい材料からなるＴｉ／Ａｌ積層膜（１０ａ，
１０ｂ）を熱処理によってＡｌ3 Ｔｉ合金化するととも
に、この合金化の際にｎ型ＧａＡｓ層（４）からＧａを
アウトマイグレーションさせるとともに、ｎ型ＧａＡｓ
層（４）のドーパントであるＳｉ原子をｎ型ＧａＡｓ層
（４）の、Ｔｉ／Ａｌ積層膜（１０）との接合界面に高
濃度化させてオーミック接合を形成させて、耐熱性に優
れるとともに、接合面の浅いオーミック電極を備えた半
導体装置を得ることができる作用効果がある。
【００２７】実施の形態２．また、この発明の実施の形
態２に係る半導体装置の製造方法（図８）は、上記実施
の形態１の半導体装置の製造方法において、上記Ｔｉ／
Ａｌ積層膜（１０）を形成する工程の後、該積層膜（１
０）上にＡｌ配線層（１４）を形成する工程を含む構成
としたものであり、これにより、オーミック電極（１０
ａ，１０ｂ）とＡｌ配線（１４）との容易な接続を可能
として、微細配線パターンの形成が可能なＡｌ配線を備
えた半導体装置を容易に得ることができる作用効果があ
る。
態２に係る半導体装置の製造方法（図８）は、上記実施
の形態１の半導体装置の製造方法において、上記Ｔｉ／
Ａｌ積層膜（１０）を形成する工程の後、該積層膜（１
０）上にＡｌ配線層（１４）を形成する工程を含む構成
としたものであり、これにより、オーミック電極（１０
ａ，１０ｂ）とＡｌ配線（１４）との容易な接続を可能
として、微細配線パターンの形成が可能なＡｌ配線を備
えた半導体装置を容易に得ることができる作用効果があ
る。
【００２８】実施の形態３．また、この発明の実施の形
態３に係る半導体装置の製造方法（図８）は、上記半導
体装置の製造方法において、上記Ｔｉ／Ａｌ積層膜（１
０）とＡｌ配線層（１４）との間に高融点金属層からな
るバリア層（１３）を形成する工程を含むようにしたか
ら、Ｇａ原子がＡｌ配線（１４）に侵入するのを防い
で、Ａｌ配線の劣化を防ぐことができる作用効果があ
る。
態３に係る半導体装置の製造方法（図８）は、上記半導
体装置の製造方法において、上記Ｔｉ／Ａｌ積層膜（１
０）とＡｌ配線層（１４）との間に高融点金属層からな
るバリア層（１３）を形成する工程を含むようにしたか
ら、Ｇａ原子がＡｌ配線（１４）に侵入するのを防い
で、Ａｌ配線の劣化を防ぐことができる作用効果があ
る。
【００２９】実施の形態４．また、この発明の実施の形
態４に係る半導体装置（図７）は、ｎ型ＧａＡｓ層（２
１）と、該ｎ型ＧａＡｓ層（２１）上に配置された、少
なくとも１対以上積層された薄層のＴｉ膜（２２）およ
びＡｌ膜（２３）と、該Ｔｉ膜（２２）とＡｌ膜（２
３）との１部より形成された上記ｎ型ＧａＡｓ層（２
１）に接するＡｌ3 Ｔｉ合金（２４）とを有する電極
（２５ａ）とを備え、上記ｎ型ＧａＡｓ層（２１）の上
記電極（２５ａ）と接する接合界面近傍にはドーパント
の高濃度領域を有し、上記ｎ型ＧａＡｓ層（２１）と上
記電極（２５ａ）とはオーミック接合している構成とし
たもので、これにより、ｎ型ＧａＡｓ層（２１）に侵入
しにくい材料からなるＴｉ／Ａｌ積層膜（２５ａ）を熱
処理によってＡｌ3 Ｔｉ合金化するとともに、この合金
化の際にｎ型ＧａＡｓ層（２１）からＧａをアウトマイ
グレーションさせるとともに、ｎ型ＧａＡｓ層のドーパ
ントであるＳｉ原子をｎ型ＧａＡｓ層（２１）のＴｉ／
Ａｌ積層膜（２５ａ）との接合界面に高濃度化させてオ
ーミック接合を形成させて、耐熱性に優れるとともに、
接合面の浅いオーミック電極を備えた半導体装置を得る
ことができる作用効果がある。
態４に係る半導体装置（図７）は、ｎ型ＧａＡｓ層（２
１）と、該ｎ型ＧａＡｓ層（２１）上に配置された、少
なくとも１対以上積層された薄層のＴｉ膜（２２）およ
びＡｌ膜（２３）と、該Ｔｉ膜（２２）とＡｌ膜（２
３）との１部より形成された上記ｎ型ＧａＡｓ層（２
１）に接するＡｌ3 Ｔｉ合金（２４）とを有する電極
（２５ａ）とを備え、上記ｎ型ＧａＡｓ層（２１）の上
記電極（２５ａ）と接する接合界面近傍にはドーパント
の高濃度領域を有し、上記ｎ型ＧａＡｓ層（２１）と上
記電極（２５ａ）とはオーミック接合している構成とし
たもので、これにより、ｎ型ＧａＡｓ層（２１）に侵入
しにくい材料からなるＴｉ／Ａｌ積層膜（２５ａ）を熱
処理によってＡｌ3 Ｔｉ合金化するとともに、この合金
化の際にｎ型ＧａＡｓ層（２１）からＧａをアウトマイ
グレーションさせるとともに、ｎ型ＧａＡｓ層のドーパ
ントであるＳｉ原子をｎ型ＧａＡｓ層（２１）のＴｉ／
Ａｌ積層膜（２５ａ）との接合界面に高濃度化させてオ
ーミック接合を形成させて、耐熱性に優れるとともに、
接合面の浅いオーミック電極を備えた半導体装置を得る
ことができる作用効果がある。
【００３０】実施の形態５．また、この発明の実施の形
態５に係る半導体装置（図８）は、上記実施の形態５に
係る半導体装置において、上記電極（１０ａ，１０ｂ）
上にＡｌ配線層（１４）を形成されている構成としたも
のであり、これにより、オーミック電極（１０ａ，１０
ｂ）とＡｌ配線（１４）との容易な接続を可能として、
微細配線パターンの形成が可能なＡｌ配線（１４）を備
えた半導体装置を容易に得ることができる作用効果があ
る。
態５に係る半導体装置（図８）は、上記実施の形態５に
係る半導体装置において、上記電極（１０ａ，１０ｂ）
上にＡｌ配線層（１４）を形成されている構成としたも
のであり、これにより、オーミック電極（１０ａ，１０
ｂ）とＡｌ配線（１４）との容易な接続を可能として、
微細配線パターンの形成が可能なＡｌ配線（１４）を備
えた半導体装置を容易に得ることができる作用効果があ
る。
【００３１】実施の形態６．また、この発明の実施の形
態６に係る半導体装置は、上記実施の形態６に係る半導
体装置において、上記Ａｌ配線層（１４）は高融点金属
層からなるバリア層（１３）を介して上記電極（１０
ａ，１０ｂ）上に形成されている構成としたものであ
り、これにより、Ｇａ原子がＡｌ配線（１４）に侵入す
るのを防いで、Ａｌ配線の劣化を防ぐことができる作用
効果がある。
態６に係る半導体装置は、上記実施の形態６に係る半導
体装置において、上記Ａｌ配線層（１４）は高融点金属
層からなるバリア層（１３）を介して上記電極（１０
ａ，１０ｂ）上に形成されている構成としたものであ
り、これにより、Ｇａ原子がＡｌ配線（１４）に侵入す
るのを防いで、Ａｌ配線の劣化を防ぐことができる作用
効果がある。
【００３２】
実施例１．図１はこの発明の実施例１による半導体装置
の製造方法を示す断面工程図であり、図において、１は
半絶縁性ＧａＡｓ基板、２はｉ（真性）−ＧａＡｓ層、
３は第１のｎ型ＧａＡｓ層で、不純物としてＳｉを１〜
３×１０17／cm-3含んでいる。４は第２のｎ型ＧａＡｓ
層で、不純物としてＳｉを５×１０18／cm-3含んでい
る。７は幅が約０．５μｍであるゲート電極で、厚さ１
５００オングストロームのＴｉ上に、厚さ４０００オン
グストロームのＡｌと、厚さ５００オングストロームの
Ｍｏとが順次配置されて、第１のｎ型ＧａＡｓ層３とシ
ョットキー接合するよう設けられている。８は幅１．２
〜１．５μｍで、深さが約０．３μｍであるゲートリセ
ス、６はレジスト、１０はＴｉ／Ａｌ積層膜、１０ａ，
１０ｂはＴｉ／Ａｌオーミック電極で、それぞれソー
ス，ドレイン電極となっている。
の製造方法を示す断面工程図であり、図において、１は
半絶縁性ＧａＡｓ基板、２はｉ（真性）−ＧａＡｓ層、
３は第１のｎ型ＧａＡｓ層で、不純物としてＳｉを１〜
３×１０17／cm-3含んでいる。４は第２のｎ型ＧａＡｓ
層で、不純物としてＳｉを５×１０18／cm-3含んでい
る。７は幅が約０．５μｍであるゲート電極で、厚さ１
５００オングストロームのＴｉ上に、厚さ４０００オン
グストロームのＡｌと、厚さ５００オングストロームの
Ｍｏとが順次配置されて、第１のｎ型ＧａＡｓ層３とシ
ョットキー接合するよう設けられている。８は幅１．２
〜１．５μｍで、深さが約０．３μｍであるゲートリセ
ス、６はレジスト、１０はＴｉ／Ａｌ積層膜、１０ａ，
１０ｂはＴｉ／Ａｌオーミック電極で、それぞれソー
ス，ドレイン電極となっている。
【００３３】また、図６はこの発明の実施例１による半
導体装置の主要部の構造を示す断面図であり、図におい
て、図１と同一符号は同一又は相当する部分を示してお
り、１１は厚さ約１０オングストロームのＴｉ層，１２
は厚さ約３０オングストロームのＡｌ層である。この実
施例１のＴｉ／Ａｌ積層膜１０は第２のｎ型ＧａＡｓ層
４上にＴｉ層１１とＡｌ層１２とが交互に４層ずつ積層
されて構成されている。
導体装置の主要部の構造を示す断面図であり、図におい
て、図１と同一符号は同一又は相当する部分を示してお
り、１１は厚さ約１０オングストロームのＴｉ層，１２
は厚さ約３０オングストロームのＡｌ層である。この実
施例１のＴｉ／Ａｌ積層膜１０は第２のｎ型ＧａＡｓ層
４上にＴｉ層１１とＡｌ層１２とが交互に４層ずつ積層
されて構成されている。
【００３４】なお、実施例１においては半導体装置とし
てリセス型電界効果トランジスタを用いて説明を行う
が、その他の半導体装置においても本発明は同様に適用
できるものである。
てリセス型電界効果トランジスタを用いて説明を行う
が、その他の半導体装置においても本発明は同様に適用
できるものである。
【００３５】図７はこの発明の実施例１による半導体装
置におけるｎ型ＧａＡｓ層上に形成されたＴｉ／Ａｌオ
ーミック電極の構造を説明するための摸式図であり、図
において、２１は不純物としてＳｉを５×１０18／ｃｍ
-3含むｎ型ＧａＡｓ層、２２は厚さ約５００オングスト
ロームのＴｉ膜、２３は厚さ約４０００オングストロー
ムのＡｌ膜、２４はＡｌ3 Ｔｉ合金粒、２５は積層膜、
２５ａはオーミック電極である。
置におけるｎ型ＧａＡｓ層上に形成されたＴｉ／Ａｌオ
ーミック電極の構造を説明するための摸式図であり、図
において、２１は不純物としてＳｉを５×１０18／ｃｍ
-3含むｎ型ＧａＡｓ層、２２は厚さ約５００オングスト
ロームのＴｉ膜、２３は厚さ約４０００オングストロー
ムのＡｌ膜、２４はＡｌ3 Ｔｉ合金粒、２５は積層膜、
２５ａはオーミック電極である。
【００３６】次に、実施例１の半導体装置におけるｎ型
ＧａＡｓ層上に形成されたＴｉ／Ａｌオーミック電極に
ついて説明する。ｎ型ＧａＡｓ層とＴｉ膜とＡｌ膜との
接合，即ちｎ−ＧａＡｓ／Ｔｉ／Ａｌ接合は、ｎ型Ｇａ
Ａｓ層のドーピング量が１０18cm-3以下の低濃度領域で
はショットキ(Schottky)接合となり、通常ゲート電極と
して用いられ、接合障壁高ΦB は約０．７ｅＶの値が得
られる。
ＧａＡｓ層上に形成されたＴｉ／Ａｌオーミック電極に
ついて説明する。ｎ型ＧａＡｓ層とＴｉ膜とＡｌ膜との
接合，即ちｎ−ＧａＡｓ／Ｔｉ／Ａｌ接合は、ｎ型Ｇａ
Ａｓ層のドーピング量が１０18cm-3以下の低濃度領域で
はショットキ(Schottky)接合となり、通常ゲート電極と
して用いられ、接合障壁高ΦB は約０．７ｅＶの値が得
られる。
【００３７】ここで、図２に、図７(a) に示すようなｎ
型ＧａＡｓ層２１と、厚さ５００オングストロームのＴ
ｉ膜２２及び厚さ４０００オングストロームのＡｌ膜２
３からなる積層膜２５との接合の、３００℃高温保存に
おける接合障壁ΦB の経時変化を示す。図２において、
横軸は保持時間（時間），縦軸は接合障壁高（ｅＶ）を
示している。図２から明らかなように、５０時間経過
後、急速に接合障壁高ΦB が減少している。
型ＧａＡｓ層２１と、厚さ５００オングストロームのＴ
ｉ膜２２及び厚さ４０００オングストロームのＡｌ膜２
３からなる積層膜２５との接合の、３００℃高温保存に
おける接合障壁ΦB の経時変化を示す。図２において、
横軸は保持時間（時間），縦軸は接合障壁高（ｅＶ）を
示している。図２から明らかなように、５０時間経過
後、急速に接合障壁高ΦB が減少している。
【００３８】図４に接合障壁高ΦB が減少した状態のこ
の接合界面付近のＴＥＭ（透過電子顕微鏡）像をもとに
描いた図を示す。図において、２１はｎ型ＧａＡｓ層、
２５ａはオーミック電極を示している。従来の技術にお
いて図９を用いて説明したＡｕＧｅ／Ｎｉ系オーミック
電極に見られるような、合金化反応により形成された層
のｎ型ＧａＡｓ層への沈み込みは見られず、オーミック
電極２５ａの材料がｎ型ＧａＡｓ層内に侵入していない
のがわかる。また、オーミック電極２５ａにはＴｉとＡ
ｌとの金属間反応によるクロスハッチ状の合金粒が見ら
れる。この合金粒はＸＲＤ（Ｘ線反射回折）分析によ
り、Ａｌ3 Ｔｉ合金粒であることが確認されている。こ
のＡｌ3 Ｔｉ合金は高融点で極めて固く軽い金属であ
り、新材料として注目されているが、残留酸素により微
結晶化するため単一結晶化は極めて困難な材料である。
この図４に見られる合金粒の界面付近をＥＤＸ（エネル
ギー分散型Ｘ線分光）分析すると、Ｇａ原子が多く検出
された。また、この時のオーミック電極２５ａの構造を
摸式的に表すと図７(b) のようになり、ＴｉとＡｌとの
金属間反応によりＡｌ3 Ｔｉ合金粒２４が部分的にｎ型
ＧａＡｓ層２１に接するように形成されている。
の接合界面付近のＴＥＭ（透過電子顕微鏡）像をもとに
描いた図を示す。図において、２１はｎ型ＧａＡｓ層、
２５ａはオーミック電極を示している。従来の技術にお
いて図９を用いて説明したＡｕＧｅ／Ｎｉ系オーミック
電極に見られるような、合金化反応により形成された層
のｎ型ＧａＡｓ層への沈み込みは見られず、オーミック
電極２５ａの材料がｎ型ＧａＡｓ層内に侵入していない
のがわかる。また、オーミック電極２５ａにはＴｉとＡ
ｌとの金属間反応によるクロスハッチ状の合金粒が見ら
れる。この合金粒はＸＲＤ（Ｘ線反射回折）分析によ
り、Ａｌ3 Ｔｉ合金粒であることが確認されている。こ
のＡｌ3 Ｔｉ合金は高融点で極めて固く軽い金属であ
り、新材料として注目されているが、残留酸素により微
結晶化するため単一結晶化は極めて困難な材料である。
この図４に見られる合金粒の界面付近をＥＤＸ（エネル
ギー分散型Ｘ線分光）分析すると、Ｇａ原子が多く検出
された。また、この時のオーミック電極２５ａの構造を
摸式的に表すと図７(b) のようになり、ＴｉとＡｌとの
金属間反応によりＡｌ3 Ｔｉ合金粒２４が部分的にｎ型
ＧａＡｓ層２１に接するように形成されている。
【００３９】また、図５にこの試料をｎ型ＧａＡｓ層２
１の裏面側から測ったＳＩＭＳ（二次イオン質量分析）
デプスプロファイルを示す。図５において、横軸はｎ型
ＧａＡｓ層２１の裏面側からの深さ（μｍ）を示し、縦
軸右は２次イオン量を、また、縦軸左はこの値をもとに
換算した原子濃度（atoms/cm-3) を示している。また、
３０はＳｉのプロファイル、３０ａはこれを平均化した
値を示し、３１はＴｉのプロファイル、３１ａはこれを
平均化した値を示している。この図５においては、深さ
１．６８μｍ前後の位置がオーミック電極２５ａとｎ型
ＧａＡｓ層２１との界面となっている。この結果から分
かるように、オーミック電極２５ａの材料であるＴｉや
ＡｌのＧａＡｓ結晶２１中への侵入は見られないが、ｎ
型ドーパントであるＳｉのオーミック電極２５ａとｎ型
ＧａＡｓ層２１の界面偏析が見られる。
１の裏面側から測ったＳＩＭＳ（二次イオン質量分析）
デプスプロファイルを示す。図５において、横軸はｎ型
ＧａＡｓ層２１の裏面側からの深さ（μｍ）を示し、縦
軸右は２次イオン量を、また、縦軸左はこの値をもとに
換算した原子濃度（atoms/cm-3) を示している。また、
３０はＳｉのプロファイル、３０ａはこれを平均化した
値を示し、３１はＴｉのプロファイル、３１ａはこれを
平均化した値を示している。この図５においては、深さ
１．６８μｍ前後の位置がオーミック電極２５ａとｎ型
ＧａＡｓ層２１との界面となっている。この結果から分
かるように、オーミック電極２５ａの材料であるＴｉや
ＡｌのＧａＡｓ結晶２１中への侵入は見られないが、ｎ
型ドーパントであるＳｉのオーミック電極２５ａとｎ型
ＧａＡｓ層２１の界面偏析が見られる。
【００４０】ここで、上記接合障壁高ΦB の減少した試
料のショットキ特性の順方向電流−電圧（Ｉ−Ｖ）特性
の温度依存性を、ソリッド・ステイト・エレクトロニク
ス第９巻１９６６年６９５−７０７頁(Solid-State Ele
ctronics Vol.9,1966,pp.695-707) においてF.A.Padova
niとR.Strattonとにより述べられている，トンネル電流
成分を考慮したThermionic Field Emission Model (TF-
E Model)を用いて解析して得た結果を図３と下表に，ま
たトンネル電流成分を考慮しないThermionic Emission
Model (T-E Model) で解析して得た結果を下表に示す。
下表及び図３においてＡ，Ｂはそれぞれ接合障壁高ΦB
が異なる試料を示しており、下表においてΦB0，Ｎ* は
それぞれThermionic Field Emission Model を用いて得
られた接合障壁高，及び界面キャリア濃度を示してい
る。
料のショットキ特性の順方向電流−電圧（Ｉ−Ｖ）特性
の温度依存性を、ソリッド・ステイト・エレクトロニク
ス第９巻１９６６年６９５−７０７頁(Solid-State Ele
ctronics Vol.9,1966,pp.695-707) においてF.A.Padova
niとR.Strattonとにより述べられている，トンネル電流
成分を考慮したThermionic Field Emission Model (TF-
E Model)を用いて解析して得た結果を図３と下表に，ま
たトンネル電流成分を考慮しないThermionic Emission
Model (T-E Model) で解析して得た結果を下表に示す。
下表及び図３においてＡ，Ｂはそれぞれ接合障壁高ΦB
が異なる試料を示しており、下表においてΦB0，Ｎ* は
それぞれThermionic Field Emission Model を用いて得
られた接合障壁高，及び界面キャリア濃度を示してい
る。
【００４１】
【表１】
【００４２】これにより、キャリア濃度が低くトンネル
電流成分が無視できる領域のみで適用できるThermionic
Emission Model で見積もった接合障壁高ΦB は過小評
価であり、Thermionic Field Emission Model を用いて
解析して得た結果から、むしろ界面キャリア濃度が１桁
以上増加していることが判明した。
電流成分が無視できる領域のみで適用できるThermionic
Emission Model で見積もった接合障壁高ΦB は過小評
価であり、Thermionic Field Emission Model を用いて
解析して得た結果から、むしろ界面キャリア濃度が１桁
以上増加していることが判明した。
【００４３】これは、Ｔｉ／Ａｌ積層膜２５の熱処理に
よるＴｉ膜２２とＡｌ膜２３との合金化反応がＡｌ／Ｔ
ｉ接合界面から進行し、図７(b) に示すように、Ａｌ3
Ｔｉ合金粒２４がＧａＡｓ結晶界面２１に到達すると、
Ｇａ原子が合金粒の粒界に沿ってアウトマイグレーショ
ン(out migration),即ちｎ型ＧａＡｓ層２１からそとに
向かって移動し、その結果、ｎ型ＧａＡｓ層２１の界面
近傍に形成されるＧａ空孔にｎ型ＧａＡｓ層２１内のｎ
型ドーパントであるＳｉ原子が拡散してきてドナー活性
化して界面のキャリア濃度を上昇させ、電極部２５とｎ
型ＧａＡｓ層２１とのショットキ障壁を抜けるトンネル
電流成分が急激に増大して、オーミック接合に変化した
ものである。
よるＴｉ膜２２とＡｌ膜２３との合金化反応がＡｌ／Ｔ
ｉ接合界面から進行し、図７(b) に示すように、Ａｌ3
Ｔｉ合金粒２４がＧａＡｓ結晶界面２１に到達すると、
Ｇａ原子が合金粒の粒界に沿ってアウトマイグレーショ
ン(out migration),即ちｎ型ＧａＡｓ層２１からそとに
向かって移動し、その結果、ｎ型ＧａＡｓ層２１の界面
近傍に形成されるＧａ空孔にｎ型ＧａＡｓ層２１内のｎ
型ドーパントであるＳｉ原子が拡散してきてドナー活性
化して界面のキャリア濃度を上昇させ、電極部２５とｎ
型ＧａＡｓ層２１とのショットキ障壁を抜けるトンネル
電流成分が急激に増大して、オーミック接合に変化した
ものである。
【００４４】以上のように、ｎ型ＧａＡｓ層２１の表面
にＴｉ膜２２とＡｌ膜２３とを積層し、熱処理を行い、
Ｔｉ／Ａｌ金属間反応をｎ型ＧａＡｓ結晶２１との接合
部で生じさせることにより、オーミック接合を有するオ
ーミック電極２５ａが形成される。
にＴｉ膜２２とＡｌ膜２３とを積層し、熱処理を行い、
Ｔｉ／Ａｌ金属間反応をｎ型ＧａＡｓ結晶２１との接合
部で生じさせることにより、オーミック接合を有するオ
ーミック電極２５ａが形成される。
【００４５】なお、ソリッド・ステイト・エレクトロニ
クス第２６巻１９８３年５５９−５６４頁(Solid-State
Electronics Vol.26,1983,pp.559-564)に、Ｔｉ／Ａｌ
積層膜をｎ型ＧａＡｓ層上に形成し、４００℃の温度に
より熱処理してショットキ電極を形成することにより、
電極とｎ型ＧａＡｓ層との界面にＧａＡｌＡｓ層が形成
されて接合障壁高を高くする方法が開示されている。し
たがって、Ｔｉ／Ａｌ積層膜をｎ型ＧａＡｓ層上に形成
して熱処理によりオーミック電極を形成する際には、４
００℃以上の高温で熱処理すると、ＡｌがＧａＡｓと反
応してＡｌＧａＡｓ結晶を形成し結晶のバンドギャップ
エネルギーが増加して、障壁高ΦB が増大して、オーミ
ック電極が得られないため、オーミック電極を得るため
の熱処理条件は４００℃未満のＡｌとＧａＡｓとが反応
しない温度で行う必要がある。なお、最適な条件として
は３００℃〜３５０℃で行なうことが好ましい。
クス第２６巻１９８３年５５９−５６４頁(Solid-State
Electronics Vol.26,1983,pp.559-564)に、Ｔｉ／Ａｌ
積層膜をｎ型ＧａＡｓ層上に形成し、４００℃の温度に
より熱処理してショットキ電極を形成することにより、
電極とｎ型ＧａＡｓ層との界面にＧａＡｌＡｓ層が形成
されて接合障壁高を高くする方法が開示されている。し
たがって、Ｔｉ／Ａｌ積層膜をｎ型ＧａＡｓ層上に形成
して熱処理によりオーミック電極を形成する際には、４
００℃以上の高温で熱処理すると、ＡｌがＧａＡｓと反
応してＡｌＧａＡｓ結晶を形成し結晶のバンドギャップ
エネルギーが増加して、障壁高ΦB が増大して、オーミ
ック電極が得られないため、オーミック電極を得るため
の熱処理条件は４００℃未満のＡｌとＧａＡｓとが反応
しない温度で行う必要がある。なお、最適な条件として
は３００℃〜３５０℃で行なうことが好ましい。
【００４６】次に、実施例１の半導体装置の製造方法に
ついて説明する。まず、図１(a) に示すように、ＧａＡ
ｓ基板１上に順次ｉ−ＧａＡｓ層２，第１のｎ型ＧａＡ
ｓ層，第２のｎ型ＧａＡｓ層をＭＢＥ法やＭＯＣＶＤ法
を用いてエピタキシャル成長させる。
ついて説明する。まず、図１(a) に示すように、ＧａＡ
ｓ基板１上に順次ｉ−ＧａＡｓ層２，第１のｎ型ＧａＡ
ｓ層，第２のｎ型ＧａＡｓ層をＭＢＥ法やＭＯＣＶＤ法
を用いてエピタキシャル成長させる。
【００４７】次に、図１(b),及び図６に示すように、レ
ジストパターン（図示せず）を利用して、ソース，ドレ
イン電極を形成する位置に蒸着により厚さ１０オングス
トロームのＴｉ膜１１と厚さ３０オングストロームのＡ
ｌ膜１２とを交互に、合わせて８層となるように積層し
てＴｉ／Ａｌ積層膜１０を形成し、これを３５０℃の温
度で１０分間熱処理して、上述したようにＴｉ／Ａｌ金
属間反応を起こして、Ａｌ3 Ｔｉ合金粒（図示せず）を
ｎ型ＧａＡｓ層４に達するよう形成するとともに、ｎ型
ＧａＡｓ層４からＧａをアウトマイグレーションさせ、
ｎ型ドーパントであるＳｉ原子を接合界面に高濃度化さ
せてオーミック接合を有するオーミック電極１０ａ，１
０ｂを形成する。
ジストパターン（図示せず）を利用して、ソース，ドレ
イン電極を形成する位置に蒸着により厚さ１０オングス
トロームのＴｉ膜１１と厚さ３０オングストロームのＡ
ｌ膜１２とを交互に、合わせて８層となるように積層し
てＴｉ／Ａｌ積層膜１０を形成し、これを３５０℃の温
度で１０分間熱処理して、上述したようにＴｉ／Ａｌ金
属間反応を起こして、Ａｌ3 Ｔｉ合金粒（図示せず）を
ｎ型ＧａＡｓ層４に達するよう形成するとともに、ｎ型
ＧａＡｓ層４からＧａをアウトマイグレーションさせ、
ｎ型ドーパントであるＳｉ原子を接合界面に高濃度化さ
せてオーミック接合を有するオーミック電極１０ａ，１
０ｂを形成する。
【００４８】ここで、Ｔｉ膜１１とＡｌ膜１２との膜厚
比を１：３となるように設定したのは、ＴｉとＡｌとの
合金化反応により、Ａｌ3 Ｔｉ合金を形成しやすくする
ためであり、膜厚比がこれとは異なるＴｉ／Ａｌ積層膜
を用いるようにしてもよい。なお、ｎ型ＧａＡｓ層と接
する側の膜としては、Ｔｉのほうがｎ型ＧａＡｓ結晶と
の接着性に優れているため、Ｔｉ膜１１が好ましい。ま
た、Ｔｉ膜１１及びＡｌ膜１２のそれぞれの膜厚は、オ
ーミック接合を形成するための熱処理時間を短くして形
成工程を効率化するために１００オングストローム以下
とすることが好ましい。
比を１：３となるように設定したのは、ＴｉとＡｌとの
合金化反応により、Ａｌ3 Ｔｉ合金を形成しやすくする
ためであり、膜厚比がこれとは異なるＴｉ／Ａｌ積層膜
を用いるようにしてもよい。なお、ｎ型ＧａＡｓ層と接
する側の膜としては、Ｔｉのほうがｎ型ＧａＡｓ結晶と
の接着性に優れているため、Ｔｉ膜１１が好ましい。ま
た、Ｔｉ膜１１及びＡｌ膜１２のそれぞれの膜厚は、オ
ーミック接合を形成するための熱処理時間を短くして形
成工程を効率化するために１００オングストローム以下
とすることが好ましい。
【００４９】続いて、該オーミック電極１０ａ，１０ｂ
上，及び第２のｎ型ＧａＡｓ層４上に、ゲートリセス８
を形成する位置である上記オーミック電極１０ａ，１０
ｂの中間位置に開口部を有するレジスト６を形成し、こ
のレジスト６をマスクとして第２のｎ型ＧａＡｓ層４
と，第１のｎ型ＧａＡｓ層３の上部とをウエットエッチ
ングしてゲートリセス８を形成し（図１(c))、さらに、
該レジスト６をマスクとして蒸着によりゲート電極７を
形成し、レジスト６を除去して図１(d) に示すような半
導体装置を得る。
上，及び第２のｎ型ＧａＡｓ層４上に、ゲートリセス８
を形成する位置である上記オーミック電極１０ａ，１０
ｂの中間位置に開口部を有するレジスト６を形成し、こ
のレジスト６をマスクとして第２のｎ型ＧａＡｓ層４
と，第１のｎ型ＧａＡｓ層３の上部とをウエットエッチ
ングしてゲートリセス８を形成し（図１(c))、さらに、
該レジスト６をマスクとして蒸着によりゲート電極７を
形成し、レジスト６を除去して図１(d) に示すような半
導体装置を得る。
【００５０】実施例１のオーミック電極１０ａ，１０ｂ
は、従来の電極材料のように、Ａｕのような熱処理によ
り接合界面のｎ型ＧａＡｓ層内に合金化反応によりスパ
イク状に侵入しやすい金系の金属材料を使用していない
ため、図４に示したように、オーミック電極１０ａ，１
０ｂの形成の際の熱処理においても、第２のｎ型ＧａＡ
ｓ層４との接合界面に電極材料が合金化反応等により侵
入せず、さらにその後の工程における熱処理や、デバイ
ス使用時の発熱等によっても電極材料はｎ型ＧａＡｓ層
４内にほとんど侵入せず、接合界面の劣化を引き起こす
ことがない。従って、耐熱性において優れたオーミック
電極１０ａ，１０ｂを備えた半導体装置を得ることがで
きる。
は、従来の電極材料のように、Ａｕのような熱処理によ
り接合界面のｎ型ＧａＡｓ層内に合金化反応によりスパ
イク状に侵入しやすい金系の金属材料を使用していない
ため、図４に示したように、オーミック電極１０ａ，１
０ｂの形成の際の熱処理においても、第２のｎ型ＧａＡ
ｓ層４との接合界面に電極材料が合金化反応等により侵
入せず、さらにその後の工程における熱処理や、デバイ
ス使用時の発熱等によっても電極材料はｎ型ＧａＡｓ層
４内にほとんど侵入せず、接合界面の劣化を引き起こす
ことがない。従って、耐熱性において優れたオーミック
電極１０ａ，１０ｂを備えた半導体装置を得ることがで
きる。
【００５１】また、実施例１においては、第２のｎ型Ｇ
ａＡｓ層４内に合金化反応した電極材料が侵入しないた
めに接合深さは浅く、従来のＡｕＧｅ／Ｎｉ系オーミッ
ク電極のように、接合面のｎ型ＧａＡｓ層内の深い位置
まで合金化反応が進行して、薄層チャネル層のオーミッ
ク電極として用いた場合に、合金化反応がスパイク状に
チャネル層を貫通してしまうといった問題が発生しな
い。このため、薄層チャネル層上のオーミック電極とし
ても使用することができる。
ａＡｓ層４内に合金化反応した電極材料が侵入しないた
めに接合深さは浅く、従来のＡｕＧｅ／Ｎｉ系オーミッ
ク電極のように、接合面のｎ型ＧａＡｓ層内の深い位置
まで合金化反応が進行して、薄層チャネル層のオーミッ
ク電極として用いた場合に、合金化反応がスパイク状に
チャネル層を貫通してしまうといった問題が発生しな
い。このため、薄層チャネル層上のオーミック電極とし
ても使用することができる。
【００５２】このように実施例１によれば、第２のｎ型
ＧａＡｓ層４上にＴｉ膜１１とＡｌ膜１２からなるＴｉ
／Ａｌ積層膜１０を形成し、ＡｌとＧａＡｓとが反応し
てＡｌＧａＡｓ結晶を形成しない温度で熱処理して、オ
ーミック接合を形成するようにしたから、耐熱性に優れ
るとともに、接合面の浅いオーミック電極を備えた半導
体装置を得ることができる効果がある。
ＧａＡｓ層４上にＴｉ膜１１とＡｌ膜１２からなるＴｉ
／Ａｌ積層膜１０を形成し、ＡｌとＧａＡｓとが反応し
てＡｌＧａＡｓ結晶を形成しない温度で熱処理して、オ
ーミック接合を形成するようにしたから、耐熱性に優れ
るとともに、接合面の浅いオーミック電極を備えた半導
体装置を得ることができる効果がある。
【００５３】なお、本実施例においては、Ｔｉ／Ａｌ積
層膜１０としてＴｉ膜１１とＡｌ膜１２とを交互に４対
積層したものを用いた場合について説明したが、本発明
は、Ｔｉ／Ａｌ積層膜がＴｉ膜とＡｌ膜とが少なくとも
１対以上積層されているものであればＴｉ膜とＡｌ膜と
の合金反応が起こるため適用可能なものであり、このよ
うな場合においても、上記実施例１と同様の効果を奏す
る。
層膜１０としてＴｉ膜１１とＡｌ膜１２とを交互に４対
積層したものを用いた場合について説明したが、本発明
は、Ｔｉ／Ａｌ積層膜がＴｉ膜とＡｌ膜とが少なくとも
１対以上積層されているものであればＴｉ膜とＡｌ膜と
の合金反応が起こるため適用可能なものであり、このよ
うな場合においても、上記実施例１と同様の効果を奏す
る。
【００５４】また、本実施例においては第２のｎ型Ｇａ
Ａｓ層４のドーパントとしてＳｉを用いた場合について
説明したが、本発明はＳｅ，Ｔｅ等のその他のｎ型ドー
パントを用いた場合においても適用できるものであり、
このような場合においても上記実施例１と同様の効果を
奏する。
Ａｓ層４のドーパントとしてＳｉを用いた場合について
説明したが、本発明はＳｅ，Ｔｅ等のその他のｎ型ドー
パントを用いた場合においても適用できるものであり、
このような場合においても上記実施例１と同様の効果を
奏する。
【００５５】実施例２．図８は本発明の実施例２による
半導体装置の構造を示す図（図８(a)), 及びこの半導体
装置のオーミック電極の構造を示す図（図８(b))であ
り、図において、１３は厚さ約５００オングストローム
のＭｏバリア層，１４は厚さ約１００００オングストロ
ームのＡｌ配線層である。
半導体装置の構造を示す図（図８(a)), 及びこの半導体
装置のオーミック電極の構造を示す図（図８(b))であ
り、図において、１３は厚さ約５００オングストローム
のＭｏバリア層，１４は厚さ約１００００オングストロ
ームのＡｌ配線層である。
【００５６】実施例２の半導体装置は、上記実施例１の
半導体装置の製造工程において、図１(b) に示すように
オーミック電極１０ａ，１０ｂとなるＴｉ／Ａｌ積層膜
１０を形成する際に、さらにＭｏ膜１３，Ａｌ配線層１
４とを積層し（図８(b))、これを熱処理してＡｌ配線層
１４と接続されたオーミック電極１０ａ，１０ｂを形成
するようにしたもので（図８(a))、その後の製造工程は
上記実施例１と同様の工程により行われる。
半導体装置の製造工程において、図１(b) に示すように
オーミック電極１０ａ，１０ｂとなるＴｉ／Ａｌ積層膜
１０を形成する際に、さらにＭｏ膜１３，Ａｌ配線層１
４とを積層し（図８(b))、これを熱処理してＡｌ配線層
１４と接続されたオーミック電極１０ａ，１０ｂを形成
するようにしたもので（図８(a))、その後の製造工程は
上記実施例１と同様の工程により行われる。
【００５７】実施例２においては、オーミック電極１０
ａ，１０ｂが、従来のように、Ａｕを含む金系の金属材
料により構成されていないため、Ａｌ配線層１４とオー
ミック電極１０ａ，１０ｂとの間の接着が容易に可能と
なり、これにより、Ａｌを配線として用いることがで
き、配線のドライエッチングによるパターニングが可能
となり、微細な配線パターンの形成が可能となる。
ａ，１０ｂが、従来のように、Ａｕを含む金系の金属材
料により構成されていないため、Ａｌ配線層１４とオー
ミック電極１０ａ，１０ｂとの間の接着が容易に可能と
なり、これにより、Ａｌを配線として用いることがで
き、配線のドライエッチングによるパターニングが可能
となり、微細な配線パターンの形成が可能となる。
【００５８】なお、実施例２でＭｏバリア層１３をＡｌ
配線層１４との間に形成したのは、Ａｌ3 Ｔｉ合金粒界
面を拡散するＧａ原子がＡｌ配線層に侵入し配線抵抗が
上昇してＡｌ配線層が劣化することを防止するためであ
り、その他の材料としてはＴｉＮ，ＷＳｉ，ＷＳｉＮ等
の高融点金属材料を用いるようにしてもよい。また、こ
のＭｏバリア層１３を設けず、Ａｌ配線層１４をオーミ
ック電極１０ａ，１０ｂ上に直接設けるようにしてもよ
い。
配線層１４との間に形成したのは、Ａｌ3 Ｔｉ合金粒界
面を拡散するＧａ原子がＡｌ配線層に侵入し配線抵抗が
上昇してＡｌ配線層が劣化することを防止するためであ
り、その他の材料としてはＴｉＮ，ＷＳｉ，ＷＳｉＮ等
の高融点金属材料を用いるようにしてもよい。また、こ
のＭｏバリア層１３を設けず、Ａｌ配線層１４をオーミ
ック電極１０ａ，１０ｂ上に直接設けるようにしてもよ
い。
【００５９】このように、実施例２によれば、ｎ型Ｇａ
Ａｓ層４上にＴｉ／Ａｌ積層膜１０とＭｏバリア層１３
とＡｌ配線層１４とを積層して熱処理するようにしたか
ら、上記実施例１と同様のオーミック電極を形成するこ
とができるとともに、このオーミック電極とＡｌ配線層
とを容易に接続することができ、微細配線パターンの形
成が可能なＡｌ配線を備えた半導体装置を容易に得るこ
とができる効果がある。
Ａｓ層４上にＴｉ／Ａｌ積層膜１０とＭｏバリア層１３
とＡｌ配線層１４とを積層して熱処理するようにしたか
ら、上記実施例１と同様のオーミック電極を形成するこ
とができるとともに、このオーミック電極とＡｌ配線層
とを容易に接続することができ、微細配線パターンの形
成が可能なＡｌ配線を備えた半導体装置を容易に得るこ
とができる効果がある。
【図１】 この発明の実施例１による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図２】 この発明の実施例１による半導体装置の接合
障壁高の熱処理による変化を示す図である。
障壁高の熱処理による変化を示す図である。
【図３】 この発明の実施例１による半導体装置のショ
ットキ特性の順方向電流−電圧（Ｉ−Ｖ）特性の温度依
存性を、Thermionic Field Emission Modelを用いて解
析して得た結果を示す図である。
ットキ特性の順方向電流−電圧（Ｉ−Ｖ）特性の温度依
存性を、Thermionic Field Emission Modelを用いて解
析して得た結果を示す図である。
【図４】 この発明の実施例１による半導体装置のｎ型
ＧａＡｓ層と電極部との界面の構造を示す図である。
ＧａＡｓ層と電極部との界面の構造を示す図である。
【図５】 この発明の実施例１による半導体装置のＳＩ
ＭＳ分析による結果を示す図である。
ＭＳ分析による結果を示す図である。
【図６】 この発明の実施例１による半導体装置のオー
ミック電極近傍の構造を示す図である。
ミック電極近傍の構造を示す図である。
【図７】 この発明の実施例１による半導体装置のオー
ミック電極の構造を説明するための摸式図である。
ミック電極の構造を説明するための摸式図である。
【図８】 この発明の実施例２による半導体装置の構
造，及びこの半導体装置のオーミック電極の構造を示す
図である。
造，及びこの半導体装置のオーミック電極の構造を示す
図である。
【図９】 従来の半導体装置のオーミック電極の接合界
面近傍の構造を示す図である。
面近傍の構造を示す図である。
【図１０】 従来の半導体装置の製造方法を説明するた
めの製造工程図である。
めの製造工程図である。
１，２１，４１ ｎ型ＧａＡｓ基板、２ ｉ−ＧａＡｓ
層、３ 第１のｎ型ＧａＡｓ層、４ 第２のｎ型ＧａＡ
ｓ層、５ ＡｕＧｅ／Ｎｉ積層膜、６ レジスト、７
ゲート電極、８ ゲートリセス、５ａ，５ｂ，４０ Ａ
ｕＧｅ／Ｎｉオーミック電極、１０ａ，１０ｂ，２５ａ
Ｔｉ／Ａｌオーミック電極、１０，２５ Ｔｉ／Ａｌ
積層膜、１１，２２ Ｔｉ膜、１２，２３ Ａｌ膜、１
３ Ｍｏバリア層、１４ Ａｌ配線層、２１，４１ ｎ
型ＧａＡｓ層、３０，３０ａ Ｓｉのプロファイル、３
１，３１ａ Ｔｉのプロファイル、２４ Ａｌ3 Ｔｉ合
金粒。
層、３ 第１のｎ型ＧａＡｓ層、４ 第２のｎ型ＧａＡ
ｓ層、５ ＡｕＧｅ／Ｎｉ積層膜、６ レジスト、７
ゲート電極、８ ゲートリセス、５ａ，５ｂ，４０ Ａ
ｕＧｅ／Ｎｉオーミック電極、１０ａ，１０ｂ，２５ａ
Ｔｉ／Ａｌオーミック電極、１０，２５ Ｔｉ／Ａｌ
積層膜、１１，２２ Ｔｉ膜、１２，２３ Ａｌ膜、１
３ Ｍｏバリア層、１４ Ａｌ配線層、２１，４１ ｎ
型ＧａＡｓ層、３０，３０ａ Ｓｉのプロファイル、３
１，３１ａ Ｔｉのプロファイル、２４ Ａｌ3 Ｔｉ合
金粒。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812
Claims (11)
- 【請求項１】 ｎ型ＧａＡｓ層上に薄層のＴｉ膜および
Ａｌ膜を少なくとも一対以上順次積層してＴｉ／Ａｌ積
層膜を形成する工程と、 上記ｎ型ＧａＡｓ層，及びＴｉ／Ａｌ積層膜を、該Ｔｉ
／Ａｌ積層膜のＡｌと，上記ｎ型ＧａＡｓ層のＧａＡｓ
とが反応する温度よりも低い温度で熱処理し、上記Ｔｉ
／Ａｌ積層膜をｎ型ＧａＡｓ層にオーミック接合させて
オーミック電極を形成する工程とを備えたことを特徴と
する半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 上記熱処理は４００℃未満の温度で行われることを特徴
とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 上記Ｔｉ膜とＡｌ膜との膜厚比は１：３であることを特
徴とする半導体装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、 上記Ｔｉ膜およびＡｌ膜の膜厚をそれぞれ１００オング
ストローム以下とすることを特徴とする半導体装置の製
造方法。 - 【請求項５】 請求項１記載の半導体装置の製造方法に
おいて、 上記Ｔｉ／Ａｌ積層膜を形成する工程の後、該積層膜上
にＡｌ配線層を形成する工程を含むことを特徴とする半
導体装置の製造方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、 上記Ｔｉ／Ａｌ積層膜とＡｌ配線層との間に高融点金属
層からなるバリア層を形成する工程を含むことを特徴と
する半導体装置の製造方法。 - 【請求項７】 ｎ型ＧａＡｓ層と、 該ｎ型ＧａＡｓ層上に配置された、少なくとも１対以上
積層された薄層のＴｉ膜およびＡｌ膜と、該Ｔｉ膜とＡ
ｌ膜との１部より形成された上記ｎ型ＧａＡｓ層に接す
るＡｌ3 Ｔｉ合金とを有する電極とを備え、 上記ｎ型ＧａＡｓ層の上記電極と接する接合界面近傍に
はドーパントの高濃度領域を有し、 上記ｎ型ＧａＡｓ層と上記電極とはオーミック接合して
いることを特徴とする半導体装置。 - 【請求項８】 請求項７記載の半導体装置において、 上記Ｔｉ膜とＡｌ膜との膜厚比は１：３であることを特
徴とする半導体装置。 - 【請求項９】 請求項７記載の半導体装置において、 上記Ｔｉ膜およびＡｌ膜の膜厚がそれぞれ１００オング
ストローム以下であることを特徴とする半導体装置。 - 【請求項１０】 請求項７記載の半導体装置において、 上記電極上にＡｌ配線層が形成されていることを特徴と
する半導体装置。 - 【請求項１１】 請求項１０記載の半導体装置におい
て、 上記Ａｌ配線層は高融点金属層からなるバリア層を介し
て上記電極上に形成されていることを特徴とする半導体
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7191572A JPH0945635A (ja) | 1995-07-27 | 1995-07-27 | 半導体装置の製造方法，及び半導体装置 |
| US08/595,220 US5777389A (en) | 1995-07-27 | 1996-02-01 | Semiconductor device including ohmic contact to-n-type GaAs |
| DE19615663A DE19615663A1 (de) | 1995-07-27 | 1996-04-19 | Halbleitervorrichtung und Verfahren zu deren Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7191572A JPH0945635A (ja) | 1995-07-27 | 1995-07-27 | 半導体装置の製造方法，及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945635A true JPH0945635A (ja) | 1997-02-14 |
Family
ID=16276904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7191572A Pending JPH0945635A (ja) | 1995-07-27 | 1995-07-27 | 半導体装置の製造方法，及び半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5777389A (ja) |
| JP (1) | JPH0945635A (ja) |
| DE (1) | DE19615663A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166797A (ja) * | 2006-12-27 | 2008-07-17 | Hynix Semiconductor Inc | 多重拡散防止膜を備える半導体素子の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2764118B1 (fr) * | 1997-05-30 | 2000-08-04 | Thomson Csf | Transistor bipolaire stabilise avec elements isolants electriques |
| DE19819200B4 (de) * | 1998-04-29 | 2006-01-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Solarzelle mit Kontaktstrukturen und Verfahren zur Herstellung der Kontaktstrukturen |
| DE10064479A1 (de) | 2000-12-22 | 2002-07-04 | United Monolithic Semiconduct | Verfahren zur Herstellung eines mikroelektronischen Bauelements |
| US8193591B2 (en) * | 2006-04-13 | 2012-06-05 | Freescale Semiconductor, Inc. | Transistor and method with dual layer passivation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4141020A (en) * | 1976-12-29 | 1979-02-20 | International Business Machines Corporation | Intermetallic aluminum-transition metal compound Schottky contact |
| JPS55128865A (en) * | 1979-03-27 | 1980-10-06 | Sumitomo Electric Ind Ltd | Semiconductor device |
| JPS63221669A (ja) * | 1987-03-11 | 1988-09-14 | Fujitsu Ltd | 半導体装置用電極及びその製造方法 |
| JPS63252471A (ja) * | 1987-04-09 | 1988-10-19 | Toshiba Corp | 化合物半導体電極構体 |
| US5260603A (en) * | 1990-01-25 | 1993-11-09 | Kabushiki Kaisha Toshiba | Electrode structure of semiconductor device for use in GaAs compound substrate |
| JP3325720B2 (ja) * | 1993-12-03 | 2002-09-17 | 株式会社リコー | 半導体装置とその製造方法 |
-
1995
- 1995-07-27 JP JP7191572A patent/JPH0945635A/ja active Pending
-
1996
- 1996-02-01 US US08/595,220 patent/US5777389A/en not_active Expired - Fee Related
- 1996-04-19 DE DE19615663A patent/DE19615663A1/de not_active Ceased
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166797A (ja) * | 2006-12-27 | 2008-07-17 | Hynix Semiconductor Inc | 多重拡散防止膜を備える半導体素子の製造方法 |
| US8441079B2 (en) | 2006-12-27 | 2013-05-14 | Hynix Semiconductor Inc. | Semiconductor device with gate stack structure |
| US9064854B2 (en) | 2006-12-27 | 2015-06-23 | SK Hynix Inc. | Semiconductor device with gate stack structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US5777389A (en) | 1998-07-07 |
| DE19615663A1 (de) | 1997-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4186410A (en) | Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors | |
| US8823013B2 (en) | Second Schottky contact metal layer to improve GaN schottky diode performance | |
| EP0619613B1 (en) | A heterojunction bipolar transistor | |
| US4662060A (en) | Method of fabricating semiconductor device having low resistance non-alloyed contact layer | |
| US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
| US6287946B1 (en) | Fabrication of low resistance, non-alloyed, ohmic contacts to InP using non-stoichiometric InP layers | |
| EP0093971B1 (en) | Semiconductor device having an interstitial transition element layer and method of manufacturing the same | |
| Anderson et al. | Development ot ohmic contacts for GaAs devices using epitaxial Ge films | |
| US20040238891A1 (en) | Multi-layered structure for fabricating an ohmic electrode and ohmic electrode | |
| JPH0945635A (ja) | 半導体装置の製造方法，及び半導体装置 | |
| EP0130774B1 (en) | Process for fabricating bipolar transistor | |
| US5793109A (en) | Structure of ohmic electrode for semiconductor by atomic layer doping | |
| JP2001203215A (ja) | 半導体装置及びその製造方法 | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| EP0249777B1 (en) | Method of making a metal to higher band gap compound semiconductor and contact obtainable by such a method | |
| EP0431836A1 (en) | Semiconductor device and electronic device by use of the semiconductor | |
| JP3096133B2 (ja) | 化合物半導体装置 | |
| JPH01140663A (ja) | 半導体装置の電極 | |
| JP3768348B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0661245A (ja) | 半導体装置 | |
| JP3201024B2 (ja) | 半導体装置の製造方法 | |
| JP2929084B2 (ja) | 化合物半導体低接触抵抗電極の形成方法 | |
| JPS61248479A (ja) | 化合物半導体装置 | |
| CN114005866A (zh) | GaN高电子迁移率异质结结构及制备方法、二极管、晶体管 | |
| CN115621310A (zh) | 半导体装置以及其制作方法 |