DE10064479A1 - Verfahren zur Herstellung eines mikroelektronischen Bauelements - Google Patents

Verfahren zur Herstellung eines mikroelektronischen Bauelements

Info

Publication number
DE10064479A1
DE10064479A1 DE10064479A DE10064479A DE10064479A1 DE 10064479 A1 DE10064479 A1 DE 10064479A1 DE 10064479 A DE10064479 A DE 10064479A DE 10064479 A DE10064479 A DE 10064479A DE 10064479 A1 DE10064479 A1 DE 10064479A1
Authority
DE
Germany
Prior art keywords
layer
contact
semiconductor material
deposited
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10064479A
Other languages
English (en)
Inventor
Klaus J Riepe
Herve Blanck
Wolfgang Doser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Monolithic Semiconductors GmbH
Original Assignee
United Monolithic Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Monolithic Semiconductors GmbH filed Critical United Monolithic Semiconductors GmbH
Priority to DE10064479A priority Critical patent/DE10064479A1/de
Priority to EP01988040A priority patent/EP1346403A2/de
Priority to PCT/EP2001/014955 priority patent/WO2002052626A2/de
Priority to CNB018208916A priority patent/CN1222984C/zh
Priority to TW090131716A priority patent/TW550715B/zh
Publication of DE10064479A1 publication Critical patent/DE10064479A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Für die Herstellung eines Halbleiterbauelements in einem Verbindungs-Halbleiter-Material, insbesondere einem Heterostruktur-GaAs-Halbleiter-Material, z. B. eines Hetero-Bipolar-Transistors, werden Herstellungsverfahren beschrieben, welche eine Degradation der Bauelementeigenschaften durch aus einem metallischen Kontakt in eine aktive Halbleiterschicht eindiffundierendes Gold vermeiden.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines mikroelektronischen Bauelements mit wenigstens einer Elektrode in einem Verbindungs-Halbleiter- Material.
Innerhalb der Gruppe der Verbindungshalbleiter ist insbesondere die Gallium­ arsenid(GaAs)-Technologie aufgrund der hohen Ladungsträgerbeweglichkeit und der damit verbundenen hohen Grenzfrequenzen der Bauelemente von Be­ deutung. Bauelemente dieser Art finden insbesondere Verwendung in Hochfre­ quenzschaltkreisen wie z. B. Leistungsverstärkern, Oszillatoren, Mixed-Signal- Schaltkreisen sowie in diskreten Bauteilen.
Zur elektrischen Verbindung einer in einem Halbleitermaterial ausgebildeten Elektrode eines mikroelektronischen Bauelements mit anderen Bauelementen eines Substrats und/oder externen Schaltungsteilen wird auf dem Halbleiter­ material ein elektrisch leitender Kontakt erzeugt, welche wenigstens eine niede­ rohmige metallische Leitschicht enthält. Typischerweise ist der Kontakt mehrla­ gig aufgebaut und umfaßt eine Leitschicht aus Gold (Au), welche durch eine Diffusions-Barrieren-Schicht und eine Haftschicht von dem Substrat getrennt ist. Die Leitschicht aus Gold zeichnet sich durch eine besonders hohe Leitfä­ higkeit aus und ist korrosionsfrei. Die Struktur des Kontakts auf der Halbleiter­ oberfläche wird in einem Lift-off-Prozeß erzeugt, bei welchem in einer Photo­ lack-Schicht die Flächenstruktur des Kontakts mit Hinterschneidung freigeätzt und darauf die Schichtenfolge des Kontakts abgeschieden wird. Die Abscheidung der gesamten Schichtenfolge von Haftschicht, Barrieren-Schicht und Leit­ schicht (Au) auf einer Photolack-Maske ist zum einen kostengünstig und ge­ währleistet zum anderen die selbstjustierte Abscheidung der aufeinanderfol­ genden Schichten des Kontakts.
Die auf diese gebräuchliche Weise hergestellten Bauelemente zeigen aber nachteiligerweise ein unbefriedigendes Langzeitverhalten mit abnehmenden Leistungsdaten, beispielsweise in Form einer mit der Zeit deutlich abnehmen­ den Stromverstärkung in Heterobipolartransistoren.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Herstellungsverfahren für mikroelektronische Bauelemente mit wenigstens einer Elektrode in einem Ver­ bindungs-Halbleiter-Material anzugeben, mit welchem auf kostengünstige Wei­ se Bauelemente mit langzeitstabilen Eigenschaften herstellbar sind.
Erfindungsgemäße Lösungen sind in den unabhängigen Ansprüchen beschrie­ ben. Die abhängigen Ansprüche enthalten vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung.
Die Erfindung beruht auf der Erkenntnis, daß bei den nach dem bekannten und eingangs beschriebenen Verfahren hergestellten Bauelementen die Schichtdic­ ken der einzelnen Schichten des Kontakts zu den Rändern des Kontakts hin bedingt durch die Abscheidung auf der mit Hinterschneidung strukturierten Photolackmaske des Lift-off-Prozesses dünner werden und die Diffusions- Sperrwirkung der Barrieren-Schicht an den Rändern der Kontakt abnimmt und aus der niederohmig leitfähigen Leitschicht Gold in den Elektrodenbereich des Halbleitersubstrats eindiffundieren kann. Hierbei kann durch Eindiffundieren von Gold in z. B. einen mit Kohlenstoff dotierten Elektrodenbereich eines GaAs- Halbleitermaterials wie beispielsweise die Basiselektrode eines Hetero-Bipolar- Transistors in GaAs-Technologie durch das als Störstelle im Halbleiter wirken­ de Gold eine vermehrte Ladungsträger-Rekombination in der Basiselektrode auftreten, wodurch die Stromverstärkung verringert wird.
Gemäß einer ersten bevorzugten Variante der Erfindung wird die vorstehend erläuterte nachteilige Wirkung dadurch vermieden, daß die Leitschicht des Kontakts zumindest überwiegend, insbesondere vollständig aus Aluminium be­ steht. Als Leitschicht des Kontakts sei hierbei wie beim Stand der Technik die­ jenige Schicht der Schichtenfolge des Kontakts verstanden, welche durch ge­ ringen spezifischen Widerstand des Materials und relativ große Schichtdicke den Hauptbeitrag zum Leitwert des Kontakts für die Stromführung parallel zur Substratoberfläche liefert. Eine eventuell stattfindende Diffusion von Aluminium aus der Leitschicht in die Elektrode hat nicht die Wirkung der Bildung von Re­ kombinationszentren wie dies z. B. bei Gold in einer mit Kohlenstoff dotierten GaAs-Elektrode der Fall ist. Die Diffusions-Barrieren-Schicht kann daher bei einer bevorzugten Ausführung ganz entfallen. Eine Haftschicht, welche zum einen mechanische Spannungen zwischen Halbleitermaterial und Leitschicht ausgleichen und die Schichtenhaftung auf dem Halbleitermaterial gewährlei­ sten kann und zum anderen vor allem Kontaktpotentialbarrieren zwischen den Materialien von Leitschicht und Substrat reduziert, kann in an sich üblicher Weise als erste Schicht des Kontakts auf dem Substrat abgeschieden werden. Die Haftschicht besteht vorzugsweise überwiegend aus einem oder mehreren der Elemente Ti, Pt, Mo, Ni, Pd.
Vorteilhafterweise wird noch im Verlauf des Lift-off-Prozesses auf der Al- Leitschicht eine Schutzschicht abgeschieden, welche eine Korrosion des Alu­ miniums verhindert. Die Schutzschicht besteht vorteilhafterweise zumindest überwiegend aus einem oder mehreren der Elemente Ti, Ni, Pt.
Wenn, z. B. aufgrund von technischen Randbedingungen ein Verzicht auf Gold in der Leitschicht nicht möglich ist, so kann gemäß einer vorteilhaften Variante der Erfindung eine an sich gebräuchliche Schichtfolge mit einer Gold enthal­ tenden Leitschicht und einer diese vom Halbleitermaterial trennenden Diffusi­ ons-Barrieren-Schicht sowie ggf. einer Haftschicht auf dem Halbleitermaterial großflächiger als die Kontaktstruktur, insbesondere ganzflächig auf dem Halb­ leiter abgeschieden und der Kontakt durch strukturiertes Rückätzen dieser großflächigen Schichtenfolge hergestellt werden. Dabei wird innerhalb des Kontakts eine gleichmäßige Barrieren-Schicht mit zuverlässiger Sperrwirkung gegen eine Diffusion von Gold in das Halbleitermaterial erzielt.
Eine weitere vorteilhafte Variante der Erfindung sieht für die Herstellung eines Kontakts mit einer Gold enthaltenden Leitschicht und einer Diffusions- Barrieren-Schicht vor, daß vor dem Abscheiden der Kontakt-Schichtenfolge eine Isolierschicht, vorzugsweise eine Siliziumnitrid-Schicht auf dem Halblei­ termaterial abgeschieden und über der Elektrode ein Kontaktfenster in dieser Isolierschicht erzeugt wird. Die anschließende Erzeugung der Schichtenfolge des Kontakts kann mit gebräuchlicher Lift-off-Technik und gebräuchlicher Schichtenfolge von z. B. Haftschicht, Barrieren-Schicht und Gold enthaltender Leitschicht erfolgen, wobei aber die Struktur des Kontakts die Ränder des Kontaktfensters überlappt, so daß die Ränder der Kontaktstruktur, an denen die Schichtdicken bei der Abscheidung mit hinterschnittener Maske prinzipbedingt dünner werden, auf der Isolierschicht liegen, welche ihrerseits gleichfalls als Diffusionssperre wirkt, so daß kein Gold durch die Isolierschicht oder im Kon­ taktfenster durch die Barrieren-Schicht zum Halbleitermaterial diffundiert.
Die Erfindung ist nachfolgend an vorteilhaften Ausführungsbeispielen unter Be­ zugnahme auf die Abbildungen noch eingehend veranschaulicht. Dabei zeigt
Fig. 1 einen Querschnitt durch einen herkömmlichen Aufbau
Fig. 2 einen Querschnitt durch eine Kontakt-Schichtenfolge mit goldfreier Leitschicht
Fig. 3 einen Querschnitt durch einen Kontakt mit rückgeätzter Schichtenfolge
Fig. 4 einen Querschnitt durch einen ein Kontaktfenster überlappender Kontakt
Die Fig. 1 zeigt einen Querschnitt durch einen gebräuchlichen Aufbau eines Kontakts, bei welchem auf eine Halbleiterschicht 1, welche z. B. eine mit Koh­ lenstoff dotierte Basisschicht eines Hetero-Bipolar-Transistors aus Verbin­ dungs-Halbleiter-Material, insbesondere in GaAs-Technologie ist, eine metalli­ sche Schichtenfolge aus einer Haftschicht 2, einer Diffusions-Barrieren-Schicht 3 und einer niederohmigen Leitschicht 4 aus Gold abgeschieden ist. Die Strukturierung der metallischen Schichtenfolge 2 bis 4 auf der Oberfläche er­ folgt in Lift-off-Technik mittels einer Photolackmaske PL, deren Maskenöffnung MO durch einen Hinterschnitt zur Halbleiterschicht 1 hin erweitert ist. Die Schichtenfolge 2 bis 4 wird durch Aufdampfen mit einer einzigen Maske herge­ stellt. Nach Abscheiden der Schichtenfolge wird die Photolackmaske und das auf dieser abgeschiedene Metall abgelöst. Die abgeschiedenen Schichten lau­ fen in einem über die Vertikalprojektion der Maskenöffnung MO hinausgehen­ den Randbereich RB dünner werdend aus, so daß die diffusionssperrende Wir­ kung der Barrieren-Schicht 2 in diesem Randbereich zurückgeht oder bei unre­ gelmäßigem Randverlauf stellenweise auch entfallen kann und Gold aus der Leitschicht 4 in die Halbleiterschicht 1 diffundieren und dort Rekombinations­ zentren bilden kann, welche durch vermehrte Ladungsträgerrekombination die Kenndaten des Halbleiterbauelements, z. B. die Stromverstärkung eines Bipo­ lartransistors verschlechtern.
Bei der in Fig. 2 skizzierten, gleichfalls in Lift-off-Technik hergestellten Kontakts liegt auf der Halbleiterschicht 1 eine andere Schichtenfolge mit einer Haft­ schicht 2, einer goldfreien Leitschicht 5 aus Aluminium und einer Korrosions- Schutzschicht 6 vor. Eine Diffusions-Barrieren-Schicht zwischen der Al- Leitschicht 5 und der Halbleiterschicht 1 ist nicht erforderlich und vorzugsweise nicht vorhanden, da Aluminium, welches in geringem Umfang in die Halbleiter­ schicht eindiffundieren kann, dort nicht die degradierende Wirkung wie Gold entfaltet. Eine zusätzliche Diffusions-Barrieren-Schicht kann die Aluminium- Diffusion in die Halbleiterschicht durch Beschränkung auf die Randbereiche weiter deutlich reduzieren. Ein hoher schichtparaller Leitwert ist durch die gute spezifische Leitfähigkeit von Aluminium und der gegenüber der Haftschicht 2 großen Schichtdicke der Leitschicht 5 gewährleistet. Die Schutzschicht 6 ver­ hindert die Oxidation des Aluminiums der Leitschicht 5 in sauerstoffhaltiger At­ mosphäre und erlaubt damit eine unproblematische Handhabung der Anord­ nung im weiteren Herstellungsprozeß. Die Schutzschicht besteht beispielsweise aus Ti, Ni, Pt oder anderen für Al korrosionsschützenden Materialien. Die Haft­ schicht sorgt für eine gute mechanische Haftung der Schichtenfolge auf der Halbleiterschicht 1 und für einen geringen Kontaktwiderstand senkrecht zur Schichtenebene und kann z. B. aus Ti, Pt, Mo, Ni, Pd bestehen.
Der in Fig. 3 im Querschnitt skizzierte Kontakt kann beispielsweise dieselbe Schichtenfolge wie in Fig. 1 aufweisen und insbesondere auf einer Haftschicht 21 eine Diffusions-Barrieren-Schicht 31 und eine aus Gold bestehende Leit­ schicht 41 umfassen. Die Schichtenfolge wird ganzflächig auf die Oberfläche der Halbleiterschicht aufgebracht (mit unterbrochenen Linien angedeutet) und mittels einer Photolackmaske durch Rückätzen bis zur Halbleiterschicht struktu­ riert. Durch die ganzflächige Abscheidung der Schichtenfolge weist die Barrie­ ren-Schicht 31 in dem fertig strukturierten Kontakt eine gleichmäßige, eine Diffusion von Gold in die Halbleiterschicht 1 wirkungsvoll unterbindende Schicht­ dicke auf.
Zur Herstellung des in Fig. 4 skizzierten, wiederum eine Leitschicht 42 aus Gold umfassenden Kontakts auf der Halbleiterschicht 1 wird zuerst eine Isolier­ schicht 10, vorzugsweise aus Siliziumnitrid Si3N4, abgeschieden und in dieser, z. B. durch trockenchemische Ätzung mit einer Ätzmaske, ein Kontaktfenster KF definiert. Anschließend wird in gebräuchlicher Weise in Lift-off-Technik die metallische Schichtenfolge des Kontakts mit Haftschicht 22, Diffusions- Barrieren-Schicht 32 und niederohmiger Gold-Leitschicht 42 abgeschieden, wobei die Strukturen der Photolackmaske des Lift-off-Prozesses einerseits und der Ätzmaske andererseits so aufeinander abgestimmt sind, daß die Kontakt­ struktur die Ränder des Kontaktfensters KF zuverlässig überlappt, so daß die Randbereiche des Kontakts mit den dünner auslaufenden Schichten auf der Isolierschicht 10 vom Kontaktfenster beabstandet liegen. Unter den Randberei­ chen der metallischen Schichtenfolge wird dann eine Diffusion von Gold zur Halbleiterschicht durch die Barrieren-Schicht 32 zuverlässig unterbunden. Über dem Kontaktfenster ist die Diffusion durch die gleichmäßig dicke Barrieren- Schicht verhindert.
Die vorstehend und die in den Ansprüchen angegebenen sowie die den Abbil­ dungen entnehmbaren Merkmale sind sowohl einzeln als auch in verschiedener Kombination vorteilhaft realisierbar. Die Erfindung ist nicht auf die beschriebe­ nen Ausführungsbeispiele beschränkt, sondern im Rahmen fachmännischen Könnens in mancherlei Weise abwandelbar.

Claims (11)

1. Verfahren zur Herstellung eines mikroelektronischen Bauelements mit einer Elektrode in einem Verbindungs-Halbleiter-Material und wenigstens einem niederohmigen metallischen Kontakts auf dem Halbleiter-Material zu der Elektrode, wobei der Kontakt mittels eines Lift-off-Prozesses er­ zeugt wird und aus mehreren verschiedenen Schichten mit einer niede­ rohmigen Leitschicht besteht, dadurch gekennzeichnet, daß als nieder­ ohmige Leitschicht eine Schicht abgeschieden wird, welche zumindest überwiegend, vorzugsweise vollständig aus Aluminium besteht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß über der Leit­ schicht eine Oxidations-Schutzschicht abgeschieden wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Schutz­ schicht zumindest überwiegend aus einem oder mehreren der Elemente Ti, Ni, Pt besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwischen Leitschicht und Substrat keine Diffusions-Barrieren-Schicht abgeschieden wird.
5. Verfahren zur Herstellung eines mikroelektronischen Bauelements mit einer Elektrode in einem Verbindungs-Halbleiter-Material und wenigstens eines niederohmigen metallischen Kontakts auf dem Halbleiter-Material zu der Elektrode, wobei der Kontakt mittels eines Lift-off-Prozesses erzeugt wird und eine Gold enthaltende niederohmige Leitschicht sowie eine zwi­ schen der Leitschicht und dem Halbleiter-Material liegende Diffusions- Barrieren-Schicht umfaßt, dadurch gekennzeichnet, daß vor dem Abscheiden der Schichtenfolge des Kontakts auf dem Halbleiter-Material ei­ ne Isolierschicht abgeschieden und über der Elektrode ein Fenster in der Isolierschicht erzeugt wird und daß der Kontakt über das Fenster hinaus sich bis über die Isolierschicht erstreckt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß als Isolier­ schicht ein Nitrid aufgebracht wird.
7. Verfahren zur Herstellung eines mikroelektronischen Bauelements mit einer Elektrode in einem Verbindungs-Halbleiter-Material und einem nie­ derohmigen metallischen Kontakt auf dem Halbleiter-Material zu der Elektrode, wobei der Kontakt eine Gold enthaltende Leitschicht sowie eine zwischen der Leitschicht und dem Halbleiter-Material liegende Diffusions- Barrieren-Schicht umfaßt, dadurch gekennzeichnet, daß die Schichtenfol­ ge des Kontakts großflächig abgeschieden und der Kontakt durch struktu­ riertes Rückätzen der Schichtenfolge erzeugt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß als erste Schicht eine Haftschicht abgeschieden wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Haftschicht überwiegend aus einem oder mehreren der Elemente Ti, Pt, Mo, Ni, Pd besteht.
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Halbleiter-Material ein GaAs-Material ist.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das Bauelement ein Heterobipolartransistor ist.
DE10064479A 2000-12-22 2000-12-22 Verfahren zur Herstellung eines mikroelektronischen Bauelements Withdrawn DE10064479A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10064479A DE10064479A1 (de) 2000-12-22 2000-12-22 Verfahren zur Herstellung eines mikroelektronischen Bauelements
EP01988040A EP1346403A2 (de) 2000-12-22 2001-12-18 Verfahren zur herstellung eines mikroelektronischen bauelements und danach hergestelltes bauelement
PCT/EP2001/014955 WO2002052626A2 (de) 2000-12-22 2001-12-18 Verfahren zur herstellung eines mikroelektronischen bauelements und danach hergestelltes bauelement
CNB018208916A CN1222984C (zh) 2000-12-22 2001-12-18 微电子器件的制造方法及由该方法制造的微电子器件
TW090131716A TW550715B (en) 2000-12-22 2001-12-20 Method for manufacturing a microelectronic device and device manufacturing in accordance with said method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10064479A DE10064479A1 (de) 2000-12-22 2000-12-22 Verfahren zur Herstellung eines mikroelektronischen Bauelements

Publications (1)

Publication Number Publication Date
DE10064479A1 true DE10064479A1 (de) 2002-07-04

Family

ID=7668595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10064479A Withdrawn DE10064479A1 (de) 2000-12-22 2000-12-22 Verfahren zur Herstellung eines mikroelektronischen Bauelements

Country Status (5)

Country Link
EP (1) EP1346403A2 (de)
CN (1) CN1222984C (de)
DE (1) DE10064479A1 (de)
TW (1) TW550715B (de)
WO (1) WO2002052626A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106553992B (zh) * 2015-09-25 2018-06-29 中芯国际集成电路制造(上海)有限公司 金属电极结构的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2543518A1 (de) * 1975-09-30 1977-04-07 Licentia Gmbh Halbleiterbauelement mit einem mehrschichtigen ohmschen anschlusskontakt
EP0402061A2 (de) * 1989-06-05 1990-12-12 Motorola, Inc. Metallisierungsprozess

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57183071A (en) * 1981-05-06 1982-11-11 Nec Corp Formation of recess type fine multi-layer gate electrode
JPS60123026A (ja) * 1983-12-08 1985-07-01 Toshiba Corp 半導体装置の製造方法
JPH0722141B2 (ja) * 1984-03-07 1995-03-08 住友電気工業株式会社 半導体素子の製造方法
JPS6298768A (ja) * 1985-10-25 1987-05-08 Nec Corp 半導体素子用電極
US4994892A (en) * 1986-10-09 1991-02-19 Mcdonnell Douglas Corporation Aluminum germanium ohmic contacts to gallium arsenide
WO1989004057A1 (en) * 1987-10-20 1989-05-05 Bell Communications Research, Inc. Epitaxial intermetallic contact for compound semiconductors
US5849630A (en) * 1989-03-29 1998-12-15 Vitesse Semiconductor Corporation Process for forming ohmic contact for III-V semiconductor devices
FR2697945B1 (fr) * 1992-11-06 1995-01-06 Thomson Csf Procédé de gravure d'une hétérostructure de matériaux du groupe III-V.
JP2606581B2 (ja) * 1994-05-18 1997-05-07 日本電気株式会社 電界効果トランジスタ及びその製造方法
JPH0945635A (ja) * 1995-07-27 1997-02-14 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2543518A1 (de) * 1975-09-30 1977-04-07 Licentia Gmbh Halbleiterbauelement mit einem mehrschichtigen ohmschen anschlusskontakt
EP0402061A2 (de) * 1989-06-05 1990-12-12 Motorola, Inc. Metallisierungsprozess

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
AuNiGe Contacts to GaAs. In: IBM Technical Disclosure Bulletin, Vol. 28, No. 7, Dec. 1985, S.3183,3184 *
ITO,Hiroshi, et.al.: Extremely Low Resistance Ohmic Contacts to n-GaAs for AlGaAs/GaAs Heterojunction Bipolar Transistors. In: Japanese Journal of Applied Physics, Vol. 23, No. 8, August 1984, S.L635-L637 *
LEE,Ching-Ting,KAO,Hsiao-Wei: Long-term thermal stability of Ti/AI/Pt/Au Ohmic contacts to n-type GaN. In: Applied Physics Letters, Vol. 76, No. 17, 24. April 2000, S.2364-2366 *
STAREEV,G.: Formation of extremely low resistance Ti/Pt/Au ohmic contacts to p-GaAs. In: Appl. Phys.Lett., 62, (22), 31. May 1993, S.2801-2803 *
TING,C.Y.: New Structure for Contact Metallurgy. In: IBM Technical Disclosure Bulletin, Vol.25, No.12, May 1983, S.6398,6399 *

Also Published As

Publication number Publication date
WO2002052626A2 (de) 2002-07-04
CN1222984C (zh) 2005-10-12
TW550715B (en) 2003-09-01
CN1481579A (zh) 2004-03-10
WO2002052626A3 (de) 2003-02-13
EP1346403A2 (de) 2003-09-24

Similar Documents

Publication Publication Date Title
DE69505048T2 (de) Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat
DE112018007009T5 (de) Halbleitervorrichtung und Herstellungsverfahren für diese
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE102008060704A1 (de) Zusammengesetzter Passivierungsprozess für Nitrid-Feldeffekttransistoren
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE112015006381T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE2140108A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE2004776C2 (de) Halbleiterbauelement
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE2040929A1 (de) Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen
DE3226097C2 (de)
DE10064479A1 (de) Verfahren zur Herstellung eines mikroelektronischen Bauelements
DE68923056T2 (de) Halbleiteranordnung mit kurzgeschlossener Anode und Verfahren zu deren Herstellung.
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE3331631A1 (de) Halbleiter-bauelement
DE2134291A1 (de) Halbleitervorrichtung
EP1835528B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer metallischen Steuerelektrode und Halbleiterbauelement
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE102018109433B3 (de) Verfahren zur stabilisierung einer halbleiteranordnung
DE112009005412T5 (de) Bipolartransistor mit seitlichem Emitter und Kollektor und Herstellungsverfahren
DE3509963A1 (de) Junction-feldeffekttransistor mit selbstjustierendem gate
DE3888672T2 (de) Gaas-halbleiterschaltungsanordnungen mit isolierender langmuir-blodgett-schicht.
DE2303410A1 (de) Metall-halbleiterkontakt und verfahren zur herstellung
DE102023131034A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
R082 Change of representative

Representative=s name: BAUR & WEBER PATENTANWAELTE PARTG MBB, DE

Representative=s name: BAUR & WEBER PATENTANWAELTE, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee