TW550715B - Method for manufacturing a microelectronic device and device manufacturing in accordance with said method - Google Patents

Method for manufacturing a microelectronic device and device manufacturing in accordance with said method Download PDF

Info

Publication number
TW550715B
TW550715B TW090131716A TW90131716A TW550715B TW 550715 B TW550715 B TW 550715B TW 090131716 A TW090131716 A TW 090131716A TW 90131716 A TW90131716 A TW 90131716A TW 550715 B TW550715 B TW 550715B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
contact
conductive layer
item
Prior art date
Application number
TW090131716A
Other languages
English (en)
Inventor
Klaus Riepe
Herve Blanck
Wolfgang Doser
Original Assignee
United Monolithic Semiconduct
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Monolithic Semiconduct filed Critical United Monolithic Semiconduct
Application granted granted Critical
Publication of TW550715B publication Critical patent/TW550715B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

550715 A7 B7 五、發明説明（1 ) 本發明關於一種製造微電子裝置的方法，及其所製造 的微電子裝置，該裝置具有至少一鎵砷化物（G a A S ) 合成半導體材料之電極。 爲製造半導體材料之半導體裝置的電極與基底及/或 外部電路裝置的其他裝置間的電連接，便在半導體材料上 製造一個電傳導接點，其中該接點包栝至少一金屬低阻抗 傳導層。然而，該接點的設計高度取決於接點的類型（歐 姆式/蕭特基式/電谷式）、裝置的類型（雙極式/場效 電晶體式）、半導體材料（砂/鎵氮（G a N) /鎵/… )及摻料的類型（p / η )與密度。意即，依據所採用該 些參數的個別組合，而進行不同的接點設計，而以某些設 計所達到的優點，通常不能轉移至其他參數的組合設計。 例如，李（Lee )等人於2 0 0 0年4月2 4日所提出 之「對於η型鎵氮之鈦/鋁/鉑/金歐姆接點的長期熱穩 定」物理專利，第17卷、第17冊，其中2364至 2 3 6 6頁補充說明，具有鋁與金間之鉑層的η型鎵氮半 導體材料，其歐姆接點之慣用的鈦一鋁一金層序列。此係 希望降低所觀察到接點歐姆阻抗增加之形式的惡化。 「ΕΡ 〇 402 061」描述以金作爲矽基底 上低阻抗傳導層的鈦鎢/鈦鎢氮/鈦鎢/金層序列，其中 鈦鎢/鈦鎢氮/鈦鎢層序列作爲附著層，而屏障則沈積於 鈍態層的窗口上。爲達到二氧化矽鈍態層窗口的低接點阻 抗，由1 9 8 3年5月1 2日I Β Μ技術發表期干ί]( Technical Disclosure Bulletin)，第 2 5 卷、第 1 2 冊，「 -----^- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 550715 A7 __ B7 五、發明説明（2) (請先閱讀背面之注意事項再填寫本頁) 接點冶金的新結構」6 3 9 8至6 3 9 9頁得知，在η +型 矽半導體區上蒸汽沈積鈦氮薄膜，以及藉由高溫程序，在 半導體界線上製造二矽化鈦層，其中作爲擴散屏障且鋁沈 積其上作爲傳導層的鈦氮層，在二矽化鈦層上生成。 在合成的半導體群組中，由於鎵砷化物技術的高電荷 移動率及與其相關裝置的高限制頻率，所以其特別普遍。 此類裝置特別是用於高頻交換電路，例如功率放大器、振 盪器、混波交換竃路，以及個別裝置。接點典型地由數層 組成，並包括金傳導層，其係藉由擴散屏障層及附著層， 而由基底分割而來。金傳導層的特點，特別是高傳導性及 不受侵蝕。 接點的結構可以是例如藉由剝落（lift-off )程序，而 在半導體表面上生成，其中接點的表面結構是藉由浮雕（ undercut)而不在光阻層中蝕刻，而接點的層序列，則於之 後沈積。包括光阻遮罩上的附著層、屏障層及傳導層（金 )之整個層序列的沈積，不單是具成本效益，而且確保接 點連續層的自我校準沈積。 經濟部智慧財產局員工消費合作社印製 然而，依據本慣用法所製造的鎵砷化物裝置，不利地 具有惡化性能數據之不合格的長期表現，例如，在增益形 式方面，在異質接面合雙極電晶體中明顯的全面惡化。 在1 9 8 5年1 2月7日I B Μ技術發表期刊（ Technical Disclosure Bulletin)，第 28 卷、第 7 冊，「鎵 砷化物的金鎳鍺接點」3 1 8 3至3 1 8 4頁中揭露，藉 由合金處理，鎳/金鍺/鎳/金層序列，在鎵砷化物半導 ------g___ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 550715 A7 _B7____ 五、發明説明（3) 體表面上，生成低接點阻抗之N i 2 G e A s / A u 3 G a 層序列的程序。
It0等人於1 9 8 4年8月8日日本應用物理期刊（ Japanese Journal of Applied Physics)，第 2 3 卷、第 8 冊 ，「η型鎵砷化物之鋁鎵砷化物異質接面合雙極電晶體的 極低阻抗歐姆接點」，L 6 3 5至L 6 3 7頁中說明製造 η型鎵砷化物接點的方法。在此方法中，金鍺/鎳/鈦/ 金多層結構進行低溫合金處理，其中在約3 7 0 t的溫度 ，達成最低的接點阻抗。
Stareev在1 9 9 3年5月3 1日應用物理專利C 6 2 (22)) ，「p型鎵砷化物之極低阻抗鈦/鉑/金歐姆 接點的形成」，2 8 0 1至2 8 0 3頁中說明，製造p型 鎵砷化物接點的方法。在此方法中，鎵砷化物表面於準備 步驟，藉由離子爆炸加以淸理，接著在鈦/鉑/金層序列 沈積成爲非合金接點之前，歷經校正溫度步驟。 本發明旨在揭露以至少一鎵砷化物合成半導體材料之 電極’製造微電子裝置的方法，及其所製造的微電子裝置 ;該材料使得可製造具穩定長期成本效益特性的裝置。 依據本發明，目標是達成具個別申請專利範圍中所揭 露的特性。相依申請專利範圍定義有利的實施例，及本發 明的其餘發展。 若鎵砷化物合成半導體材料之接點中的傳導層完全或 至少大部分由鋁組成，而非鎵砷化物接點所慣用之傳導層 材料的金，那麼便容易地以具成本效益的方式，製造出具 本紙張尺度適用中—家縣（CNS )八4規格（21Gx297公酱) 6 -- (請先閱讀背面之注意事項再填寫本頁} 裝·
、1T 經濟部智慧財產局員工消費合作社印製 550715 經濟部智慧財產局員工消費合作社印製 A7 ____ B7_____五、發明説明（4) 長期裝置特性穩定的低阻抗接點，該特性特別是指異質接 面雙極電晶體（Η B T )的增益。接點可有利地藉由剝落 程序來製造。 本發明所依據的想法是，當藉由剝落程序而沈積具有 例如金傳導層，及該傳導層之下的屏障層的接點時，該接 點各層的厚度，由於沈積於光阻遮罩上而變薄，趨向於接 點的邊緣，其中該遮罩的結構是藉由在剝落程序中浮雕而 定。意即，傳統鎵砷化物接點邊緣之屏障層的擴散屏障效 果惡化，而金的低阻抗傳導層可擴散至半導體基底的電極 區。在此例中，金擴散至例如鎵砷化物半導體材料的摻碳 型電極區，依據鎵砷化物技術完成之異質接面雙極電晶體 的基本電極，可能因爲金作爲半導體中的雜質，而使得基 本電極中增加的電荷進行重組。此使得增益惡化。 當鋁作‘爲鎵砷化物合成半導體材料中，電極接點之傳 導層的材料時，該等裝置特性的惡化不會發生。因此，本 發明亦可有利地用於製造依據鎵砷化物技術完成之異質接 面雙極電晶體的基本電極。該裝置可形成部分的龐雜積體 電路。 在本技藝的情況中，接點的傳導層一詞，表示接點層 序列的層，由於其材料及相當的層厚度，提供接點的傳導 値，以傳輸平行於基底表面的電流。可能發生的擴散，自 傳導層進入電極，並未如金在摻碳型鎵砷化物電極中般的 ，引發重組中心的形成。在一較佳的實施例中，擴散屏障 層因而可完全省略。附著層可補償半導體材料及傳導層間 本紙張尺度適用中國國家標準（ CNS ) Α4規格（210X297公釐） ? ' (請先閱讀背面之注意事項再填、寫本頁} 裝. -訂 線 550715 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（5) 的機械張力，確保該層附著於半導體材料上，以及特別是 減少傳導層材料及基底間接點的潛在屏障，附著層常沈積 方 < 基底上，作爲接點的第一層。附著層較佳地明顯包括一 或多項的鈦 '鉑、鉬、鎳、鈀，特別是鈦。附著層的厚度 相較於傳導層的厚度爲小，較佳的不大於5 〇奈米。由於 使用欽，且傳導層與半導體材料間附著層的薄厚度，垂直 於各層的歐姆阻抗極小。 避免鋁腐蝕的保護層，較佳地在剝落程序的過程中沈 積在錦的傳導層上。保護層較佳地明顯包括一或多項的鈦 、鎳、鉑，而且較佳地類似於附著層及傳導層，特別是緊 接者藉由蒸汽沈積而沈積。當使用鈦作爲較佳的附著層材 料時，其特別是不再需要藉由離子爆炸，而準備半導體表 面。在依據本發明的方法中，亦不進行合金步驟。因此， 本發明揭露一種簡單且具成本效益的製造接點的方法。 若在傳導層中不可避免的使用金，例如由於個別的技 術狀況，那麼依據本發明的一個有利的變化，其可能沈積 一*個具包含金之傳導層、分離傳導層與半導體材料的擴散 屏障層及附著層（若合適的話）的傳統層序列，該附著層 位於表面大於接點結構的半導體材料上，特別是位於該半 導體的整個表面上’其並可能以結構的方式，藉蝕刻大表 面層序列而產生接點。在此例中，在接點內可獲致具可靠 屏障效果的均勻屏障層，防止金擴散進入半導體材料。 在本發明另一個有利的變化中，一個具傳導層的接點 在接點層序列沈積之前，藉將絕緣層沈積於半導體材料之 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇x297公釐） 訂 線 (請先閱讀背面之注意事項再填寫本頁) 550715 A7 _ __B7_ 五、發明説明（6 ) 上而形成，該傳導層包括金及擴散屏障層，而該絕緣層則 較佳地包括矽氮化物；其中在電極上方的絕緣層中產生一 接點窗口。該接點的慣用層序列，例如附著層、屏障層及 金傳導層的形式，可於之後依據傳統剝落技術而完成，其 中該接點的結構覆蓋接點窗口的邊緣，如此一來，使得接 點結構邊緣的層厚度，在具有置於絕緣層上之浮雕遮罩的 沈積中變薄，該絕緣層亦作爲擴散屏障。意即，金不可能 經由絕緣層，或經由接點窗口中的屏障層，而擴散至半導 體材料。 下列將參考以附圖描繪之有利的實施例，進行更詳細 的說明。附圖顯示： 圖1，傳統設計的截面圖； 圖2，具不含金之傳導層的接點層序列的截面圖； 圖3，具蝕刻背層序列之接點的截面圖； 圖4，覆蓋接點窗口之接點的截面圖。 符號說明 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 半 導 體 層 2 、 2 1 、2 2 附 著 層 3 > 3 1 、3 2 擴 散 屏 障 層 4 5、 4 1 、4 2 傳 導 層 6 腐 蝕 保 護 層 1 0 絕 緣 層 P L 光 阻 遮 罩 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 550715 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐） A7 B7 五、發明説明（7) Μ 〇 遮罩開口 R Β 邊界區 Κ F 接點窗口 圖1顯示接點慣用設計的截面圖，其中包含附著層2 、擴散屏障層3及低阻抗的金傳導層4的金屬層序列，沈 積於半導體層1之上，例如包含合成半導體材料之異質接 面合雙極電晶體的摻碳型基本層，特別是依據鎵砷化物技 術而完成。表面之金屬層序列2 - 4的結構，依據剝落技 術而發生，即藉由光阻遮罩P L的協助，遮罩開口 μ〇經 由浮雕而朝向半導體層1變寬。層序列2 - 4係以單一遮 罩進行蒸汽沈積而完成。在沈積層序列後，變將光阻遮罩 及其上所沈積的金屬移除。所沈積的各層在邊界區r Β中 變薄，該區在遮罩開口 Μ〇的垂直投影下延伸，使得該區 之屏障層3的擴散屏障效果減弱，甚至若邊緣發展的不規 則，該效果在某些位置可能不存在。意即金可自傳導層4 擴散進入半導體層1 ，並形成其中的重組中心。由於增強 的電荷重組，該些重組中心使得半導體裝置的特性數據惡 化，例如雙極電晶體的增益。 . 在圖2所顯示的接點中，其亦依據可靠且具成本效益 的剝落技術而完成，半導體層1上設計的是不同的層序列 ，包括附著層2、完全或至少大部分由鋁組成且不含金的 傳導層5、腐蝕保護層6。傳導鋁層5及半導體層1間的 擴散屏障層並不需要而且最好不要，因爲鋁並不像金在某 4Θ- (請先閱讀背面之注意事項再填寫本頁)
55〇715 A7 B7 五、發明説明（8) 程度上會擴散進入半導體層，所以不會引發相同的惡化效 果。藉由限制擴散至邊界區，額外的擴散屏障層可進一步 减少鋁擴散進入半導體層到一定的程度。由於鋁的卓越傳 導性，與較附著層2爲大之傳導層5的厚度，可確保平行 於各層的咼傳導値。保護層6避免傳導層5的錦在含氧氣 體中氧化，因而使得可舒適地掌控其餘製造程序中的設計 。保護層包括例如，鈦、鎳、鉑或其他保護鋁免於腐蝕的 材料。附著層確保層序列在半導體層1上的卓越機械性附 著’以及垂直於各層平面之低接點阻抗，並可包括例如， 鈦、鉑、鉬、鎳、鈀，特別是鈦。 圖3截面圖中所顯示的接點，可包括例如依據圖1之 接點的相同層序列，並特別包括擴散屏障層3 1及附著層 2 1上的金傳導層4 1。層序列佈滿半導體層的整個表面 (如虛線所示），並經蝕刻使用光阻遮罩的半導體層而形 成結構。由於層序列沈積於整個表面，終極結構接點中的 屏障層3 1具有均勻的層厚度，有效地避免金擴散進入半 導體層1。 當製造圖4中所示，亦包含半導體層1上之金傳導層 4 2的接點時，較佳地包含矽氮化物S i 3 N 4的絕緣層 1 0便開始沈積，其中接點窗口 K F被置於該絕緣層中， 例如藉由具鈾刻遮罩的乾式化學蝕刻。接著’包含附著層 2 2、擴散屏障層3 2及低阻抗金傳導層4 2的金屬層序 列，傳統地依據剝落技術而加以沈積’其中用於剝落程序 之光阻遮罩的結構及該些蝕刻遮罩’加以調整以適於彼此 _____Μ- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁)
-、1T 經濟部智慧財產局員工消費合作社印製 550715 A7 B7 五、發明説明（9) ，如此一來，接點結構便可確實地覆蓋接點窗口 K F的邊 緣。由於該些措施，具有位於絕緣層1 〇上之較薄各層的 接點的邊界區，並與接點窗口區隔。接著，在金屬層序歹[] 的邊界區之下，便可確實避免金經屏障層3 2而擴散至半 導體層。由於屏障層的均勻厚度，可避免接點窗口上方的 擴散。 上述及申請專利範圍中所揭露的特性，以及附圖中可 確定的特性，可有利地個別或以不同組合加以完成。本發 明並不侷限於所說明的實施例。相反地，本發明可在熟悉 本技藝人士的專業知識範圍內，以不同的方式加以修改。 (請先閱讀背面之注意事項再填寫本頁) -裝·
、1T 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Μ規格（210Χ297公釐）

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 附件二第90 I 3 I 7 I 6號專利申請案 中文申請專利範圍替換本 民國92年1月27日修正 1 · 一種製造微電子裝置的方法，該裝置具有一鎵砷 化物（G a A s )合成半導體材料的電極，及在面對該電 極之半導體材料上的至少一低阻抗金屬接點，其中該接點 包括數種不同餍及一低阻抗傳導層，而且其中至少大部分 ，甚或特別的完全由鋁組成的一層，沈積作爲低阻抗傳導 層。 2 ·如申請專利範圍第1項之方法，特色在於該接點 是藉由剝落程序所製造。 3 ·如申請專利範圍第1項之方法，特色在於在傳導 層的頂端上沈積一防止氧化保護層。 4 ·如申請專利範圍第3項之方法，特色在於該保護 層明顯地至少包括一或更多項鈦、鎳、鉑等物質。 5 ·如申請專利範圍第1項之方法，特色在於並無擴 散屏障層沈積於傳導層及基底之間。 6 .如申請專利範圍第1項之方法，特色在於附著層 沈積作爲第一層。 7 .如申請專利範圍第6項之方法，特色在於該附著 層明顯地至少包括一或更多項鈦、鉑、鉬、鎳、鈀等元素 0 8 .如申請專利範圍第6項之方法，特色在於包括附 著層、傳導層及保護層之層序列的各層，特別是緊接著進 本紙張尺度適用肀國國家標準（CNS ) A4現格（210X 297公釐） .裝 訂 ^ (請先閱讀背面之注意事項再填寫本頁) 550715 8 8 8 8 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 行蒸汽沈積。 9 ·如申請專利範圍第1項之方法，特色在於傳導層 (若合適的話）、附著層及保護層，並不進行合金程序。 1 0 ·如申請專利範圍第1項之方法，特色在於半導 體材料包括鎵砷化物（G a A s )材料。 1 1 ·如申請專利範圍第1至第1 〇項之任一項的方 法’特色在於該裝置是異質接面合雙極電晶體。 1 2 · —種製造微電子裝置的方法，該裝置具有一合 成半導體材料的電極，及在面對該電極之半導體材料上的 至少一低阻抗金屬接點，其中該接點依據剝落技術而完成 ’包括一低阻抗含金傳導層，及置於該傳導層及半導體材 料間的擴散屏障層，特色在於一絕緣層在該接點的層序列 沈積於半導體材料上之前，便進行沈積，而且其中該接點 在該絕緣層窗口下延伸。 1 3 ·如申請專利範圍第1 2項之方法，特色在於一 氮化物沈積作爲絕緣層。 1 4 · 一種製造微電子裝置的方法，該裝置具有一合 成半導體材料的電極，及在面對該電極之半導體材料上的 一低阻抗金屬接點，其中該接點包括一含金傳導層，及置 於該傳導層及半導體材料間的擴散屏障層，特色在於進行 該接點層序列的大表面沈積，而且其中該接點是以結構的 方式’藉向後蝕刻該層序列而產生。 1 5 · —種依據申請專利範圍第1項之方法所製造的 微電子裝置，其包含一接點，其在一鎵砷化物（G a A s 本紙張尺度適用中國國家標準（CNS ) A4規格（210 xm公釐） ---------^------IT------φ (請先閱讀背面之注意事項再填寫本頁) 550715 A8 B8 C8 D8 六、申請專利範圍 )合成半導體上，具有一附著層、一傳導層及一保護層， 其中該傳導層完全或至少大部分由鋁組成。 1 6 ·如申請專利範圍第1 5項之裝置，其特徵在於 該附著層、傳導層及保護層的層厚度朝向邊緣減少。 ---------^------1T------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標隼（CNS > Μ規格（210 X 297公釐） -3-
TW090131716A 2000-12-22 2001-12-20 Method for manufacturing a microelectronic device and device manufacturing in accordance with said method TW550715B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10064479A DE10064479A1 (de) 2000-12-22 2000-12-22 Verfahren zur Herstellung eines mikroelektronischen Bauelements

Publications (1)

Publication Number Publication Date
TW550715B true TW550715B (en) 2003-09-01

Family

ID=7668595

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090131716A TW550715B (en) 2000-12-22 2001-12-20 Method for manufacturing a microelectronic device and device manufacturing in accordance with said method

Country Status (5)

Country Link
EP (1) EP1346403A2 (zh)
CN (1) CN1222984C (zh)
DE (1) DE10064479A1 (zh)
TW (1) TW550715B (zh)
WO (1) WO2002052626A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106553992B (zh) * 2015-09-25 2018-06-29 中芯国际集成电路制造(上海)有限公司 金属电极结构的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2543518A1 (de) * 1975-09-30 1977-04-07 Licentia Gmbh Halbleiterbauelement mit einem mehrschichtigen ohmschen anschlusskontakt
JPS57183071A (en) * 1981-05-06 1982-11-11 Nec Corp Formation of recess type fine multi-layer gate electrode
JPS60123026A (ja) * 1983-12-08 1985-07-01 Toshiba Corp 半導体装置の製造方法
JPH0722141B2 (ja) * 1984-03-07 1995-03-08 住友電気工業株式会社 半導体素子の製造方法
JPS6298768A (ja) * 1985-10-25 1987-05-08 Nec Corp 半導体素子用電極
US4994892A (en) * 1986-10-09 1991-02-19 Mcdonnell Douglas Corporation Aluminum germanium ohmic contacts to gallium arsenide
WO1989004057A1 (en) * 1987-10-20 1989-05-05 Bell Communications Research, Inc. Epitaxial intermetallic contact for compound semiconductors
US5849630A (en) * 1989-03-29 1998-12-15 Vitesse Semiconductor Corporation Process for forming ohmic contact for III-V semiconductor devices
JP2661333B2 (ja) * 1989-06-05 1997-10-08 モトローラ・インコーポレーテツド 金属被覆化プロセス処理方法
FR2697945B1 (fr) * 1992-11-06 1995-01-06 Thomson Csf Procédé de gravure d'une hétérostructure de matériaux du groupe III-V.
JP2606581B2 (ja) * 1994-05-18 1997-05-07 日本電気株式会社 電界効果トランジスタ及びその製造方法
JPH0945635A (ja) * 1995-07-27 1997-02-14 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置

Also Published As

Publication number Publication date
WO2002052626A2 (de) 2002-07-04
CN1222984C (zh) 2005-10-12
CN1481579A (zh) 2004-03-10
WO2002052626A3 (de) 2003-02-13
EP1346403A2 (de) 2003-09-24
DE10064479A1 (de) 2002-07-04

Similar Documents

Publication Publication Date Title
JP2967743B2 (ja) ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法
CN111656498B (zh) 半导体装置及其制造方法
JP3379062B2 (ja) 半導体装置及びその製造方法
JP2003243323A (ja) 半導体素子およびその製造方法
KR940022708A (ko) 고집적 반도체 장치의 저저항 접촉구조 및 그의 형성방법
US6809352B2 (en) Palladium silicide (PdSi) schottky electrode for gallium nitride semiconductor devices
JPH05206135A (ja) 半導体装置の製造方法
KR20010014013A (ko) 비실리콘 기술에서 사용하기 위한 티타늄 질화물 확산장벽 및 금속화 방법
US5459087A (en) Method of fabricating a multi-layer gate electrode with annealing step
TW550715B (en) Method for manufacturing a microelectronic device and device manufacturing in accordance with said method
JP3344416B2 (ja) 半導体装置およびその製造方法
US7060583B2 (en) Method for manufacturing a bipolar transistor having a polysilicon emitter
JPH01130566A (ja) エミツタ‐ベース複合体の製法
JPS6257255A (ja) 化合物半導体装置の製造方法
JPS60169169A (ja) 半導体装置の製造方法
JPH10284437A (ja) 半導体装置の金属配線層形成方法
JP4147441B2 (ja) 化合物半導体装置
JP2906407B2 (ja) 半導体装置
JP2917872B2 (ja) 半導体装置の製造方法
JP2889240B2 (ja) 化合物半導体装置及びその製造方法
JP3034348B2 (ja) 半導体素子及び製造方法
JPH10209435A (ja) 半導体装置及びその製造方法
KR20010076080A (ko) 이종접합 쌍극자 소자 및 그 제조방법
JPH1092765A (ja) 半導体集積回路
GB2275570A (en) Diffusion barriers for FET connections

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees