JPH0722141B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0722141B2 JPH0722141B2 JP59043634A JP4363484A JPH0722141B2 JP H0722141 B2 JPH0722141 B2 JP H0722141B2 JP 59043634 A JP59043634 A JP 59043634A JP 4363484 A JP4363484 A JP 4363484A JP H0722141 B2 JPH0722141 B2 JP H0722141B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- metal layer
- electrode
- type iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 title description 10
- 239000002184 metal Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 description 7
- 238000005275 alloying Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 この発明は半導体素子の製造法，特にＰ型III−Ｖ族化
合物半導体のオーミック電極の製造法に関する。
合物半導体のオーミック電極の製造法に関する。
化合物半導体のオーミック電極に関しては，第１図なら
びに第２図に示すようなタイプのものが使用されてい
る。第１図の従来型電極はＰ型III−Ｖ族化合物半導体
１の表面に所定の絶縁用または保護用のSiO2膜またはSi
3N4膜２を施した後，その上にAuの第１金属層3,Znの第
２金属層４およびAuの第金属層３を順次蒸着して形成さ
れる。
びに第２図に示すようなタイプのものが使用されてい
る。第１図の従来型電極はＰ型III−Ｖ族化合物半導体
１の表面に所定の絶縁用または保護用のSiO2膜またはSi
3N4膜２を施した後，その上にAuの第１金属層3,Znの第
２金属層４およびAuの第金属層３を順次蒸着して形成さ
れる。
第２図の従来型電極は同じくＰ型III−Ｖ族化合物半導
体１の表面にTiの第１金属層5,Pt,Mo,WおよびCrのうち
１種の第２金属層６およびAuの第３金属層３を順次蒸着
して形成される。
体１の表面にTiの第１金属層5,Pt,Mo,WおよびCrのうち
１種の第２金属層６およびAuの第３金属層３を順次蒸着
して形成される。
第１図の従来他電極は合金化処理の再,Zn,Auおよび半導
体との間で合金層を形成することによって低い接触抵抗
を得ることができる。しかし，半導体内部へのAuのエレ
クトマイグレーションにより素子の特性が劣化して素子
の寿命に影響を与えるほか,SiO2またはSi3N4膜とAuとの
密着性が悪く，電極の剥離が発生するなどの欠点を有し
ている。一方，第２図の従来型電極は,Auと合金化しに
くいPt,Mo,WおよびCrのうち１種の金属層６をAu層３の
下に形成してAuのエレクトロマイグレーションを押える
とともに,SiO2膜またはSi3N4膜２などとの密着性のよい
Ti層５を最下層とすることにより電極の剥離を防止して
いる。しかしTiが半導体と合金化しにくいため第１図タ
イプの従来型電極と同程度の低い接触抵抗は得られない
という欠点を有する。
体との間で合金層を形成することによって低い接触抵抗
を得ることができる。しかし，半導体内部へのAuのエレ
クトマイグレーションにより素子の特性が劣化して素子
の寿命に影響を与えるほか,SiO2またはSi3N4膜とAuとの
密着性が悪く，電極の剥離が発生するなどの欠点を有し
ている。一方，第２図の従来型電極は,Auと合金化しに
くいPt,Mo,WおよびCrのうち１種の金属層６をAu層３の
下に形成してAuのエレクトロマイグレーションを押える
とともに,SiO2膜またはSi3N4膜２などとの密着性のよい
Ti層５を最下層とすることにより電極の剥離を防止して
いる。しかしTiが半導体と合金化しにくいため第１図タ
イプの従来型電極と同程度の低い接触抵抗は得られない
という欠点を有する。
本発明の目的は，第１図の従来型電極と同等の低い接触
抵抗をもつという利点と第２図の従来型電極のAuのエレ
クトロマイグレーションを押えるという利点を同時に具
備した電極の製造方法を提供することである。
抵抗をもつという利点と第２図の従来型電極のAuのエレ
クトロマイグレーションを押えるという利点を同時に具
備した電極の製造方法を提供することである。
本発明によれば,P型III−Ｖ族半導体表面にTi層,Zn層,P
t,Mo,W,Crのうち１種の層，およびAu層の４層の金属層
を順次蒸着して形成された電極が提供され，第１層のTi
層の厚みおよび合金化温度ならびに時間を適当に選択す
ることにより，第２層のZnが第１層のTi層を貫通してＰ
型III−Ｖ族半導体表面に，この半導体とZnとの合金層
を形成するので，接触抵抗の低い電極とすることができ
る。
t,Mo,W,Crのうち１種の層，およびAu層の４層の金属層
を順次蒸着して形成された電極が提供され，第１層のTi
層の厚みおよび合金化温度ならびに時間を適当に選択す
ることにより，第２層のZnが第１層のTi層を貫通してＰ
型III−Ｖ族半導体表面に，この半導体とZnとの合金層
を形成するので，接触抵抗の低い電極とすることができ
る。
次に本発明の半導体素子の製造方法を図にもとづいて詳
細に説明する。
細に説明する。
第３図において,1はＰ型III−Ｖ族半導体であり,GaAs,I
nP,InGaAs,InGaAsPなどのうちいずれか，またはこれら
の積層である。２はSiO2,Si3N4,Al2O3などの絶縁用およ
び半導体表面保護用の薄膜であって，これらはCVD法や
スパッタリング法などにより形成することができる。フ
オトリソグラフイにより窓７があけてあり，この上に本
拝命の方法によって金属層が蒸着されるがその構成が右
上部に拡大して示されている。
nP,InGaAs,InGaAsPなどのうちいずれか，またはこれら
の積層である。２はSiO2,Si3N4,Al2O3などの絶縁用およ
び半導体表面保護用の薄膜であって，これらはCVD法や
スパッタリング法などにより形成することができる。フ
オトリソグラフイにより窓７があけてあり，この上に本
拝命の方法によって金属層が蒸着されるがその構成が右
上部に拡大して示されている。
８は第１のTi層で，真空蒸着法またはスパッタリング法
で十分薄く50Å程度に形成される。次の9,10,11,はそれ
ぞれZn,Mo,およびAuの金属層であって，第１のTi層と同
様な方法で順次100Å〜１μｍの厚さに形成される。
で十分薄く50Å程度に形成される。次の9,10,11,はそれ
ぞれZn,Mo,およびAuの金属層であって，第１のTi層と同
様な方法で順次100Å〜１μｍの厚さに形成される。
このように金属層を積層して配列した理由について述べ
る第１のTi層８はSiO2またはSi3N4膜２との密着性がよ
いことから，電極のはがれを防止するために挿入され
る。第２のZn層は電極形成後の合金化処理によりZnがTi
中を拡散して半導体表面に到達し半導体との合金層を半
導体表面に形成し、低い接触抵抗を得るために挿入され
る。したがって，第１のTi層８はZnの拡散による貫通を
容易にするため，十分に薄くならなければならない。第
３の金属層のMo層10はMoが高触点金属であるため,Auと
の合金化が進みにくく，第４のAu層からのエレクトロマ
イグレーションを押えるためのものである。第４のAu層
はダイボンドまたはワイヤボンドを容易にするため最上
部に形成される。
る第１のTi層８はSiO2またはSi3N4膜２との密着性がよ
いことから，電極のはがれを防止するために挿入され
る。第２のZn層は電極形成後の合金化処理によりZnがTi
中を拡散して半導体表面に到達し半導体との合金層を半
導体表面に形成し、低い接触抵抗を得るために挿入され
る。したがって，第１のTi層８はZnの拡散による貫通を
容易にするため，十分に薄くならなければならない。第
３の金属層のMo層10はMoが高触点金属であるため,Auと
の合金化が進みにくく，第４のAu層からのエレクトロマ
イグレーションを押えるためのものである。第４のAu層
はダイボンドまたはワイヤボンドを容易にするため最上
部に形成される。
以上のようにしてこれらの金属層が形成されてから，電
極金属として不用の部分を取除く。それにはフオトリソ
グラフイ技術と化学エッチング法，プラズマエッチング
法およびリフトオフ法などが利用される。
極金属として不用の部分を取除く。それにはフオトリソ
グラフイ技術と化学エッチング法，プラズマエッチング
法およびリフトオフ法などが利用される。
次いで,H2,N2,Arガスの一種あるいはこれらの混合ガ
ス，または真空中の雰囲気で熱処理を施し，第２の金属
層のZnを第１のTi層を貫通させて,P型III−Ｖ族化合物
半導体の表面に至らしめこの半導体とZnとの合金層を形
成させる。
ス，または真空中の雰囲気で熱処理を施し，第２の金属
層のZnを第１のTi層を貫通させて,P型III−Ｖ族化合物
半導体の表面に至らしめこの半導体とZnとの合金層を形
成させる。
以上述べた如く，本発明の製造方法によって得られる電
極は，第２図に示した従来型の電極において第１層のTi
の上にZn層を形成せしめるとともに，第１層のTi層の厚
さ及びその合金化条件を適当に選ぶことによりこのZnが
Ti層を貫通して合金層を半導体表面に形成せしめたこと
によって，第１図に示した従来型電極と同等の低い接触
抵抗を有するという利点と，第２図の従来型電極に見ら
れるようなAuのエレクトロマイグレーションを押えると
いう利点とを同時に達成することができる。
極は，第２図に示した従来型の電極において第１層のTi
の上にZn層を形成せしめるとともに，第１層のTi層の厚
さ及びその合金化条件を適当に選ぶことによりこのZnが
Ti層を貫通して合金層を半導体表面に形成せしめたこと
によって，第１図に示した従来型電極と同等の低い接触
抵抗を有するという利点と，第２図の従来型電極に見ら
れるようなAuのエレクトロマイグレーションを押えると
いう利点とを同時に達成することができる。
したがって，本発明によって,GaAs,InP系など化合物半
導体を使用する発光ダイオード，受光ダイオード，半導
体用の新規な素子が提供されることとなる。
導体を使用する発光ダイオード，受光ダイオード，半導
体用の新規な素子が提供されることとなる。
第１図および第２図はいずれも従来型のＰ型III−Ｖ族
半導体素子を示す模式断面図である。第３図は本発明の
製造方法によって得られるＰ型III−Ｖ族半導体素子を
示す模式断面図である。これらの図面の数字はそれぞれ
下記を示すものである。 1:P型III−Ｖ族半導体、7:窓 2:SiO1またはSi3N4膜、8:Ti層 3:Au層、9:Zn層 4:Zn層、10:Mo層 5:Ti層、11:Au層 6:Pt,Mo,W,Crのうち １種の層
半導体素子を示す模式断面図である。第３図は本発明の
製造方法によって得られるＰ型III−Ｖ族半導体素子を
示す模式断面図である。これらの図面の数字はそれぞれ
下記を示すものである。 1:P型III−Ｖ族半導体、7:窓 2:SiO1またはSi3N4膜、8:Ti層 3:Au層、9:Zn層 4:Zn層、10:Mo層 5:Ti層、11:Au層 6:Pt,Mo,W,Crのうち １種の層
Claims (1)
- 【請求項１】Ｐ型III−Ｖ族化合物半導体の表面に厚さ
が約50ÅのTiの第１金属層、Znの第２金属層、Pt、Mo、
Ｗ、Crのうち１種の第３金属層、およびAuの第４金属層
を順次積層し、この積層された半導体をH2、N2、Arガス
の１種またはこれらの混合ガスあるいは真空中の雰囲気
において熱処理し、第２金属層のZnをTiの第１金属層を
貫通させて該半導体の表面に至らしめ、該半導体とZnと
の合金層を形成させることを特徴とする半導体素子の製
造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59043634A JPH0722141B2 (ja) | 1984-03-07 | 1984-03-07 | 半導体素子の製造方法 |
| CA000475424A CA1224886A (en) | 1984-03-07 | 1985-02-28 | Semiconductor device and process for producing the same |
| US06/708,052 US4673593A (en) | 1984-03-07 | 1985-03-04 | Process for forming an ohmic electrode on a p-type III-V compound semiconductor |
| AU39450/85A AU579612B2 (en) | 1984-03-07 | 1985-03-04 | Semiconductor device and process for producing the same |
| DE8585301534T DE3572256D1 (en) | 1984-03-07 | 1985-03-06 | Ohmic contact for iii-v semiconductor and method of forming it |
| EP85301534A EP0156551B1 (en) | 1984-03-07 | 1985-03-06 | Ohmic contact for iii-v semiconductor and method of forming it |
| US07/300,235 US4914499A (en) | 1984-03-07 | 1989-01-23 | Semiconductor device having an ohmic electrode on a p-type III-V compound semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59043634A JPH0722141B2 (ja) | 1984-03-07 | 1984-03-07 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60196937A JPS60196937A (ja) | 1985-10-05 |
| JPH0722141B2 true JPH0722141B2 (ja) | 1995-03-08 |
Family
ID=12669293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59043634A Expired - Lifetime JPH0722141B2 (ja) | 1984-03-07 | 1984-03-07 | 半導体素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US4673593A (ja) |
| EP (1) | EP0156551B1 (ja) |
| JP (1) | JPH0722141B2 (ja) |
| AU (1) | AU579612B2 (ja) |
| CA (1) | CA1224886A (ja) |
| DE (1) | DE3572256D1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0222395A1 (en) * | 1985-11-13 | 1987-05-20 | Kabushiki Kaisha Toshiba | Improvement in electrode structure of photosemiconductor device |
| JPS635519A (ja) * | 1986-06-25 | 1988-01-11 | Nec Corp | 半導体の電極形成方法 |
| EP0460531A1 (de) * | 1990-06-07 | 1991-12-11 | Siemens Aktiengesellschaft | Kontaktmetallisierung auf Halbleitermaterial |
| US5063174A (en) * | 1990-09-18 | 1991-11-05 | Polaroid Corporation | Si/Au/Ni alloyed ohmic contact to n-GaAs and fabricating process therefor |
| US5158896A (en) * | 1991-07-03 | 1992-10-27 | International Business Machines Corporation | Method for fabricating group III-V heterostructure devices having self-aligned graded contact diffusion regions |
| US5422307A (en) * | 1992-03-03 | 1995-06-06 | Sumitomo Electric Industries, Ltd. | Method of making an ohmic electrode using a TiW layer and an Au layer |
| DE4209842A1 (de) * | 1992-03-26 | 1993-09-30 | Licentia Gmbh | Verfahren zum Herstellen einer flächigen Photodiodennanordnung |
| US5656542A (en) * | 1993-05-28 | 1997-08-12 | Kabushiki Kaisha Toshiba | Method for manufacturing wiring in groove |
| US5440173A (en) * | 1993-09-17 | 1995-08-08 | Radiant Technologies | High-temperature electrical contact for making contact to ceramic materials and improved circuit element using the same |
| US5523623A (en) * | 1994-03-09 | 1996-06-04 | Matsushita Electric Industrial Co., Ltd. | Ohmic electrode for a p-type compound semiconductor and a bipolar transistor incorporating the ohmic electrode |
| US5645889A (en) * | 1995-06-07 | 1997-07-08 | Congoleum Corporation | Decorative surface coverings and methods for making |
| JP3654037B2 (ja) * | 1999-03-25 | 2005-06-02 | 住友電気工業株式会社 | オーミック電極とその製造方法、および半導体装置 |
| JP3881472B2 (ja) * | 1999-04-15 | 2007-02-14 | ローム株式会社 | 半導体発光素子の製法 |
| DE10064479A1 (de) * | 2000-12-22 | 2002-07-04 | United Monolithic Semiconduct | Verfahren zur Herstellung eines mikroelektronischen Bauelements |
| JP2003338260A (ja) * | 2002-05-21 | 2003-11-28 | Hamamatsu Photonics Kk | 半導体光電面とその製造方法、及びこの半導体光電面を用いた光検出管 |
| DE102005015132A1 (de) * | 2005-03-31 | 2006-10-05 | Rwe Space Solar Power Gmbh | Solarzelle |
| US7973304B2 (en) * | 2007-02-06 | 2011-07-05 | International Rectifier Corporation | III-nitride semiconductor device |
| US11195721B2 (en) * | 2018-01-16 | 2021-12-07 | Princeton Optronics, Inc. | Ohmic contacts and methods for manufacturing the same |
| JP7218314B2 (ja) * | 2020-03-13 | 2023-02-06 | 株式会社東芝 | 半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3785892A (en) * | 1972-05-19 | 1974-01-15 | Motorola Inc | Method of forming metallization backing for silicon wafer |
| FR2230078B1 (ja) * | 1973-05-18 | 1977-07-29 | Radiotechnique Compelec | |
| US3914785A (en) * | 1973-12-03 | 1975-10-21 | Bell Telephone Labor Inc | Germanium doped GaAs layer as an ohmic contact |
| FR2394894A1 (fr) * | 1977-06-17 | 1979-01-12 | Thomson Csf | Dispositif de prise de contact sur un element semiconducteur |
| JPS5532213A (en) * | 1978-08-24 | 1980-03-06 | Pioneer Electronic Corp | Tape recorder |
| US4414561A (en) * | 1979-09-27 | 1983-11-08 | Bell Telephone Laboratories, Incorporated | Beryllium-gold ohmic contact to a semiconductor device |
| JPS55120132A (en) * | 1979-11-30 | 1980-09-16 | Sumitomo Electric Ind Ltd | Manufacture of semiconductor element |
| DE3011952C2 (de) * | 1980-03-27 | 1982-06-09 | Siemens AG, 1000 Berlin und 8000 München | Sperrfreier niederohmiger Kontakt auf III-V-Halbleitermaterial |
| JPS5877259A (ja) * | 1981-11-04 | 1983-05-10 | Hitachi Ltd | 半導体装置 |
| JPS599965A (ja) * | 1982-07-08 | 1984-01-19 | Mitsubishi Electric Corp | 半導体装置の電極およびその製造方法 |
| US4471005A (en) * | 1983-01-24 | 1984-09-11 | At&T Bell Laboratories | Ohmic contact to p-type Group III-V semiconductors |
| DE3318683C1 (de) * | 1983-05-21 | 1984-12-13 | Telefunken electronic GmbH, 7100 Heilbronn | Legierter Kontakt für n-leitendes GaAlAs-Halbleitermaterial |
| US4510514A (en) * | 1983-08-08 | 1985-04-09 | At&T Bell Laboratories | Ohmic contacts for semiconductor devices |
-
1984
- 1984-03-07 JP JP59043634A patent/JPH0722141B2/ja not_active Expired - Lifetime
-
1985
- 1985-02-28 CA CA000475424A patent/CA1224886A/en not_active Expired
- 1985-03-04 US US06/708,052 patent/US4673593A/en not_active Expired - Lifetime
- 1985-03-04 AU AU39450/85A patent/AU579612B2/en not_active Ceased
- 1985-03-06 DE DE8585301534T patent/DE3572256D1/de not_active Expired
- 1985-03-06 EP EP85301534A patent/EP0156551B1/en not_active Expired
-
1989
- 1989-01-23 US US07/300,235 patent/US4914499A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| AU579612B2 (en) | 1988-12-01 |
| US4673593A (en) | 1987-06-16 |
| EP0156551A1 (en) | 1985-10-02 |
| DE3572256D1 (en) | 1989-09-14 |
| CA1224886A (en) | 1987-07-28 |
| JPS60196937A (ja) | 1985-10-05 |
| EP0156551B1 (en) | 1989-08-09 |
| AU3945085A (en) | 1985-09-12 |
| US4914499A (en) | 1990-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0722141B2 (ja) | 半導体素子の製造方法 | |
| JP3292044B2 (ja) | ｐ伝導形３族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法 | |
| CA2019026C (en) | Electrode structure for iii-v compound semiconductor element and method of manufacturing the same | |
| US3642528A (en) | Semiconductor device and method of making same | |
| US5179041A (en) | Method for manufacturing an electrode structure for III-V compound semiconductor element | |
| JP3304541B2 (ja) | オーミック電極の形成方法 | |
| JPS5835919A (ja) | 金属半導体接合電極の製造方法 | |
| JP2000277455A (ja) | オーミック電極およびその製造方法 | |
| JPS6395661A (ja) | 半導体素子電極 | |
| JP2959493B2 (ja) | 半導体発光素子 | |
| JPS61187364A (ja) | オ−ム性電極 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JP2569032B2 (ja) | 半導体装置 | |
| JPH06104424A (ja) | ショットキバリヤ型ダイオード及びその製造方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JP2000311902A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS60160120A (ja) | 半導体素子用電極の形成方法 | |
| JP3175311B2 (ja) | 半導体デバイスのオーミック電極とその形成方法 | |
| JP2719678B2 (ja) | オーミック電極及びその形成方法 | |
| JPS6029217B2 (ja) | 半導体装置の製造方法 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JPH10173226A (ja) | 半導体発光素子 | |
| JP2611434B2 (ja) | ショットキーバリアダイオードの製造方法 | |
| JPS61231760A (ja) | 化合物半導体素子 | |
| JPH067575B2 (ja) | 多層配線法 |