JP2719678B2 - オーミック電極及びその形成方法 - Google Patents
オーミック電極及びその形成方法Info
- Publication number
- JP2719678B2 JP2719678B2 JP63322928A JP32292888A JP2719678B2 JP 2719678 B2 JP2719678 B2 JP 2719678B2 JP 63322928 A JP63322928 A JP 63322928A JP 32292888 A JP32292888 A JP 32292888A JP 2719678 B2 JP2719678 B2 JP 2719678B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- forming
- ohmic electrode
- ohmic
- gaas substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ｎ型GaAs基板上に形成されたオーミック
電極及びその形成方法に関するものである。
電極及びその形成方法に関するものである。
化合物半導体素子に電極を形成する方法として、オー
ミック電極形成技術がある。金属と半導体とを接触させ
たとき、界面でのキャリアの再結合速度が非常に速い
場合、ショットキー障壁が十分低い場合、キャリア
がトンネルできるほど障壁が十分薄い場合はオーミック
接触になる（LSIハンドブック、電子通信学会編、p.71
0）。このオーミック接触の最も一般的な方法として、
合金化法（alloyed ohmic contact）がある。これは、
幾種かの合金を被着し、熱処理により半導体と合金化さ
せオーミックにするもので、ベース金属としてAu、Ag、
Inなどを用い、ドーパントとしてｎ形には、Si、Ge、S
n、Se、Teを、ｐ形には、Zn、Cd、Be、Mgを添加したも
のが多く使用されている。この中でも特に、ｎ型GaAs基
板にAu、Ge、Niを形成するオーミック電極は最もよく使
用される。
ミック電極形成技術がある。金属と半導体とを接触させ
たとき、界面でのキャリアの再結合速度が非常に速い
場合、ショットキー障壁が十分低い場合、キャリア
がトンネルできるほど障壁が十分薄い場合はオーミック
接触になる（LSIハンドブック、電子通信学会編、p.71
0）。このオーミック接触の最も一般的な方法として、
合金化法（alloyed ohmic contact）がある。これは、
幾種かの合金を被着し、熱処理により半導体と合金化さ
せオーミックにするもので、ベース金属としてAu、Ag、
Inなどを用い、ドーパントとしてｎ形には、Si、Ge、S
n、Se、Teを、ｐ形には、Zn、Cd、Be、Mgを添加したも
のが多く使用されている。この中でも特に、ｎ型GaAs基
板にAu、Ge、Niを形成するオーミック電極は最もよく使
用される。
この種のオーミック電極は、基板上に形成される薄膜
の種類により、 GaAs基板上にAuGe薄膜、その上にNi
薄膜を形成した２層構造（以下、「Ni/AuGe/GaAs系」と
いう。）電極、 GaAs基板上にAuGeNi薄膜、その上に
Ni薄膜を形成した２層構造（以下、「Ni/AuGeNi系」と
いう。）電極、 GaAs基板上にNi薄膜、その上にGe薄
膜、さらにAu薄膜を形成した３層構造（以下、「Au/Ge/
Ni系」という。）電極、 GaAs基板上にGe薄膜、その
上にAu薄膜、さらにNi薄膜を形成した３層構造（以下、
「Ni/Au/Ge系」という。）電極、の４種類に大別でき
る。
の種類により、 GaAs基板上にAuGe薄膜、その上にNi
薄膜を形成した２層構造（以下、「Ni/AuGe/GaAs系」と
いう。）電極、 GaAs基板上にAuGeNi薄膜、その上に
Ni薄膜を形成した２層構造（以下、「Ni/AuGeNi系」と
いう。）電極、 GaAs基板上にNi薄膜、その上にGe薄
膜、さらにAu薄膜を形成した３層構造（以下、「Au/Ge/
Ni系」という。）電極、 GaAs基板上にGe薄膜、その
上にAu薄膜、さらにNi薄膜を形成した３層構造（以下、
「Ni/Au/Ge系」という。）電極、の４種類に大別でき
る。
以下、この中でよく使用されているNi/AuGe/GaAs系電
極について説明する。AuGeの共晶温度は356℃、AuGaの
共晶温度は341℃なので、この温度で液層が形成され
る。GaAs表面には自然酸化膜が存在するため、分解が起
こるのは自然酸化膜が除去された部分に限られ、この濡
れた部分にAuGe溶液が凝集し、いわゆるボールアップと
呼ばれる不規則な合金化が進行する。Niは、この不規則
な合金化を防ぐために添加されている。Niは、GaAsと強
い固相反応を持つため、NiがGaAs界面に拡散し、GaAsを
固相で分解してNiAs、β−AuGaを形成する。この固相反
応で自然酸化膜が除去されるため、ボールアップを生じ
ない。高濃度層形成は、GaAs表面へのGeの拡散によって
なされる（LSIハンドブック、電子通信学会編、p.71
0）。
極について説明する。AuGeの共晶温度は356℃、AuGaの
共晶温度は341℃なので、この温度で液層が形成され
る。GaAs表面には自然酸化膜が存在するため、分解が起
こるのは自然酸化膜が除去された部分に限られ、この濡
れた部分にAuGe溶液が凝集し、いわゆるボールアップと
呼ばれる不規則な合金化が進行する。Niは、この不規則
な合金化を防ぐために添加されている。Niは、GaAsと強
い固相反応を持つため、NiがGaAs界面に拡散し、GaAsを
固相で分解してNiAs、β−AuGaを形成する。この固相反
応で自然酸化膜が除去されるため、ボールアップを生じ
ない。高濃度層形成は、GaAs表面へのGeの拡散によって
なされる（LSIハンドブック、電子通信学会編、p.71
0）。
第３図は、従来のオーミック電極及びその形成方法を
示すものである。従来のオーミック電極は、前述したよ
うに、基板上に形成されたAuGe薄膜と、その上面に形成
されたNi薄膜の２層構造で形成されている。以下、その
形成方法を説明する。まず、化合物半導体としてGaAs基
板１上にAuGe薄膜２を真空蒸着で形成する（ステップ10
1）。さらに、このAuGe薄膜２上にNi薄膜３を真空蒸着
で形成する（ステップ102）。次に、以上の工程で形成
されたAuGe薄膜２およびNi薄膜３を、350℃以上で加熱
することにより（ステップ103）、オーミック接合を形
成し（ステップ104）、Ni/AuGeから成るオーミック電極
４が形成される。
示すものである。従来のオーミック電極は、前述したよ
うに、基板上に形成されたAuGe薄膜と、その上面に形成
されたNi薄膜の２層構造で形成されている。以下、その
形成方法を説明する。まず、化合物半導体としてGaAs基
板１上にAuGe薄膜２を真空蒸着で形成する（ステップ10
1）。さらに、このAuGe薄膜２上にNi薄膜３を真空蒸着
で形成する（ステップ102）。次に、以上の工程で形成
されたAuGe薄膜２およびNi薄膜３を、350℃以上で加熱
することにより（ステップ103）、オーミック接合を形
成し（ステップ104）、Ni/AuGeから成るオーミック電極
４が形成される。
一般的にオーミック電極は、半導体素子が多方面で利
用されることから、あらゆる環 境の下で使用されている。しかしながら、従来のオーミ
ック電極は耐熱性が乏しいので、例えば環境の温度変化
が生じると、接触抵抗が増加し、半導体素子としての機
能に支障が生じる。その為、温度変化に対して、十分な
信頼性が得られなかった。
用されることから、あらゆる環 境の下で使用されている。しかしながら、従来のオーミ
ック電極は耐熱性が乏しいので、例えば環境の温度変化
が生じると、接触抵抗が増加し、半導体素子としての機
能に支障が生じる。その為、温度変化に対して、十分な
信頼性が得られなかった。
また、オーミック電極を形成する為に要する時間が長
く、生産性が悪いという欠点があった。
く、生産性が悪いという欠点があった。
そこで本発明は、温度変化に対して信頼性の高いオー
ミック電極を提供することを目的とするものである。
ミック電極を提供することを目的とするものである。
また、生産性が良く、耐熱性の高い電極を形成するこ
とができる電極形成方法を提供するものである。
とができる電極形成方法を提供するものである。
［課題を解決するための手段］ 上記課題を解決するため、この発明に係るオーミック
電極は、ｎ型GaAs基板上に50オングストローム以上200
オングストローム以下の厚さを有するゲルマニウム（G
e）薄膜を形成し、このゲルマニウム薄膜上にプラチナ
（Pt）薄膜を形成した後、ゲルマニウム薄膜とプラチナ
薄膜とを合金化してなるオーミック電極であり、ｎ型Ga
As基板中にはプラチナが拡散されている。
電極は、ｎ型GaAs基板上に50オングストローム以上200
オングストローム以下の厚さを有するゲルマニウム（G
e）薄膜を形成し、このゲルマニウム薄膜上にプラチナ
（Pt）薄膜を形成した後、ゲルマニウム薄膜とプラチナ
薄膜とを合金化してなるオーミック電極であり、ｎ型Ga
As基板中にはプラチナが拡散されている。
また、この発明に係るオーミック電極の形成方法は、
ｎ型GaAs基板上に50オングストローム以上200オングス
トローム以下の厚さを有するGe薄膜を形成する第１薄膜
形成工程と、第１薄膜形成工程によるGe薄膜の形成後直
ちにGe薄膜上にPt薄膜を形成する第２薄膜形成工程と、
Ge薄膜及びPt薄膜を700℃以上900℃以下の温度で15秒以
内の時間にわたって加熱する加熱工程と、を含んで構成
される。
ｎ型GaAs基板上に50オングストローム以上200オングス
トローム以下の厚さを有するGe薄膜を形成する第１薄膜
形成工程と、第１薄膜形成工程によるGe薄膜の形成後直
ちにGe薄膜上にPt薄膜を形成する第２薄膜形成工程と、
Ge薄膜及びPt薄膜を700℃以上900℃以下の温度で15秒以
内の時間にわたって加熱する加熱工程と、を含んで構成
される。
この発明に係るオーミック電極は、以上のように構成
されているので、耐熱性の高いオーミック電極を形成す
ることができる。
されているので、耐熱性の高いオーミック電極を形成す
ることができる。
また、この発明に係るオーミック電極の形成方法は、
短時間で上記電極を形成することができ、作業時間が短
縮化する。
短時間で上記電極を形成することができ、作業時間が短
縮化する。
以下、この発明の一実施例に係るオーミック電極及び
その形成方法を添付図面に基づき説明する。なお、説明
において同一要素には同一符号を用い、重複する説明は
省略する。
その形成方法を添付図面に基づき説明する。なお、説明
において同一要素には同一符号を用い、重複する説明は
省略する。
第１図は、この発明の一実施例に係るオーミック電極
を示すものである。この発明は基本的に、Ge薄膜５及び
Pt薄膜６を含む２層構造で構成されている。ここで、Ge
薄膜５は、ｎ型GaAs基板１上に、膜厚50〜200オングス
トロームで形成されている。このGe薄膜５の上面にはPt
薄膜６が、このGe薄膜５より少なくとも厚くなるように
形成されている。従って、Ge薄膜５が100オングストロ
ームで形成された場合には、Pt薄膜６は少なくとも100
オングストロームを越えるような膜厚で形成される。
を示すものである。この発明は基本的に、Ge薄膜５及び
Pt薄膜６を含む２層構造で構成されている。ここで、Ge
薄膜５は、ｎ型GaAs基板１上に、膜厚50〜200オングス
トロームで形成されている。このGe薄膜５の上面にはPt
薄膜６が、このGe薄膜５より少なくとも厚くなるように
形成されている。従って、Ge薄膜５が100オングストロ
ームで形成された場合には、Pt薄膜６は少なくとも100
オングストロームを越えるような膜厚で形成される。
第２図は、この発明の一実施例に係るオーミック電極
の形成方法を示す工程図である。この電極形成方法は、
基本的に、第１薄膜形成工程、第２薄膜形成工程及び加
熱工程を含んで構成される。
の形成方法を示す工程図である。この電極形成方法は、
基本的に、第１薄膜形成工程、第２薄膜形成工程及び加
熱工程を含んで構成される。
第１薄膜形成工程では、ｎ型GaAs基板１上に、Ge薄膜
５を真空蒸着法で形成する（ステップ201）。この場
合、Ge薄膜５の膜厚が50オングストローム未満になると
膜厚の制御が困難になるとともに、GaAs中のドナーとし
て不十分な量となる。また、200オングストロームを越
えると、Pt−Ga反応による基板中のGa空孔を生成する際
の、PtのGaAs中への拡散の障害になる。従って、この膜
厚は50〜200オングストロームの範囲で設定することが
望ましい。
５を真空蒸着法で形成する（ステップ201）。この場
合、Ge薄膜５の膜厚が50オングストローム未満になると
膜厚の制御が困難になるとともに、GaAs中のドナーとし
て不十分な量となる。また、200オングストロームを越
えると、Pt−Ga反応による基板中のGa空孔を生成する際
の、PtのGaAs中への拡散の障害になる。従って、この膜
厚は50〜200オングストロームの範囲で設定することが
望ましい。
第２薄膜形成工程では、Ge薄膜５上にPt薄膜６を真空
蒸着法で形成する（ステップ202）。この場合、Pt薄膜
６の膜厚がGe薄膜５の膜厚より大きくなるように形成す
ることが望ましい。
蒸着法で形成する（ステップ202）。この場合、Pt薄膜
６の膜厚がGe薄膜５の膜厚より大きくなるように形成す
ることが望ましい。
加熱工程では、Ge薄膜５、Pt薄膜６が形成された後、
合金化温度で短時間熱処理法で加熱する（ステップ20
3）。この場合、加熱温度が700℃未満になるとオーミッ
ク性が得られず、900℃を越えると基板のAsが抜けるお
それがある。従って、加熱温度は700℃以上900℃以下に
設定することが望ましい。この場合、加熱時間が15秒を
越えると接触抵抗が増大し実用性がなくなるので、加熱
時間は15秒以内とする。この加熱工程を経て、オーミッ
ク接合が形成され（ステップ204）、オーミック電極が
形成される（ステップ205）。この場合、加熱工程をN2
ガス雰囲気中で行うことにより、加熱用電極の酸化を防
止することができる。
合金化温度で短時間熱処理法で加熱する（ステップ20
3）。この場合、加熱温度が700℃未満になるとオーミッ
ク性が得られず、900℃を越えると基板のAsが抜けるお
それがある。従って、加熱温度は700℃以上900℃以下に
設定することが望ましい。この場合、加熱時間が15秒を
越えると接触抵抗が増大し実用性がなくなるので、加熱
時間は15秒以内とする。この加熱工程を経て、オーミッ
ク接合が形成され（ステップ204）、オーミック電極が
形成される（ステップ205）。この場合、加熱工程をN2
ガス雰囲気中で行うことにより、加熱用電極の酸化を防
止することができる。
なお、この発明は上記実施例に限定されるものでな
い。この実施例では、薄膜の形成方法として真空蒸着法
を使用しているが、例えばスパッタ法、イオンプレーテ
ィング法、気相成長法（CVD）、光エネルギを利用した
膜形成方法（ホトデポジッション）等でもよい。
い。この実施例では、薄膜の形成方法として真空蒸着法
を使用しているが、例えばスパッタ法、イオンプレーテ
ィング法、気相成長法（CVD）、光エネルギを利用した
膜形成方法（ホトデポジッション）等でもよい。
また、この発明はショットキーダイオード、抵抗等の
すべての素子に適用することができる。
すべての素子に適用することができる。
さらに、短時間熱処理法はフラッシュランプアニール
に限定されるものではなく、例えば、ハロゲンランプや
カーボンヒータによるアニール、レーザアニール、電子
ビームアニール等でもよい。
に限定されるものではなく、例えば、ハロゲンランプや
カーボンヒータによるアニール、レーザアニール、電子
ビームアニール等でもよい。
次に、この実施例に係る実験結果を示す。上記形成方
法に基づき、Ge薄膜を100オングストローム、Pt薄膜を1
000オングストローム形成し、800℃で５秒間短時間熱処
理法で加熱し、電極をｎ型GaAs基板上に形成したとこ
ろ、耐熱性がよく、オーミック性が確認された。その
為、WSi等の耐熱ゲート材料と併せて注入層の活性化ア
ニールにも耐えるオーミック電極として利用することが
できる。
法に基づき、Ge薄膜を100オングストローム、Pt薄膜を1
000オングストローム形成し、800℃で５秒間短時間熱処
理法で加熱し、電極をｎ型GaAs基板上に形成したとこ
ろ、耐熱性がよく、オーミック性が確認された。その
為、WSi等の耐熱ゲート材料と併せて注入層の活性化ア
ニールにも耐えるオーミック電極として利用することが
できる。
この発明に係るオーミック電極は、以上説明したよう
に構成されているので、オーミック電極の耐熱性を向上
させることができ、熱に対する信頼性を高めることがで
きる。
に構成されているので、オーミック電極の耐熱性を向上
させることができ、熱に対する信頼性を高めることがで
きる。
また、この発明に係るオーミック電極の形成方法は、
短時間で耐熱性の高いオーミック電極を形成することが
でき、生産性を向上させることができる。
短時間で耐熱性の高いオーミック電極を形成することが
でき、生産性を向上させることができる。
第１図は、この発明の一実施例に係るオーミック電極の
構造を示す断面図、第２図は、この発明の一実施例に係
るオーミック電極の形成方法を示す工程図、第３図は、
従来技術に係るオーミック電極の形成方法を示す工程図
である。 １……GaAs基板 ２……AuGe薄膜 ３……Ni薄膜 ４……オーミック電極 ５……Ge薄膜 ６……Pt薄膜
構造を示す断面図、第２図は、この発明の一実施例に係
るオーミック電極の形成方法を示す工程図、第３図は、
従来技術に係るオーミック電極の形成方法を示す工程図
である。 １……GaAs基板 ２……AuGe薄膜 ３……Ni薄膜 ４……オーミック電極 ５……Ge薄膜 ６……Pt薄膜
Claims (2)
- 【請求項１】ｎ型GaAs基板上に50オングストローム以上
200オングストローム以下の厚さを有するゲルマニウム
（Ge）薄膜を形成し、このゲルマニウム薄膜上にプラチ
ナ（Pt）薄膜を形成した後、前記ゲルマニウム薄膜と前
記プラチナ薄膜とを合金化してなるオーミック電極であ
って、 前記ｎ型GaAs基板中にプラチナが拡散されているオーミ
ック電極。 - 【請求項２】ｎ型GaAs基板上に50オングストローム以上
200オングストローム以下の厚さを有するゲルマニウム
（Ge）薄膜を形成する第１薄膜形成工程と、 前記第１薄膜形成工程による前記Ge薄膜の形成後直ちに
前記Ge薄膜上にプラチナ（Pt）薄膜を形成する第２薄膜
形成工程と、 前記Ge薄膜及び前記Pt薄膜を700℃以上900℃以下の温度
で15秒以内の時間にわたって加熱する加熱工程と、 を含んで構成されるオーミック電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322928A JP2719678B2 (ja) | 1988-12-21 | 1988-12-21 | オーミック電極及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322928A JP2719678B2 (ja) | 1988-12-21 | 1988-12-21 | オーミック電極及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02166770A JPH02166770A (ja) | 1990-06-27 |
| JP2719678B2 true JP2719678B2 (ja) | 1998-02-25 |
Family
ID=18149194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63322928A Expired - Fee Related JP2719678B2 (ja) | 1988-12-21 | 1988-12-21 | オーミック電極及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2719678B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5227333A (en) * | 1992-02-27 | 1993-07-13 | International Business Machines Corporation | Local interconnection having a germanium layer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0616502B2 (ja) * | 1983-05-17 | 1994-03-02 | 株式会社東芝 | 半導体素子の製造方法 |
-
1988
- 1988-12-21 JP JP63322928A patent/JP2719678B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02166770A (ja) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3583451B2 (ja) | 半導体デバイスの作製方法 | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| JPH0722141B2 (ja) | 半導体素子の製造方法 | |
| JP3093774B2 (ja) | 電極構造 | |
| JP2907452B2 (ja) | 化合物半導体用電極 | |
| JP3587224B2 (ja) | オーミック電極 | |
| JP2719678B2 (ja) | オーミック電極及びその形成方法 | |
| JP2599432B2 (ja) | オーミック電極の形成方法 | |
| US20040248335A1 (en) | Electrode structures for p-type nitride semiconductores and methods of making same | |
| JP2599433B2 (ja) | オーミック電極の形成方法 | |
| JPH03184377A (ja) | 化合物半導体用電極 | |
| JP2000277455A (ja) | オーミック電極およびその製造方法 | |
| JPH05315595A (ja) | 化合物半導体装置 | |
| US4081824A (en) | Ohmic contact to aluminum-containing compound semiconductors | |
| JPS627159A (ja) | 半導体装置 | |
| Berthoud | Aluminum alloying in silicon integrated circuits | |
| JPH06326051A (ja) | オーミック電極及びその形成方法 | |
| JPS6029217B2 (ja) | 半導体装置の製造方法 | |
| JP3876397B2 (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JPS5845832B2 (ja) | キンゾク−ハンドウタイセイリユウセイセツゴウノ セイホウ | |
| JP3096133B2 (ja) | 化合物半導体装置 | |
| JP2002261044A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3123217B2 (ja) | オーミック電極の形成方法 | |
| JPH0658897B2 (ja) | ｎ型ＧａＡｓ及びｎ型ＧａＡ▲ｌ▼Ａｓ用オーミック電極の製造方法 | |
| JP4123200B2 (ja) | オーミック電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |