JP2599433B2 - オーミック電極の形成方法 - Google Patents
オーミック電極の形成方法Info
- Publication number
- JP2599433B2 JP2599433B2 JP63160262A JP16026288A JP2599433B2 JP 2599433 B2 JP2599433 B2 JP 2599433B2 JP 63160262 A JP63160262 A JP 63160262A JP 16026288 A JP16026288 A JP 16026288A JP 2599433 B2 JP2599433 B2 JP 2599433B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- auge
- heating
- forming
- ohmic electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ｎ型GaAs基板上にオーミック電極を形成
する方法に関するものである。
する方法に関するものである。
化合物半導体素子に電極を形成する方法として、オー
ミック電極形成技術がある。金属と半導体とを接触させ
たとき、界面でのキャリアの再結合速度が非常に速い
場合、ショットキー障壁が十分低い場合、キャリア
がトンネルできるほど障壁が十分薄い場合はオーミック
接触になる（LSIハンドブック、電子通信学会編、p.71
0）。このオーミック接触の最も一般的な方法として、
合金化法（alloyed ohmic contact）がある。これは、
幾種かの合金を被着し、熱処理により半導体と合金化さ
せオーミックにするもので、ベース金属としてAu、Ag、
Inなどを用い、ドーパントとしてｎ形には、Si、Ge、S
n、Se、Teを、ｐ形には、Zn、Cd、Be、Mgを添加したも
のが多く使用されている。この中でも特に、ｎ型GaAs基
板にAu、Ge、Niを形成するオーミック電極は最もよく使
用される。
ミック電極形成技術がある。金属と半導体とを接触させ
たとき、界面でのキャリアの再結合速度が非常に速い
場合、ショットキー障壁が十分低い場合、キャリア
がトンネルできるほど障壁が十分薄い場合はオーミック
接触になる（LSIハンドブック、電子通信学会編、p.71
0）。このオーミック接触の最も一般的な方法として、
合金化法（alloyed ohmic contact）がある。これは、
幾種かの合金を被着し、熱処理により半導体と合金化さ
せオーミックにするもので、ベース金属としてAu、Ag、
Inなどを用い、ドーパントとしてｎ形には、Si、Ge、S
n、Se、Teを、ｐ形には、Zn、Cd、Be、Mgを添加したも
のが多く使用されている。この中でも特に、ｎ型GaAs基
板にAu、Ge、Niを形成するオーミック電極は最もよく使
用される。
この種のオーミック電極は、基板上に形成される薄膜
の種類により、 GaAs基板上にAuGe薄膜、その上にNi
薄膜を形成した２層構造（以下、「Ni/AuGe/GaAs系」と
いう。）電極、 GaAs基板上にAuGeNi薄膜、その上に
Ni薄膜を形成した２層構造（以下、「Ni/AuGeNi系」と
いう。）電極、 GaAs基板上にNi薄膜、その上にGe薄
膜、さらにAu薄膜を形成した３層構造（以下、「Au/Ge/
Ni系」という。）電極、 GaAs基板上にGe薄膜、その
上にAu薄膜、さらにNi薄膜を形成した３層構造（以下、
「Ni/Au/Ge系」という。）電極、の４種類に大別でき
る。
の種類により、 GaAs基板上にAuGe薄膜、その上にNi
薄膜を形成した２層構造（以下、「Ni/AuGe/GaAs系」と
いう。）電極、 GaAs基板上にAuGeNi薄膜、その上に
Ni薄膜を形成した２層構造（以下、「Ni/AuGeNi系」と
いう。）電極、 GaAs基板上にNi薄膜、その上にGe薄
膜、さらにAu薄膜を形成した３層構造（以下、「Au/Ge/
Ni系」という。）電極、 GaAs基板上にGe薄膜、その
上にAu薄膜、さらにNi薄膜を形成した３層構造（以下、
「Ni/Au/Ge系」という。）電極、の４種類に大別でき
る。
以下、この中でよく使用されているNi/AuGe/GaAs系電
極について説明する。AuGeの共晶温度は356℃、AuGaの
共晶温度は341℃なので、この温度で液層が形成され
る。GaAs表面には自然酸化膜が存在するため、分解が起
こるのは自然酸化膜が除去された部分に限られ、この濡
れた部分にAuGe溶液が凝集し、いわゆるボールアップと
呼ばれる不規則な合金化が進行する。Niは、この不規則
な合金化を防ぐために添加されている。Niは、GaAsと強
い固相反応を持つため、NiがGaAs界面に拡散し、GaAsを
固相で分解してNiAs、β−AuGaを形成する。この固相反
応で自然酸化膜が除去されるため、ボールアップを生じ
ない。高濃度層形成は、GaAs表面へのGeの拡散によって
なされる（LSIハンドブック、電子通信学会編、p.71
0）。
極について説明する。AuGeの共晶温度は356℃、AuGaの
共晶温度は341℃なので、この温度で液層が形成され
る。GaAs表面には自然酸化膜が存在するため、分解が起
こるのは自然酸化膜が除去された部分に限られ、この濡
れた部分にAuGe溶液が凝集し、いわゆるボールアップと
呼ばれる不規則な合金化が進行する。Niは、この不規則
な合金化を防ぐために添加されている。Niは、GaAsと強
い固相反応を持つため、NiがGaAs界面に拡散し、GaAsを
固相で分解してNiAs、β−AuGaを形成する。この固相反
応で自然酸化膜が除去されるため、ボールアップを生じ
ない。高濃度層形成は、GaAs表面へのGeの拡散によって
なされる（LSIハンドブック、電子通信学会編、p.71
0）。
第３図は、従来の電極形成方法を示すものである。ま
ず、化合物半導体としてGaAs基板１上にAuGe薄膜２を真
空蒸着で形成する（ステップ101）。さらに、このAuGe
薄膜２上にNi薄膜３を真空蒸着で形成する（ステップ10
2）。次に、以上の工程で形成されたAuGe薄膜２およびN
i薄膜３を、350℃以上で加熱することにより（ステップ
103）、オーミック接合を形成し（ステップ104）、Ni/A
uGeから成るオーミック電極４が形成される。
ず、化合物半導体としてGaAs基板１上にAuGe薄膜２を真
空蒸着で形成する（ステップ101）。さらに、このAuGe
薄膜２上にNi薄膜３を真空蒸着で形成する（ステップ10
2）。次に、以上の工程で形成されたAuGe薄膜２およびN
i薄膜３を、350℃以上で加熱することにより（ステップ
103）、オーミック接合を形成し（ステップ104）、Ni/A
uGeから成るオーミック電極４が形成される。
しかしながら、従来の電極形成方法はｎ型GaAs基板に
Geを十分かつ均一に拡散することができず、オーミック
接触抵抗が増大しやすいという欠点があった。例えば、
Ni/AuGe/GaAs系電極では、Geの濃度が低いので、接触抵
抗が大きくなる。Ni/AuGeNi系電極は、Niが量的に多す
ぎるので、Geの拡散がNiによって妨げられる。Au/Ge/Ni
系電極及びNi/Au/Ge系電極は、合金化温度である450℃
以上で、それぞれ高融点である３種の金属を溶かさなけ
ればならないので、半導体基板に悪影響を与える。
Geを十分かつ均一に拡散することができず、オーミック
接触抵抗が増大しやすいという欠点があった。例えば、
Ni/AuGe/GaAs系電極では、Geの濃度が低いので、接触抵
抗が大きくなる。Ni/AuGeNi系電極は、Niが量的に多す
ぎるので、Geの拡散がNiによって妨げられる。Au/Ge/Ni
系電極及びNi/Au/Ge系電極は、合金化温度である450℃
以上で、それぞれ高融点である３種の金属を溶かさなけ
ればならないので、半導体基板に悪影響を与える。
そこで、この発明はｎ型GaAs基板へのGe拡散を均一か
つ十分に行える電極形成方法を提供することにより、オ
ーミック電極の接触抵抗を減少することを目的とする。
つ十分に行える電極形成方法を提供することにより、オ
ーミック電極の接触抵抗を減少することを目的とする。
上記目的を達成するため、本発明によるオーミック電
極の形成方法は、金ゲルマニウム（AuGe）にゲルマニウ
ム（Ge）を融合させてGe含量を増加させたAuGeを薄膜原
料として、ｎ型GaAs基板上にAuGe薄膜を形成する第１薄
膜形成工程と、AuGe薄膜上にニッケル（Ni）薄膜を形成
する第２薄膜形成工程と、AuGe薄膜、及びNi薄膜を加熱
する加熱工程とを含んで構成されることを特徴とする。
極の形成方法は、金ゲルマニウム（AuGe）にゲルマニウ
ム（Ge）を融合させてGe含量を増加させたAuGeを薄膜原
料として、ｎ型GaAs基板上にAuGe薄膜を形成する第１薄
膜形成工程と、AuGe薄膜上にニッケル（Ni）薄膜を形成
する第２薄膜形成工程と、AuGe薄膜、及びNi薄膜を加熱
する加熱工程とを含んで構成されることを特徴とする。
この場合、第１薄膜形成工程において、AuとGeとの重
量比がほぼ88対12であるAuGeにGeを融合させ、AuGe薄膜
を500乃至2000オングストロームの膜厚で形成し、第２
薄膜形成工程において、Ni薄膜を100乃至500オングスト
ロームの膜厚で形成し、加熱工程において、AuGe薄膜及
びNi薄膜を445℃乃至455℃で30秒乃至２分間加熱すると
効果的である。
量比がほぼ88対12であるAuGeにGeを融合させ、AuGe薄膜
を500乃至2000オングストロームの膜厚で形成し、第２
薄膜形成工程において、Ni薄膜を100乃至500オングスト
ロームの膜厚で形成し、加熱工程において、AuGe薄膜及
びNi薄膜を445℃乃至455℃で30秒乃至２分間加熱すると
効果的である。
この発明によれば、ｎ型GaAs基板上のAuGe薄膜中に十
分なGeが含まれているので、AuGe薄膜及びNi薄膜を加熱
する際、Geの基板への拡散を十分に行うことができる。
分なGeが含まれているので、AuGe薄膜及びNi薄膜を加熱
する際、Geの基板への拡散を十分に行うことができる。
なお、混合AuGe薄膜を形成する際、膜厚を500オング
ストローム未満にすると、AuGe薄膜が薄くなり過ぎ配線
抵抗が増大し断線しやすくなる。また、2000オングスト
ロームを越えると、合金化を十分に行うことができず、
集積度が悪くなる。
ストローム未満にすると、AuGe薄膜が薄くなり過ぎ配線
抵抗が増大し断線しやすくなる。また、2000オングスト
ロームを越えると、合金化を十分に行うことができず、
集積度が悪くなる。
さらに、Ni薄膜を形成する際、膜厚を100オングスト
ローム未満にすると電極の平坦性が悪くなる。また、50
0オングストロームを越えると、集積度が悪くなり、Ni
の酸化により電極が劣化しやすくなる。
ローム未満にすると電極の平坦性が悪くなる。また、50
0オングストロームを越えると、集積度が悪くなり、Ni
の酸化により電極が劣化しやすくなる。
さらに、上記AuGeの薄膜及びNi薄膜を加熱する際、加
熱温度が445±５℃の範囲を逸脱すると、接触抵抗が増
加し、実用性が乏しくなる。この場合、加熱時間が30秒
未満になると、加熱不十分により電極を形成することが
できなくなる。また、２分を越えると、Geが界面を越え
て中に入り込んでしまうので、かえって接触抵抗が増加
してしまう。
熱温度が445±５℃の範囲を逸脱すると、接触抵抗が増
加し、実用性が乏しくなる。この場合、加熱時間が30秒
未満になると、加熱不十分により電極を形成することが
できなくなる。また、２分を越えると、Geが界面を越え
て中に入り込んでしまうので、かえって接触抵抗が増加
してしまう。
以下、この発明の一実施例に係るオーミック電極の形
成方法の一実施例を添付図面に基づき説明する。なお、
説明において同一要素には同一符号を用い、重複する説
明は省略する。
成方法の一実施例を添付図面に基づき説明する。なお、
説明において同一要素には同一符号を用い、重複する説
明は省略する。
第１図は、この発明に係るオーミック電極の形成方法
の一実施例を示すものである。この発明は基本的に、第
１薄膜形成工程、第２薄膜形成工程及び加熱工程を含ん
で構成される。
の一実施例を示すものである。この発明は基本的に、第
１薄膜形成工程、第２薄膜形成工程及び加熱工程を含ん
で構成される。
第１薄膜形成工程では、GaAs基板１上にAuGe薄膜５を
真空蒸着法で形成する（ステップ201）。具体的には、
蒸着炉の抵抗加熱用タングステンボート上に、重量比が
ほぼ88対12のAuGeとGe結晶とをのせ、通電加熱によりAu
GeとGeとを融合させ、Ge含量の増加したAuGeを形成す
る。そして、この溶融金属化したAuGeを蒸着源とし、抵
抗加熱法によりGaAs基板１上に蒸着する。このとき、Ga
As基板１上に、Ge含量の増加したAuGe薄膜が形成され
る。このように、この方法によれば、AuGeにGeを融合さ
せてAuGeとGeとの重量比を変更することにより、任意の
組成のAu−Ge蒸着源を形成することができる。また、Au
とGeとを融合する場合に比べて、比較的低温で容易にAu
−Ge蒸着源を形成することができる。この場合、低温で
行うので、輻射熱が少なく、基板上のフォトレジストに
対する悪影響を防止することができる。
真空蒸着法で形成する（ステップ201）。具体的には、
蒸着炉の抵抗加熱用タングステンボート上に、重量比が
ほぼ88対12のAuGeとGe結晶とをのせ、通電加熱によりAu
GeとGeとを融合させ、Ge含量の増加したAuGeを形成す
る。そして、この溶融金属化したAuGeを蒸着源とし、抵
抗加熱法によりGaAs基板１上に蒸着する。このとき、Ga
As基板１上に、Ge含量の増加したAuGe薄膜が形成され
る。このように、この方法によれば、AuGeにGeを融合さ
せてAuGeとGeとの重量比を変更することにより、任意の
組成のAu−Ge蒸着源を形成することができる。また、Au
とGeとを融合する場合に比べて、比較的低温で容易にAu
−Ge蒸着源を形成することができる。この場合、低温で
行うので、輻射熱が少なく、基板上のフォトレジストに
対する悪影響を防止することができる。
この場合、AuGe薄膜５の膜厚が500オングストローム
未満になると基板内にAuGeが入り込み配線抵抗が増加す
る。また、2000オングストロームを越えると、集積度を
向上させることができなくなる。従って、この膜厚は50
0〜2000オングストロームの範囲で設定することが望ま
しい。
未満になると基板内にAuGeが入り込み配線抵抗が増加す
る。また、2000オングストロームを越えると、集積度を
向上させることができなくなる。従って、この膜厚は50
0〜2000オングストロームの範囲で設定することが望ま
しい。
また、AuとGeとの重量比は、88対12に限定されるもの
ではなく、例えば、80対20あるいは90対10でも、実用上
は問題ないと考えられる。
ではなく、例えば、80対20あるいは90対10でも、実用上
は問題ないと考えられる。
さらに、AuGeとGeを融合させた蒸着源の加熱法は、抵
抗加熱法に限定されるものではなく、例えば、電子衝撃
加熱法でも使用することができる。
抗加熱法に限定されるものではなく、例えば、電子衝撃
加熱法でも使用することができる。
第２薄膜形成工程では、AuGe薄膜５上にNi薄膜６を電
子衝撃加熱法で形成する（ステップ202）。この場合、N
i薄膜６の膜厚が100オングストローム未満になると電極
の平坦性が悪くなり、500オングストロームを越える
と、集積度が悪くなり、接触抵抗を下げることができな
くなる。従って、この膜厚は100〜500オングストローム
の範囲で設定することが望ましい。
子衝撃加熱法で形成する（ステップ202）。この場合、N
i薄膜６の膜厚が100オングストローム未満になると電極
の平坦性が悪くなり、500オングストロームを越える
と、集積度が悪くなり、接触抵抗を下げることができな
くなる。従って、この膜厚は100〜500オングストローム
の範囲で設定することが望ましい。
加熱工程では、AuGe薄膜５、Ni薄膜６が形成された
後、合金化温度で加熱する（ステップ203）。この場
合、加熱温度は450±５℃の範囲で設定することが望ま
しい。これは、この範囲外で加熱すると、いずれも接触
抵抗の増加につながるからである。
後、合金化温度で加熱する（ステップ203）。この場
合、加熱温度は450±５℃の範囲で設定することが望ま
しい。これは、この範囲外で加熱すると、いずれも接触
抵抗の増加につながるからである。
また、加熱時間は30秒〜２分の間で設定することが望
ましい。これは、短すぎると加熱不十分になり電極形成
が不可能になり、長すぎるとGeが拡散しすぎ接触抵抗の
増加につながるからである。
ましい。これは、短すぎると加熱不十分になり電極形成
が不可能になり、長すぎるとGeが拡散しすぎ接触抵抗の
増加につながるからである。
この加熱工程により、GaAs基板１上に２層構造のオー
ミック電極が形成される（ステップ204）。
ミック電極が形成される（ステップ204）。
また、加熱工程をN2ガスあるいはArガス等の不活性ガ
ス雰囲気中で行うことにより、加熱用電極の酸化を防止
することができる。
ス雰囲気中で行うことにより、加熱用電極の酸化を防止
することができる。
次に、この実施例に係る実験結果を示す。この実験
は、Si+イオンを注入しアニールしたｎ型GaAs基板上
に、フォトリソグラフィ技術によりオーミック電極のパ
ターンを形成した。次に、AuGe薄膜を1000オングストロ
ーム、Ni薄膜を300オングストロームで真空蒸着法によ
りオーミック金属を付着させ、リフトオフ技術により所
定形状の電極に形成した。
は、Si+イオンを注入しアニールしたｎ型GaAs基板上
に、フォトリソグラフィ技術によりオーミック電極のパ
ターンを形成した。次に、AuGe薄膜を1000オングストロ
ーム、Ni薄膜を300オングストロームで真空蒸着法によ
りオーミック金属を付着させ、リフトオフ技術により所
定形状の電極に形成した。
なお、AuGe薄膜は0.50gのAuGeと0.11gのGeを融合した
ものを蒸着源としている。この後、ホットプレート上
で、N2雰囲気の中で１分間加熱した。この場合、温度は
400℃か500℃の範囲で変化させた。
ものを蒸着源としている。この後、ホットプレート上
で、N2雰囲気の中で１分間加熱した。この場合、温度は
400℃か500℃の範囲で変化させた。
第２図は、上記実験結果を示すものであり、オーミッ
ク接触抵抗（Rc）の合金化温度依存性を示すものであ
る。この実験では、450℃付近で最小値になっている。
ク接触抵抗（Rc）の合金化温度依存性を示すものであ
る。この実験では、450℃付近で最小値になっている。
この発明は、以上説明したように構成されているの
で、ｎ型GaAs基板へのGe拡散を均一かつ十分にすること
ができる。その為、オーミック電極における接触抵抗を
最小にすることができる。
で、ｎ型GaAs基板へのGe拡散を均一かつ十分にすること
ができる。その為、オーミック電極における接触抵抗を
最小にすることができる。
また、低温で容易に任意の組成比を有するAu−Ge蒸着
源を形成することができる。特に、この蒸着形成を抵抗
加熱法で行えば、蒸着時のGaAs基板の損傷を少なくする
ことができる。
源を形成することができる。特に、この蒸着形成を抵抗
加熱法で行えば、蒸着時のGaAs基板の損傷を少なくする
ことができる。
第１図は、この発明の一実施例に係るオーミック電極の
形成方法を示す図、第２図は、この発明における加熱工
程のオーミック接触抵抗の合金化温度依存性を示す図、
第３図は、従来技術に係るオーミック電極の形成方法を
示す図である。 １……GaAs基板 ２……AuGe薄膜 ３、６……Ni薄膜 ４……オーミック電極 ５……AuGe薄膜
形成方法を示す図、第２図は、この発明における加熱工
程のオーミック接触抵抗の合金化温度依存性を示す図、
第３図は、従来技術に係るオーミック電極の形成方法を
示す図である。 １……GaAs基板 ２……AuGe薄膜 ３、６……Ni薄膜 ４……オーミック電極 ５……AuGe薄膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−9119（ＪＰ，Ａ) 特開 平２−9170（ＪＰ，Ａ) 特開 平２−9171（ＪＰ，Ａ) 特開 平２−166770（ＪＰ，Ａ) 特開 昭60−245220（ＪＰ，Ａ) 特開 昭59−211222（ＪＰ，Ａ) 特開 昭58−207627（ＪＰ，Ａ) 特開 昭50−90286（ＪＰ，Ａ)
Claims (2)
- 【請求項１】金ゲルマニウム（AuGe）にゲルマニウム
（Ge）を融合させてGe含量を増加させたAuGeを薄膜原料
として、ｎ型GaAs基板上にAuGe薄膜を形成する第１薄膜
形成工程と、 前記AuGe薄膜上にニッケル（Ni）薄膜を形成する第２薄
膜形成工程と、 前記AuGe薄膜、及び前記Ni薄膜を加熱する加熱工程とを
含んで構成されるオーミック電極の形成方法。 - 【請求項２】前記第１薄膜形成工程において、AuとGeと
の重量比がほぼ88対12である前記AuGeにGeを融合させ、
前記AuGe薄膜を500乃至200オングストロームの膜厚で形
成し、 前記第２薄膜形成工程において、前記Ni薄膜を100乃至5
00オングストロームの膜厚で形成し、 前記加熱工程において、前記AuGe薄膜及び前記Ni薄膜を
445℃乃至455℃で30秒乃至２分間加熱する請求項１記載
のオーミック電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160262A JP2599433B2 (ja) | 1988-06-27 | 1988-06-27 | オーミック電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160262A JP2599433B2 (ja) | 1988-06-27 | 1988-06-27 | オーミック電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH029169A JPH029169A (ja) | 1990-01-12 |
| JP2599433B2 true JP2599433B2 (ja) | 1997-04-09 |
Family
ID=15711203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63160262A Expired - Fee Related JP2599433B2 (ja) | 1988-06-27 | 1988-06-27 | オーミック電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2599433B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52672B2 (ja) * | 1973-12-11 | 1977-01-10 | ||
| JPS58207627A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-06-27 JP JP63160262A patent/JP2599433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH029169A (ja) | 1990-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912543A (en) | Integrated semiconductor circuit having an external contacting track level consisting of aluminum or of an aluminum alloy | |
| EP0282781B1 (en) | Contact to gallium-arsenide and method of forming such | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| JPH081896B2 (ja) | ガリウムヒ素への接触構造及びその製造方法 | |
| JP2907452B2 (ja) | 化合物半導体用電極 | |
| JP2599433B2 (ja) | オーミック電極の形成方法 | |
| JP2599432B2 (ja) | オーミック電極の形成方法 | |
| KR930003555B1 (ko) | 반도체 장치의 제조방법 | |
| JP2719678B2 (ja) | オーミック電極及びその形成方法 | |
| Berthoud | Aluminum alloying in silicon integrated circuits | |
| JPH029171A (ja) | オーミック電極 | |
| JPH029170A (ja) | オーミック電極 | |
| JP3096133B2 (ja) | 化合物半導体装置 | |
| US4081824A (en) | Ohmic contact to aluminum-containing compound semiconductors | |
| JP3267480B2 (ja) | 化合物半導体の製造方法及び化合物半導体のオーム性電極の形成方法 | |
| JPS60242619A (ja) | 半導体オ−ム性電極の形成方法 | |
| Berthoud | On the alloying of aluminium to silicon in the fabrication of integrated circuits | |
| JP4572430B2 (ja) | オーミック電極の形成方法 | |
| JPH01166556A (ja) | ｎ型ＧａＡｓオーム性電極およびその形成方法 | |
| JPS6231487B2 (ja) | ||
| JPS6029217B2 (ja) | 半導体装置の製造方法 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JPH04364035A (ja) | 電極配線 | |
| JP2002261044A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0246773A (ja) | 化合物半導体装置およびその電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |