JP2000277455A - オーミック電極およびその製造方法 - Google Patents

オーミック電極およびその製造方法

Info

Publication number
JP2000277455A
JP2000277455A JP11080974A JP8097499A JP2000277455A JP 2000277455 A JP2000277455 A JP 2000277455A JP 11080974 A JP11080974 A JP 11080974A JP 8097499 A JP8097499 A JP 8097499A JP 2000277455 A JP2000277455 A JP 2000277455A
Authority
JP
Japan
Prior art keywords
layer
ohmic electrode
metal
electrode
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11080974A
Other languages
English (en)
Other versions
JP3654037B2 (ja
Inventor
Akira Yamaguchi
章 山口
Masanori Murakami
正紀 村上
Hirokuni Asamizu
啓州 浅水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP08097499A priority Critical patent/JP3654037B2/ja
Priority to CA002300592A priority patent/CA2300592A1/en
Priority to US09/526,382 priority patent/US6365969B1/en
Priority to EP00105559A priority patent/EP1039516A1/en
Publication of JP2000277455A publication Critical patent/JP2000277455A/ja
Application granted granted Critical
Publication of JP3654037B2 publication Critical patent/JP3654037B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 n型半導体電極形成と同時に400℃以下の
低温加熱によって薄い反応層の形成が可能で、良好なオ
ーミック特性のp型III−V族化合物半導体の金属電極
構造を提供することである。 【解決手段】 p型III−V族化合物半導体結晶基材上
に積層された複数の金属層からなり、基材側からの第一
の層にVB族金属からなる層、その上に例えばZnを含
む第二の層、高融点金属からなる第三の層およびAuか
らなる第四の層が順次積層されたオーミック電極であ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、p型III−V族、
特にP型InP系化合物の半導体を基材とする半導体装
置に好適なオーミック電極ならびに同電極を用いた半導
体装置に関する。
【0002】
【従来の技術】従来、p型III−V族、特にInP系化
合物半導体を基材とする例えばフォトダイオード、レー
ザーダイオードおよび発光ダイオードのような半導体装
置に用いられるオーミック電極(以下単に電極とも言
う)は、通常Au−Zn系の金属からなる積層型のもの
が用いられてきた。この電極においてAuを用いる理由
は以下の通りである。すなわちこの場合には、Au−Z
n系の金属膜を堆積した後400〜450℃の温度範囲
で熱処理を行う。その際Auは、InP系化合物半導体
基材と反応して同基材表面に存在する自然酸化膜を通っ
て同基材中へ拡散する。その結果基材と同金属膜との間
に電気的な接触が得られるからである。以上のように基
材と金属膜との間で電気的な接触を得るためには、金属
膜を構成する金属に基材と高温で反応し熱拡散するもの
を選ぶ必要がある。またこの電極においてZnを用いる
理由は以下の通りである。すなわちZnは、上記の加熱
によって基材中に拡散して基材表面に高濃度のp型ドー
プ層を形成する。その結果金属膜堆積後に基材との界面
に生じるショットキー障壁を通してのホールのトンネリ
ングが可能となる。その結果Znがこの基材に対してP
型不純物キャリヤーとして作用するからである。この場
合Auのみでは上記のように電気的な接触は得られる
が、基材表面のp型キャリヤー濃度が低い( 通常は10
18cmー3程度の濃度)。このため金属膜と基材双方の接
触界面でのオーミックな電気接触比抵抗( 以下本発明で
は、この電気接触比抵抗を単に接触比抵抗と称す )特性
が得られない。それ故p型不純物であるZnを基材表面
に拡散させ、基材表面のキャリヤー濃度を高める必要が
ある。
【0003】p型InP系化合物半導体基材上にAu/
Zn/Au系金属電極を設け、それらの界面での接触非
抵抗を小さくする試みは、いくつかの文献に紹介されて
いる。住友電気、第141号(100〜104頁、19
92年9月刊 )は、不純物無添加のInP系化合物半導
体結晶を基材に用いた例を紹介している。その電極は、
膜厚を制御した第一層から第三層の上にTi/Auから
なる第四・第五層を堆積後、窒素雰囲気中435℃の温
度で加熱して同層を合金化した物である。しかしながら
この電極は、基材の表面部分の合金化層( 以下反応層と
言う)の突起部分が半導体装置の動作層に達し、その結
果同装置が故障するという問題がある。
【0004】このため例えばJ.Electron.M
ater.第20巻の237頁( 1991年 )に紹介さ
れているように、同系金属層でPd層を追加積層するこ
とによって、浅い反応層と小さな接触比抵抗の電極が得
られている。また例えばAppl.Phys.Let
t.第66巻の3310頁( 1995年刊 )によれば、
Ge/Pd/Zn/Pd系の金属層を、またAppl.P
hys.Lett.第70巻の99頁( 1997年刊 )
によれば、Pd/Sb/Zn/Pd系金属層を、それぞれ
形成して浅い反応層と小さな接触比抵抗の電極が得られ
ている。
【0005】これらの電極は、いずれも400℃を越え
る高い温度での熱処理 が必要である。しかしながら同
一半導体基材ウェファー内でp型電極とn型電極とを同
時に配設する場合が多く、例えばこのn型電極として広
く用いられているAu/Ge/Ni系金属膜をこのような
高い温度で加熱すると、基材への同層成分の拡散が進
み、同成分が基材ウェファー内に深く浸透し同ウェファ
ー本来の実用特性が低下する問題がある。また外部との
接続部分のシート抵抗を抑え接続ワイヤーのボンデ
グ性を改善する(接続強度を上げる)ために最上層にA
u層を設けるが、成膜時の加熱温度が400℃を越える
と、そのAuの拡散が異常に進み半導体ウェファーの特
性劣化を招くことがある。そこで例えば特開平3−16
176号公報に記載のようにAu/Zn/Au系電極とA
u最上層との間にTiまたはCrからなるストッパー層
を設け、Auの異常拡散を抑えようとする試みがなされ
ている。しかしながらこの電極も430〜450℃の高
温での加熱が必要である。
【0006】この温度を下げるためには、例えば既に本
発明者等が特願平10−18843号で提案したような
遷移金属を用いた電極構成にする必要がある。これらの
遷移金属は、Auに比べ基材表面の酸化膜と低い温度で
反応する。通常これらの金属を用いると、400℃以下
の低い温度で反応が進む。その結果低い接触抵抗値の電
極が得られる。また上記したn型電極を併用する場合の
問題も解消できる。このように比較的低い温度で熱処理
を行うためには、半導体基材上の酸化膜と電極に用いる
遷移金属との反応性が重要になる。
【0007】また基材表面の酸化膜とのかかわりを絶つ
ために、それを予め除去しておくことも通常行われる。
その場合例えば化学エッチングによって除去後、真空チ
ャンバー内に配置される。また例えば真空チャンバー内
に配置した後イオンビームやプラズマ中でスパッタリン
グする。なお化合物半導体基材表面の酸化膜の除去方法
として特開昭62−60218号公報および特開昭58
−141529号公報には、化合物半導体基材上にSb
他の分子線を照射する方法も紹介されている。化学エッ
チングによる方法は、除去後大気に触れるため、表面に
数nm程度の酸化膜が形成されるので、いずれにしても
通常は後者の処理が要る。しかしながらイオンビームや
スパッタリングによる方法は、荷電粒子が基材表面に損
傷を与え同基材表面の電気特性が低下するため望ましく
ない。特に反応層が薄い場合その影響が大きい。本発明
者等が特願平10−18843号において提案したPd
/Zn/Pd系の電極でも同様な問題がある。すなわち
基材表面の自然酸化膜の厚みや組成等の制御が重要であ
る。
【0008】J.Vac.Sci.Technolog
y第12巻No.2(1994)、第1419頁におい
て、Fischer等は、エッチング後の基材表面の酸
化を防ぐ方策を提案している。それによると、基材を硫
化アンモニウム溶液中に浸析してその表面に硫黄(S)
原子を化学吸着させ、酸化を防止している。しかしなが
ら本発明者等が確認したところ、この方法もS原子層が
不安定なため酸化防止には不十分であることが分かっ
た。またこの溶液からは硫化水素ガスが発生したり、硫
化物の粉末が析出するので、周辺環境を汚染する可能性
がある。
【0009】また特公平5−81048号公報には、例
えばInP基材上にAlを含む層のある場合、同層上に
Sbのみからなる第一の層、Auを含む第二の層を堆積
し、450℃で3分間の熱処理をすることによって、両
層を反応させて混晶からなる合金化層を形成し禁制帯幅
の小さいオーミック電極が紹介されている。しかしこの
方法でも熱処理温度が高いため、反応層が深くなるとと
もに前記したn型半導体用電極が併設されたデバイスで
は、基材ウエファーの性能劣化が懸念される。
【0010】
【発明が解決しようとする課題】したがって以上述べた
従来の技術では、電極形成と同時に400℃以下の低温
加熱によって薄い反応層を形成するとともに、半導体基
材表面に存在する酸化膜の組成や構造を制御することが
できず、オーミック電極の接触抵抗や熱処理温度の制御
が困難であった。それ故良好なオーミック特性の電極を
得ることはできなかった。本発明の課題は、この問題を
解消するとともに、半導体基材表面の酸化膜の組成や構
造を制御するとともに、熱処理温度を下げて接触抵抗の
低減を図ることである。
【0011】
【課題を解決するための手段】本発明の提供するオーミ
ック電極は、p型III−V族化合物半導体結晶基材(以下
これを単に基材とも言う )上に積層された複数の金属層
からなるものであり、同基材側からの第一の層がVB族
元素からなり、その上に第二の層以降の層が順次積層さ
れたものである。本発明には、このVB族元素として特
にSb、BiおよびAsの群から選ばれた少なくとも1
種の元素を含むもの、さらに第一層の厚みが2〜10n
mの範囲にあるものが含まれる。また第二の層がZnを
含むもの、さらにはZnに加え遷移金属とからなるもの
も含まれる。さらに本発明のオーミック電極には、第二
層の上に高融点金属からなる第三層と、Auからなる第
四層が積層されたものも含まれる。なお第三層および第
四層の好ましい膜厚は、それぞれ20〜200nm、1
00〜500nmである。また本発明のオーミック電極
は、以上の構造を有するが、好ましい対象基材として特
にInPまたはGaxIn1-xAsy1-y( ただしx、y
は1未満の正の数または0であり、yはy=1ー2.1
xを満たす数である )のいずれかのIII−V族化合物半
導体結晶からなるものを選ぶことができる。
【0012】本発明のオーミック電極の製造方法は、p
型III−V族化合物半導体結晶からなる基材上に基材側
から順にまずVB族元素からなる第一の層を堆積し、そ
の上に第二の層以降の層を順次堆積して複数の金属から
なる積層体を形成する工程と、同積層体を300〜40
0℃の温度範囲内で熱処理を行う工程とを含む。また本
発明には、その積層体を形成する工程において、各層を
堆積するに当たって上記した種々の好ましい態様を実現
するための方法も含まれる。さらに本発明には、以上述
べたオーミック電極を具備した半導体装置も含まれる。
以下本発明のオーミック電極について詳しく説明する。
【0013】
【発明の実施の形態】本発明の提供するオーミック電極
は、p型InP系化合物半導体結晶を対象基材とし、そ
の上に積層された金属多層構造からなるものである。対
象とする基材には、InPかまたはこれと他のIIIーV
族半導体との混晶組成物からなるp型半導体結晶のいず
れかがある。後者はその範囲内であれば如何なるもので
も良いが、これらの中でも特にGaAsとの混晶である
化学式GaxIn1-xAsy1-y( ただしx、yは1未満
の正の数または0であり、yはy=1ー2.1xを満た
す数である )で表される組成のものを基材として通常用
いる。
【0014】この基材上に付与される金属多層構造物
は、基材側からの第一の層としてVB族元素からなる層
を含む。この第一の層を構成するVB族の金属元素は、
基材表面の自然酸化膜と400℃以下の温度で反応し
て、これを還元除去する働きをする。この作用について
は、例えばJpn.J.Appl.Physics第3
2巻(1993)、第3713頁において、Nobus
awa等が報告している。それによると、n型InP基
材を用いたショットキーダイオードのバリヤーが低くリ
ーク電流の多い状態を改善するため、同基材表面に厚み
4nmのアンチモン(Sb)の層を形成した後300℃
で10分間の熱処理をすることによって、Sb自体が酸
化され、その結果基材表面のインジウム(In)の酸化
物が還元される。このようにSbは、InP基材表面の
インジウム酸化物と反応し易い性質を持っている。
【0015】この第一の層の膜厚は、好ましくは2〜1
0nmである。したがってこの層は、通常は基材表面全
面を覆わず島状に分布する。この層によって基材表面の
酸化膜の破壊が促され、その破壊された部分を経て第二
層のZnが基材表面に拡散し、同表面のキャリヤ濃度が
高まる。これによって基材との優れたオーミック接触が
達成される。VB族の金属元素は、沸点が低くこの下限
2nm未満の厚みでは基材の表面に殆ど付かず、上記効
果が発現し難くなる。また上限厚み10nmを越える
と、第二の層のZnや遷移金属の基材側への拡散が抑え
られ、基材表面のキャリヤ濃度が十分増加しない場合が
ある。この第一層には、特にSb、BiおよびAsのい
ずれかの金属の1種以上を好適に用いることができる。
【0016】またこの第一の層の上に付与される第二の
層は、種々の遷移金属や貴金属成分で形成することがで
きるが、好ましくはZnを含む金属で構成する。Znは
基材中に拡散し易く、基材表面に高濃度のp型キャリヤ
ーをドーピングさせ低い接触比抵抗値のオーミック電極
化を促進するのに特に適した金属である。第二の層に用
いることができるZn以外の遷移金属元素としては、例
えばCd、Mn、MgおよびBeのようなものが挙げら
れる。また貴金属元素としては、例えばPd、Co、P
t、Rh、NiおよびIrのようなものが挙げられる。
第二の層にはこれらの金属をZnと共存させてもよい。
【0017】本発明のオーミック電極によれば、以上の
第一・第二の金属層が順次積層されることによって、ま
た特に好ましくはさらに各層の膜厚が上述の範囲内に制
御されることによって、以上述べた各層のそれぞれの機
能が相乗されて、n型金属電極付与と同時に400℃以
下の熱処理で付与可能になるとともに、10ー5Ωcm2
台の接触比抵抗を有し、かつ反応層が0.1μm以下の
従来にない実用性に優れたp型InP系化合物半導体の
金属電極の提供が可能となる。
【0018】さらに本発明の提供するオーミック電極に
は、上記第一・第二の金属層からなる基本構成におい
て、第二の層の上にさらに高融点金属からなる第三の
層、Auからなる第四の層を順次配置するものも含まれ
る。第三の層を形成する高融点金属には、Nb、W、M
o、Ta、Ti、Pt等が挙げられる。この場合第三の
層の高融点金属層は、その上に付与される最上層のAu
と上記第二の層のZnを含む層との接触を回避させ、熱
処理時の双方の相互拡散を防止する働きをする。この層
の好ましい厚みは、20〜200nmである。20nm
未満では、第四の層のAuと第二の層の金属との間の相
互拡散を抑え難くなる。200nmを越えると、電極全
体の厚みが大きくなるので、微細加工に多用されるリフ
トオフ法でのパターン抜けが悪くなるとともに、蒸着の
効率が低下する傾向がある。最上層のAu層は、電極の
シート抵抗を低減させる機能を果たすとともに、ワイヤ
ーボンデング性を向上させる働きがあり、その働きを
十分発揮させるためには、その膜厚を100〜500n
mの範囲で制御するのが望ましい。
【0019】本発明のオーミック電極によれば、第一・
第二の層の上にさらに上述の第三・第四の層が順次追加
積層されることによって、また特に好ましくはさらに追
加各層の膜厚が上述の範囲内に制御されることによっ
て、以上述べた各層のそれぞれの機能が相乗されてn型
金属電極付与と同時に400℃以下の熱処理でのp型金
属電極の付与が可能になるとともに、10ー4Ωcm2
満の接触比抵抗を有し、かつ反応層が0.1μm以下で
あり、なおかつ低いシート抵抗でワイヤーボンデング
に優れた従来にない優れたp型InP系化合物半導体の
金属電極の提供が可能となる。
【0020】次に本発明のオーミック電極の製造方法に
ついて詳述する。本発明のオーミック電極の製造に当た
って、まず対象基材としてp型III−V族化合物半導体
結晶からなる基材、例えばInP系化合物半導体結晶を
用意する。InP系化合物半導体以外の好ましいp型II
I−V族化合物半導体基材は前述の通りである。まず第
一に基材側からの第一の層としてVB族金属からなる層
を堆積する。この上に第二の層以降の金属の層を順次堆
積する。第二の層は、Znおよび/またはZn以外の例
えば前述のような金属を、さらに第三・第四の層は、例
えば前述のような金属をそれぞれ堆積する。堆積は個々
の膜厚制御の観点から第一層から順に一層ずつ行うが、
既存の薄膜形成法であればどの方法であってもよい。例
えば真空蒸着法、スパッタリング法、イオンプレーテ
ング法の様な方法が適用できるが、通常は一層ずつ真空
蒸着で行うのが望ましい。なおこの場合の金属層のソー
スとなる原料は、抵抗加熱式にて蒸着する場合には、金
属線や金属粒子が、電子ビーム蒸着法にて蒸着する場合
には、粒子、ロッド、インゴット等の金属塊を用いる。
いずれも純度は3N以上が望ましい。
【0021】その後300〜400℃の範囲内の温度で
熱処理を行う。その場合の雰囲気は金属堆積層および基
材の酸化を防止するため、非酸化性ガス雰囲気かまたは
それらのガスを含む減圧雰囲気とする。雰囲気ガスに
は、例えばアルゴン、窒素、ヘリウム等の不活性ガス、
水素等の還元性ガスを通常用いる。雰囲気ガスの圧力は
10ー2Torrないし大気圧の範囲が望ましい。10ー2
Torr未満では、容器の気密が十分でないと、外部か
らの酸素の混入の影響が現れる恐れがあり、大気圧を越
えると、容器の耐圧を上げる必要性が出てくるため、製
造コストが嵩む可能性がある。なおいずれの場合も雰囲
気調製にあたっては、金属堆積層および基材の酸化を防
止するため、一旦10ー3Torr程度までの真空状態と
し、その後所定の雰囲気ガスを所定の圧力で投入する方
法とするのが望ましい。なお上記温度範囲に保持する(
熱処理 )時間は通常30秒〜10分程度であればよい。
【0022】
【実施例】(実施例1)図1により本発明の実施例1で
作製した代表的なオーミック電極の基本構造を説明す
る。図1は同電極断面の模式図である。aは本発明例、
bは比較例である。1はp型InP系化合物半導体結晶
からなる基材であり、2は同基材上に付与されたオーミ
ック電極である。本発明例の電極は、VB族金属からな
る第一の層21、Znからなる第二の層22、高融点金
属Nbからなる第三の層23およびAuからなる第四の
層24で構成される。比較例の電極は、この第一の層が
無く、第二の層が基材に直接形成され成分がAuからな
り、第三・第四の層が本発明例と同じものである。
【0023】試料は以下のようにして調製された。基材
としてキャリヤ濃度2×1018cm-3であり、長さ、
幅、厚みがそれぞれ 9mm、18mm、0.4mmの
InP化合部物半導体結晶を準備した。また電極各層の
ソースとして純度99.95%のSb、純度99.999
%のZn、NbおよびAuを準備した。基材を真空蒸着
装置内に配置した。その後試料番号1の本発明例の試料
では、まずSbソースにより第一の層を5nmの厚み
に、Znソースにより5nmの厚み、Auソースにより
10nmの厚みに二層を順次積層した第二の層を、Nb
ソースにより第三の層を50nmの厚みに、Auソース
により第四の層を200nmの厚みにそれぞれ堆積させ
た。また試料番号2の比較例の試料では、この第一の層
を堆積させず第二層以降を試料1と同様に堆積した。次
いでこれらの積層体を水素ガスを5%含む窒素雰囲気
で、その全圧が1気圧となるようにガス圧力を調製し
て、2分間熱処理した。処理温度250〜500℃の範
囲である。得られた電極の接触比抵抗を伝送線路モデル
法(Transmission Line Model)
によって測定し、処理温度別にその実測値を表1に示
す。このデータと熱処理温度との関係をプロットすると
図2のようになる。試料1では350℃の熱処理によっ
て接触比抵抗が5×10-5Ωcm2と最小となり、一方
試料2では、試料1より100℃高い450℃の熱処理
によって接触比抵抗が最小となるが、その値は試料1の
最小値の約4倍の22×10-5Ωcm2となることが分
かる。したがって本発明の第一の層を形成することによ
る効果が顕著であることが理解できる。
【0024】
【表1】
【0025】図3はこれらのオーミック電極の拡大断面
を、模式的に示したものである。同図でaは試料1、b
は試料2に対応するが、いずれも接触比抵抗が最小の場
合を比較したものである。図において一番下が基材、そ
の上の斜線で表示された部分が反応層、その上の黒い部
分が元々存在した自然酸化膜が残留した自然酸化膜層、
その上の斑点表示の部分がNb層であり、最上層がAu
層である。試料1の反応層は、厚みが均一で20〜30
nmの深さで点在しており、その最大深さは0.1μm
未満である。これに対し試料2のそれは、厚みは均一で
あるが30〜50nmの深さであり試料1より大きくな
っていることが分かる。また試料2では反応層の上には
自然酸化膜層(図中の黒い部分)が残っているが、試料
1ではこれが部分的に消失しており、これは本発明の効
果を裏付けるものである。
【0026】なお試料1と同じ基材を用い、上記p型の
堆積層を付与するとともに、基材の別の部分にn型のA
uGeNi系の堆積層を付与し、上記と同一雰囲気下3
50℃で同時熱処理をしたところ、n型側の反応層につ
いても上記p型の場合と同程度の均一な厚みで、接触比
抵抗が10ー5Ωcm2台の正常なものが得られた。また
基材をInPに代えてInPとGaAsとの混晶組成物
であるGa0.15In0. 85As0.330.67( x=0.1
5、y=0.33 )を用いた以外は試料番号1と同一の
金属層堆積・熱処理条件でオーミック電極を作製したと
ころ、試料番号1と同程度の各評価結果が得られた。
【0027】次に上記と同様の基材上に、試料1と同程
度の各金属からなるソースを用い、第一の層、第二の層
を試料1と同様の手順で、表2に記載の金属種ならびに
厚みでそれぞれ堆積した。なお試料10と11の第二の
層は、ZnとNiまたはCoを二層にZnを下層にして
5nmずつ堆積したものである。その後これらの積層体
を実施例1と同様の雰囲気条件下、350℃で2分間の
熱処理を行った。その結果得られた各試料の接触比抵抗
値と反応層の状況を表2に示す。なお厚みの均一性欄の
□印はその断面に最大深さ0.1μm以上の突起部の無
いことを示す。この結果より、第一層の厚みは、2〜1
0nmの範囲が好ましいことが分かる。
【0028】
【表2】
【0029】(実施例2)実施例1と同様の基材と、実
施例1と同じSb、Znのソースおよび新たな電極ソー
スとして純度99.999%のPdを準備した。基材上
にまず実施例1と同様の手順でSbの第一の層を3nm
の厚みで堆積した試料12を作製した。またこのSbか
らなる層に代えPdを堆積した試料13も準備した。こ
れらの試料にさらに厚み10nmのZnからなる層、厚
み20nmのPdからなる層を順次堆積し、350〜4
25℃の温度範囲で2分間熱処理した。調製した二種の
電極を実施例1と同様に評価し、その結果を表3ならび
に図4に示す。この結果からも本発明の第一の層を堆積
した電極が顕著に優れていることが分かる。
【0030】
【表3】
【0031】なお試料12と同じ基材を用い、上記p型
の堆積層を付与するとともに、基材の別の部分にn型の
AuGeNi系の堆積層を付与し、上記と同一雰囲気下
3750℃で同時熱処理をしたところ、n型側の反応層
についても上記p型の場合と同程度の均一な厚みで、接
触比抵抗が10ー6Ωcm2台の正常なものが得られた。
また基材をInPに代えてInPとGaAsとの混晶組
成物であるGa0.15In0.85As0.330.67( x=0.
15、y=0.33 )を用いた以外は試料12と同一の
金属層堆積・熱処理条件でオーミック電極を作製したと
ころ、試料12と同程度の各評価結果が得られた。
【0032】(実施例3)試料1と同じ基材上に第二層
までの層を堆積した試片を用意した。すなわちまず基材
上にSbの厚み3nmの第一の層、その上に厚み5nm
のZnと厚み10nmのAuからなる第二の層を堆積し
たものを作製した。その後さらにこの第二の層の上に表
4に記載の金属種・厚みの第三の層と第四の層を堆積し
た。これらの積層体を、実施例1の試料1と同じ条件で
熱処理した。なお第三の層および第四の層に用いたソー
スは、いずれも純度99.995%以上のものであっ
た。得られた各電極試料の反応層の状況を確認したとこ
ろ、いずれの試料も試料1と同程度であった。さらに接
触比抵抗をワイヤーのボンデング性の評価結果を表4
に示す。ワイヤーのボンデング性については、線径2
0μmのAuワイヤーを熱圧着して最上層のAu層外表
面に取り付け、基材側を固定し同ワイヤーを電極最表面
に垂直な方向に引っ張る方法で確認した。その結果、各
試料ともいずれも実用レベルの2gを越える引張荷重に
耐え得るものであることが確認された。特に第三の層と
第四の層の厚みが、それぞれ20〜200nm、100
〜500nmの範囲内に制御することによって、シート
抵抗値が小さく、特にワイヤーボンデング性にも優れ
たオーミック電極の得られることが分かる。なお表中ワ
イヤーボンデイング性欄の○印は4gを越える荷重まで
電極が剥離しなかったもの、□印は3gを越え4g未満
の荷重で、△は2g以上3g未満の荷重でそれぞれ電極
が剥離したものである。
【0033】
【表4】
【0034】なお試料14および20と同じ堆積層が付
与された基材の別の部分にn型のAuGeNi系の堆積
層を付与し、上記と同一条件で同時熱処理をしたとこ
ろ、n型側の反応層についても上記p型の場合と同程度
の均一な厚みで、接触比抵抗が10ー5Ωcm2台の正常
なものが得られた。また基材をInPに代えてInPと
GaAsとの混晶組成物であるGa0.15In0.85As
0.330.67( x=0.15、y=0.33 )を用いた以外
は上記と同じ金属層堆積・熱処理条件でオーミック電極
を作製した試料でも、10ー6Ωcm2台の接触比抵抗が
確認された。それぞれの試料に対応する表4の値と同程
度の各評価結果が得られた。
【0035】(実施例4)実施例1で作製した試料番号
1および実施例2で作製した試料番号12のオーミック
電極を用い、図5に示す受光素子( InGaAs/In
Pフォトダイオード )を作製した。図5において、1は
InP基材、2は上記本発明のp型オーミック電極、4
はパッシベーション膜、5はInP窓層、6はp型半導
体領域、7はInGaAs受光層、8はInPバッファ
ー層、9は基材上にAu/Ge/Ni系金属膜を成膜した
n型オーミック電極である。同図に記載のように、この
素子はn型InP半導体基材1上に、n型InPからな
るバッファー層8、n型InGaAsからなる受光層
7、n型InPからなる窓層5を積層して形成されてい
る。この層内の所定の領域にZnの拡散によりp型半導
体領域6が形成されている。またこのp型半導体領域6
の上には本発明のp型オーミック電極2が形成されてお
り、半導体基材1の裏面にはn型のオーミック電極9が
形成されている。p型オーミック電極2の内側には反射
防止膜10が、同外側にはパッシベーション膜4が形成
されている。p型オーミック電極2は、上記の本発明の
試料番号26の電極が装着されている。
【0036】このダイオードを200℃の温度下、−1
5Vバイアスの高温連続通電試験を行った結果、200
0時間後の素子の劣化は生じず、AuZn系オーミック
電極を上回る高い実用信頼性の電極であることが分かっ
た。
【0037】
【発明の効果】以上述べてきたように、本発明のp型オ
ーミック電極は、InP系化合物半導体基材上に400
℃以下の熱処理温度でn型オーミック電極と同時に付与
することができる。またその接触比抵抗は、10ー5Ωc
2台と小さく、かつ反応層の厚みが0.1μm以下と均
一で薄いため、従来のp型オーミック電極に比べ格段に
高い実用信頼性のInP系化合物半導体の金属電極を提
供することができる。
【図面の簡単な説明】
【図1】従来のp型オーミック電極の断面を模式的に示
す図である。
【図2】本発明の実施例1のオーミック電極の熱処理温
度と接触比抵抗との関係を示す図である。
【図3】本発明の実施例1のオーミック電極の構造を模
式的に示す図である。
【図4】本発明の実施例2のオーミック電極の熱処理温
度と接触比抵抗との関係を示す図である。
【図5】本発明のp型オーミック電極を用いた受光素子
を示す図である。
【符号の説明】
1:InP系化合物半導体基材 2:p型オーミック電極 3:反応層 4:パッシベーション膜 5:InP窓層 6:p型半導体領域 7:InGaAs受光層 8:InPバッファー層 9:n型オーミック電極 10:反射防止膜 21:p型オーミック電極の第一の層 22:p型オーミック電極の第二の層 23:p型オーミック電極の第三の層 24:p型オーミック電極の第四の層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA04 BB04 BB13 BB36 CC01 DD34 DD79 DD90 FF17 GG04 GG05 HH15

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 p型III−V族化合物半導体結晶からな
    る基材上に積層された複数の金属層からなるオーミック
    電極であって、該基材側からの第一の層がVB族元素か
    らなり、その上に第二の層以降の層が順次積層されたオ
    ーミック電極。
  2. 【請求項2】 前記第一の層は、Sb、BiおよびAs
    の群から選ばれた少なくとも1種の元素を含む請求項1
    に記載のオーミック電極。
  3. 【請求項3】 前記第一の層は、その厚みが2〜10n
    mである請求項1または2に記載のオーミック電極。
  4. 【請求項4】 前記第二の層が、Znを含む請求項1な
    いし3のいずれかに記載のオーミック電極。
  5. 【請求項5】 前記第二の層が、Znと遷移金属とから
    なる請求項4に記載のオーミック電極。
  6. 【請求項6】 前記第二層の上に高融点金属からなる第
    三層およびAuからなる第四層が積層された請求項1な
    いし5のいずれかに記載のオーミック電極。
  7. 【請求項7】 前記第三層、第四層は、その厚みがそれ
    ぞれ20〜200nm、100〜500nmである請求
    項6に記載のオーミック電極。
  8. 【請求項8】 前記基材は、InPまたはGaxIn1-x
    Asy1-y( ただしx、yは1未満の正の数または0で
    あり、yはy=1ー2.1xを満たす数 )のいずれかか
    らなる請求項1ないし7のいずれかに記載のオーミック
    電極。
  9. 【請求項9】 p型III−V族化合物半導体結晶からな
    る基材上に積層された複数の金属層からなるオーミック
    電極の製造方法であって、該基材側からの第一の層とし
    てVB族元素からなる層を堆積し、その上に第二の層以
    降の層を順次堆積して複数の金属からなる積層体を形成
    する工程と、該積層体を300〜400℃の温度範囲内
    で熱処理する工程とを含むオーミック電極の製造方法。
  10. 【請求項10】 前記積層体を形成する工程は、第一の
    層がSb、BiおよびAsの群から選ばれた少なくとも
    1種の元素を含む請求項9に記載のオーミック電極の製
    造方法。
  11. 【請求項11】 前記積層体を形成する工程は、第一の
    層の上に第二の層としてZnを含む層を堆積する請求項
    9または10に記載のオーミック電極の製造方法。
  12. 【請求項12】 前記第二の層は、Znと遷移金属とが
    積層して堆積された層である請求項11に記載のオーミ
    ック電極の製造方法。
  13. 【請求項13】 前記積層体を形成する工程は、第二の
    層の上にさらに高融点金属からなる第三の層、Auから
    なる第四の層が堆積された層とする請求項11または1
    2に記載のオーミック電極の製造方法。
  14. 【請求項14】 前記基材は、InPまたはGaxIn
    1-xAsy1-y( ただしx、yは1未満の正の数または
    0であり、yはy=1ー2.1xを満たす数 )のいずれ
    かからなる請求項9ないし13のいずれかに記載のオー
    ミック電極の製造方法。
  15. 【請求項15】 請求項1ないし8のいずれかに記載の
    オーミック電極を具備した半導体装置。
JP08097499A 1999-03-25 1999-03-25 オーミック電極とその製造方法、および半導体装置 Expired - Fee Related JP3654037B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP08097499A JP3654037B2 (ja) 1999-03-25 1999-03-25 オーミック電極とその製造方法、および半導体装置
CA002300592A CA2300592A1 (en) 1999-03-25 2000-03-13 Ohmic electrode, method of manufacturing the same and semiconductor device
US09/526,382 US6365969B1 (en) 1999-03-25 2000-03-16 Ohmic electrode, method of manufacturing the same and semiconductor device
EP00105559A EP1039516A1 (en) 1999-03-25 2000-03-16 Ohmic electrode, method of manufacturing the same and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08097499A JP3654037B2 (ja) 1999-03-25 1999-03-25 オーミック電極とその製造方法、および半導体装置

Publications (2)

Publication Number Publication Date
JP2000277455A true JP2000277455A (ja) 2000-10-06
JP3654037B2 JP3654037B2 (ja) 2005-06-02

Family

ID=13733497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08097499A Expired - Fee Related JP3654037B2 (ja) 1999-03-25 1999-03-25 オーミック電極とその製造方法、および半導体装置

Country Status (4)

Country Link
US (1) US6365969B1 (ja)
EP (1) EP1039516A1 (ja)
JP (1) JP3654037B2 (ja)
CA (1) CA2300592A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365969B1 (en) * 1999-03-25 2002-04-02 Sumitomo Electric Industries, Ltd. Ohmic electrode, method of manufacturing the same and semiconductor device
JP2002231728A (ja) * 2000-11-28 2002-08-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647278B1 (ko) * 2003-10-27 2006-11-17 삼성전자주식회사 III - V 족 GaN 계 화합물 반도체 및 이에적용되는 p-형 전극
JP2007048878A (ja) * 2005-08-09 2007-02-22 Mitsubishi Electric Corp 半導体装置
US9336919B2 (en) 2012-08-17 2016-05-10 The Trustees Of The University Of Pennsylvania Methods for preparing colloidal nanocrystal-based thin films
WO2014113655A2 (en) * 2013-01-18 2014-07-24 The Trustees Of The University Of Pennsylvania Nanocrystal thin film device fabrication methods and apparatus
WO2019143569A1 (en) * 2018-01-16 2019-07-25 Princeton Optronics, Inc. Ohmic contacts and methods for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152485A (en) 1978-05-23 1979-11-30 Toshiba Corp Electrode forming method for gallium phosphide light- emitting diode
JPS58141529A (ja) 1982-02-17 1983-08-22 Nec Corp 3−5化合物半導体表面の清浄化方法
JPH0722141B2 (ja) * 1984-03-07 1995-03-08 住友電気工業株式会社 半導体素子の製造方法
US4610932A (en) * 1984-12-06 1986-09-09 At&T Technologies, Inc. Electrical contacts
JPS6260218A (ja) 1985-09-10 1987-03-16 Sumitomo Electric Ind Ltd 薄膜成長方法
EP0272303A1 (en) * 1986-06-24 1988-06-29 AT&T Corp. Method for fabricating devices in iii-v semiconductor substrates and devices formed thereby
US5015603A (en) 1988-06-17 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy TiW diffusion barrier for AuZn ohmic contact to P-Type InP
JPH0316176A (ja) 1989-03-10 1991-01-24 Sumitomo Electric Ind Ltd 3―v族化合物半導体素子電極構造及びその形成方法
US5011792A (en) 1990-02-12 1991-04-30 At&T Bell Laboratories Method of making ohmic resistance WSb, contacts to III-V semiconductor materials
JPH0581048A (ja) 1991-09-19 1993-04-02 Nec Corp 資源の管理方式
US5726462A (en) * 1996-02-07 1998-03-10 Sandia Corporation Semiconductor structures having electrically insulating and conducting portions formed from an AlSb-alloy layer
JPH11220119A (ja) 1998-01-30 1999-08-10 Sumitomo Electric Ind Ltd オーミック電極およびその製造方法
JP3654037B2 (ja) * 1999-03-25 2005-06-02 住友電気工業株式会社 オーミック電極とその製造方法、および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365969B1 (en) * 1999-03-25 2002-04-02 Sumitomo Electric Industries, Ltd. Ohmic electrode, method of manufacturing the same and semiconductor device
JP2002231728A (ja) * 2000-11-28 2002-08-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
CA2300592A1 (en) 2000-09-25
US6365969B1 (en) 2002-04-02
JP3654037B2 (ja) 2005-06-02
EP1039516A1 (en) 2000-09-27

Similar Documents

Publication Publication Date Title
US6268618B1 (en) Electrode for light-emitting semiconductor devices and method of producing the electrode
US6222204B1 (en) Electrode structure and method for fabricating the same
JP4812351B2 (ja) 化合物半導体素子の電極の製造方法
US20080303055A1 (en) Group-III Nitride-Based Light Emitting Device
JP3705016B2 (ja) 透光性電極用膜及びiii族窒化物系化合物半導体素子
US7190002B2 (en) Flip-chip nitride light emitting device and method of manufacturing thereof
US20070254391A1 (en) Light emitting device and method of manufacturing the same
JP3654037B2 (ja) オーミック電極とその製造方法、および半導体装置
JP3812366B2 (ja) Iii族窒化物系化合物半導体素子の製造方法
US20040232429A1 (en) Electrode for light-emitting semiconductor devices and method of producing the electrode
JPH06188524A (ja) オーミック電極及びその形成方法並びに発光素子
JP3579294B2 (ja) 電極の製造方法
JP2002368272A (ja) Iii族窒化物系化合物半導体発光素子の製造方法
JP3519950B2 (ja) 電極構造
JP3309745B2 (ja) GaN系化合物半導体発光素子及びその製造方法
JPH07122724A (ja) n型半導体立方晶窒化ホウ素のオ−ミック電極およびその形成方法
JPH11220119A (ja) オーミック電極およびその製造方法
JP2005072594A (ja) 高品位発光ダイオード及びレーザダイオードの具現のための透明薄膜電極
JPH06326051A (ja) オーミック電極及びその形成方法
JPS61187364A (ja) オ−ム性電極
JP2006032863A (ja) n型窒化物半導体層用の電極、その製造方法およびそれを有する発光素子
JPH06112153A (ja) 半導体装置の電極形成方法
JPH065542A (ja) 半導体デバイスのオーミック電極とその形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees