JP2848694B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2848694B2 JP2848694B2 JP32755390A JP32755390A JP2848694B2 JP 2848694 B2 JP2848694 B2 JP 2848694B2 JP 32755390 A JP32755390 A JP 32755390A JP 32755390 A JP32755390 A JP 32755390A JP 2848694 B2 JP2848694 B2 JP 2848694B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- layer
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
してのTiN膜を有する半導体装置に関する。
装置は、半導体基板1上にBPSG膜3が形成され、このBP
SG膜3には、基板1上に形成された拡散層2とのコンタ
クトを取るためのコンタクトホールが開孔されている。
そして、このコンタクトホールが開孔されたBPSG膜3上
にTi膜5及びTiN膜7からなるバリア膜が形成され、こ
のバリア膜上にAl又はAl合金からなるAl系配線膜8が形
成されている。上述のバリア膜は、AlとSiが反応するこ
とによって生じる、Al系配線のコンタクト部の接合突き
抜けやSi析出によるコンタクト抵抗増大等を抑制するた
めに設けられるものである。なお、Ti膜5及びTiN膜7
からなるバリア膜の形成直後には、コンタクト部におい
てSi表面の薄い酸化物のTiによる還元及びTiとSiのシリ
サイデーションを促進してコンタクト抵抗を低減するた
めの熱処理が行われる。この熱処理によって拡散層2近
傍のTi膜はTi−Si化合物6に変化する。
Al系配線膜8をパターニングして配線を形成し、その後
に絶縁保護膜を形成してパッド開孔を行う。
縁膜3との界面近傍で剥離する、すなわち密着性不良が
生じるという問題があった。この密着性不良は、バリア
膜形成後の熱処理によって発生するもので、パッド部下
のTi膜5と下地絶縁膜3とが反応して脆い層が形成され
ることによるものである。又、この密着性不良は下地絶
縁膜3の構成成分にも影響され、特にB(ほう素)の含
有量が高い程発生し易い。
て、密着性に対して高い信頼性を有する半導体装置を提
供することを目的とする。
た絶縁膜と、この絶縁膜上に形成されるホウ素を含まな
い絶縁膜層と、このホウ素を含まない絶縁膜層上に形成
されるTi及びTiNからなる2層構造のバリア膜と、この
バリア膜上に形成されるAl又はAl合金からなるAl系配線
膜とを備えていることを特徴とする。
た絶縁膜と、この絶縁膜に開孔されたコンタクトホール
の底部の半導体基板表面のみに形成されるTiシリサイド
層と、このTiシリサイド層及び前記絶縁膜上に形成され
るTiN膜と、このTiN膜上に形成されるAl又はAl合金から
なるAl系配線膜とを備えていることを特徴とする。
ば、絶縁膜(下地絶縁膜)とバリア膜との間にホウ素を
含まない絶縁膜層が設けられている。これによりバリア
膜の熱処理の温度にかかわらず、下地絶縁膜とバリア膜
との界面近傍での剥離する割合、すなわち界面はがれ率
をほぼ零とすることができ、密着性に対して高い信頼性
を得ることができる。
れば、絶縁膜上にはTi膜ではなくてTiN膜が形成されて
いるため、Tiシリサイド層を形成するに必要な熱処理が
行われても、絶縁膜とTiN膜との界面の剥離はほとんど
生じない。これにより密着性に対して高い信頼性を得る
ことができる。
照して説明する。第1図は上記実施例の半導体装置の製
造工程断面図である。先ず半導体基板1上にBPSG膜3を
形成し、更にこのBPSG膜3の上に窒化膜、例えばSiN膜
4をCVD法を用いて形成する(第1図(a)参照)。そ
の後、基板1上の拡散層1とのコンタクトを取るためコ
ンタクトホールを開孔する(第1図(a)参照)。
(第1図(b)参照)。そしてコンタクト抵抗を低減す
るために約500〜800℃の温度で上記バリア膜の熱処理を
行って、拡散層2近傍のTi膜5をTi−Si化合物に変える
(第1図(c)参照)。その後、Al系配線膜8を堆積し
(第1図(c)参照)、パターニングを行って配線を形
成する(図示せず)。そして絶縁保護膜を形成後、パッ
ド開孔を行う(図示せず)。
後にこのワイヤの剥離テストを行った結果を第3図のグ
ラフl1に示す。第3図に示すグラフの横軸はバリア膜の
熱処理温度を示し、縦軸はパッド部の、下地絶縁膜との
界面がはがれる割合すなわち、界面はがれ率を示してい
る。本実施例の半導体装置の製造において、バリア膜の
熱処理を比較的高温(約500〜800℃)で行っても界面は
がれ率はほぼ零であることがグラフl1から分かる。これ
に対して従来の半導体装置の、バリア膜の熱処理温度に
対する界面はがれ率をグラフl2に示すが、このグラフl2
から分かるように熱処理温度が高くなるにつれて界面は
がれ率も上昇していることが分かる。
率がほぼ零、すなわち密着性不良はほとんど生じず、信
頼性の高いものとなる。
の間の絶縁膜としてSiN膜を設けたが、このSiN膜の代わ
りにAlNからなる窒化膜を設けても同様の効果を得るこ
とができる。
代わりにポリシリコン又はシリコン化合物からなる膜を
設けても上記実施例と同様の効果を得ることができる。
CVD法を用いて形成するSiO2膜を用いても、従来の半導
体装置に比べて密着性不良を改善することができる。但
し、この場合界面はがれ率はほぼ零とはならない。
ある場合について説明したが、BPSG膜の代わりに酸化
膜、例えばSiO2膜を用いた場合でも本実施例と同様の効
果を得ることができる。
図を参照して説明する。第2図は上記実施例の半導体装
置の製造工程断面図である。この半導体装置は先ず、半
導体基板1上に例えばBPSG膜3を形成し、半導体基板1
上の拡散層2とのコンタクトを取るためのコンタクトホ
ールをBPSG膜3に開孔する。その後、Ti膜5をスパッタ
法を用いて堆積する(第2図(a)参照)。その後更に
その上に例えばTiN膜(図示せず)をスパッタ法を用い
て堆積させるか又はTi膜5の表面に窒化を行った後に、
約500〜800℃の温度で熱処理を行う。
体基板1の界面のみにTiとSiの化合物(TiSi2)からな
る層6が形成され、このTiSi2層を残してTi膜5又は、T
iN膜及びTi膜5を選択的にエッチング除去する(第2図
(b)参照)。その後TiN膜7を堆積した後、Al又はAl
合金からなる配線膜8を形成する(第2図(c)参
照)。そしてパターニングを行って配線を形成した後、
絶縁保護膜(図示せず)を堆積してパッド開孔を行う
(図示せず)。
イヤ接続した後、このワイヤの剥離テストを行っても、
パッド部の、下地絶縁膜3とバリアメタル7との界面近
傍で剥離する割合、すなわち界面はがれ率は、バリアメ
タル5の熱処理温度に依らずほぼ零であった。これによ
り、本実施例の半導体装置は密着性不良は生じず、信頼
性の高いものとなる。
したところ従来の半導体装置と同程度で問題ない。
ができる。
工程を示す断面図、第2図は第2の発明による半導体装
置の一実施例の製造工程を示す断面図、第3図は本発明
の効果を説明するグラフ、第4図は従来の半導体装置の
断面図である。 1……半導体基板、2……拡散層、3……BPSG膜、4…
…SiN膜、5……Ti膜、6……TiSi2膜、7……TiN膜、
8……Al系配線層。
Claims (2)
- 【請求項1】半導体基板上に形成されたホウ素を含む絶
縁膜と、この絶縁膜上に形成されるホウ素を含まない膜
厚がほぼ均一な絶縁膜層と、このホウ素を含まない絶縁
膜層上に形成されるTi層及びこのTi層上に形成されるTi
N層からなる2層構造のバリア膜と、このバリア膜上に
形成されるAl又はAl合金からなるAl系配線膜とを備えて
いることを特徴とする半導体装置。 - 【請求項2】前記ホウ素を含まない絶縁膜層は、SiN又
はAlNのいずれか一方の材料によって形成されているこ
とを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32755390A JP2848694B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32755390A JP2848694B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04196486A JPH04196486A (ja) | 1992-07-16 |
JP2848694B2 true JP2848694B2 (ja) | 1999-01-20 |
Family
ID=18200353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32755390A Expired - Lifetime JP2848694B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2848694B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0660392A1 (en) * | 1993-12-17 | 1995-06-28 | STMicroelectronics, Inc. | Method and interlevel dielectric structure for improved metal step coverage |
US6284584B1 (en) * | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
US5439846A (en) * | 1993-12-17 | 1995-08-08 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
JP3221381B2 (ja) | 1997-11-21 | 2001-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2004063610A (ja) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | 半導体装置の製造方法 |
-
1990
- 1990-11-28 JP JP32755390A patent/JP2848694B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04196486A (ja) | 1992-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05347272A (ja) | 半導体装置の製造方法 | |
US5739046A (en) | Method of making a reliable barrier layer | |
JPH0817925A (ja) | 半導体装置とその製法 | |
JP2848694B2 (ja) | 半導体装置 | |
JPH07114214B2 (ja) | 半導体装置 | |
US5583074A (en) | Semiconductor circuit | |
US4310569A (en) | Method of adhesion of passivation layer to gold metalization regions in a semiconductor device | |
JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
JP2606548B2 (ja) | Cu配線およびその形成方法 | |
JP2757796B2 (ja) | 半導体集積回路装置 | |
JP2782801B2 (ja) | 半導体装置の配線構造 | |
JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
JP3194793B2 (ja) | 半導体装置の製造方法 | |
JP2841439B2 (ja) | 半導体装置の製造方法 | |
JPH0376031B2 (ja) | ||
JP2945010B2 (ja) | 半導体装置 | |
JP2764932B2 (ja) | 半導体装置及びその製造方法 | |
JP3295108B2 (ja) | 半導体装置の製造方法 | |
JPH05343401A (ja) | 半導体装置 | |
KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
JPH06151355A (ja) | 半導体装置及びその製造方法 | |
JPH01268150A (ja) | 半導体装置 | |
JPH0472733A (ja) | 半導体装置の製造方法 | |
JPH02186634A (ja) | 集積回路装置の製造方法 | |
JPH065544A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071106 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081106 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101106 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111106 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111106 |