JPH05347272A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05347272A JPH05347272A JP3304778A JP30477891A JPH05347272A JP H05347272 A JPH05347272 A JP H05347272A JP 3304778 A JP3304778 A JP 3304778A JP 30477891 A JP30477891 A JP 30477891A JP H05347272 A JPH05347272 A JP H05347272A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- wafer
- contact hole
- film
- wsix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000012790 adhesive layer Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 12
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 abstract 1
- 230000007797 corrosion Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 コンタクト穴底部ではＳｉ侵食を起こさず、
ＳiＯ2絶縁膜を及びコンタクト穴底部のＳｉウェハに対
する密着性に優れ、この上に堆積したコンタクトプラグ
及び配線層のストレスによって剥離のないタングステン
シリサイド接着層を形成して信頼性の高い半導体装置を
製造する。 【構成】 コンタクト穴が形成されたＳiＯ2絶縁膜を有
するウェハ上に、タングステンシリサイド接着層を形成
しウェハを瞬時熱アニール法によって処理することによ
ってタングステンシリサイド接着層に更に密着性を付与
し、この上にタングステンプラグとタングステン配線層
を形成して半導体装置を製造する。
ＳiＯ2絶縁膜を及びコンタクト穴底部のＳｉウェハに対
する密着性に優れ、この上に堆積したコンタクトプラグ
及び配線層のストレスによって剥離のないタングステン
シリサイド接着層を形成して信頼性の高い半導体装置を
製造する。 【構成】 コンタクト穴が形成されたＳiＯ2絶縁膜を有
するウェハ上に、タングステンシリサイド接着層を形成
しウェハを瞬時熱アニール法によって処理することによ
ってタングステンシリサイド接着層に更に密着性を付与
し、この上にタングステンプラグとタングステン配線層
を形成して半導体装置を製造する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関する。さらに詳しくは、コンタクト及び配線層の
作製方法に関する。
法に関する。さらに詳しくは、コンタクト及び配線層の
作製方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、シリコ
ン基板上のＳiＯ2絶縁膜に形成された直径０.５μm 以
下の微細コンタクトホールを埋め込むのにブランケット
ＣＶＤ−Ｗ（タングステン）技術が有望視されている。
ン基板上のＳiＯ2絶縁膜に形成された直径０.５μm 以
下の微細コンタクトホールを埋め込むのにブランケット
ＣＶＤ−Ｗ（タングステン）技術が有望視されている。
【０００３】また、信頼性が高い観点からタングステン
（Ｗ）膜を配線層に使用する事も検討されている。
（Ｗ）膜を配線層に使用する事も検討されている。
【０００４】また、Ｗ膜とＳiＯ2膜との密着力を上げさ
らにタングステンの堆積時におけるＷ膜とＳｉ基板との
反応を防止するために、通常接着層が使いられる。接着
層としては、ＴｉＮ、ＴｉＷ、ＷＳi2膜がスパッタ法に
よって形成して使われている。
らにタングステンの堆積時におけるＷ膜とＳｉ基板との
反応を防止するために、通常接着層が使いられる。接着
層としては、ＴｉＮ、ＴｉＷ、ＷＳi2膜がスパッタ法に
よって形成して使われている。
【０００５】
【発明が解決しようとする課題】上記従来の半導体装置
の製造方法は、高アスペスト比のコンタクト穴に上記接
着層を作製する場合、表面被覆性（ステップカバレッ
ジ）が悪いために、Ｓｉ侵食の問題点が生じた。それ
故、ステップカバレッジの良いＣＶＤ−タングステンシ
リサイド膜を接着層に用いる事が提案されてきた。しか
し、下地ＳiＯ2絶縁膜及びコンタクト穴底部のＳｉウエ
ハとの密着が差程良くない為に、ストレスの大きいＷ膜
を堆積する時に膜剥離の問題が生じる。
の製造方法は、高アスペスト比のコンタクト穴に上記接
着層を作製する場合、表面被覆性（ステップカバレッ
ジ）が悪いために、Ｓｉ侵食の問題点が生じた。それ
故、ステップカバレッジの良いＣＶＤ−タングステンシ
リサイド膜を接着層に用いる事が提案されてきた。しか
し、下地ＳiＯ2絶縁膜及びコンタクト穴底部のＳｉウエ
ハとの密着が差程良くない為に、ストレスの大きいＷ膜
を堆積する時に膜剥離の問題が生じる。
【０００６】この発明は上記問題を解決するためになさ
れたものであって、高アスペスト比のコンタクト穴にお
いても表面被覆性に優れコンタクト穴底部でＳｉ侵食を
起さず、ＳiＯ2絶縁膜及びコンタクト穴底部のＳｉウェ
ハに対する密着性に優れ、この上に堆積したコンタクト
プラグ及び配線層のストレスによっても剥離のないタン
グステンシリサイド接着層を形成して信頼性の高い半導
体装置を作製することのできる半導体装置の製造方法を
提供しようとするものである。
れたものであって、高アスペスト比のコンタクト穴にお
いても表面被覆性に優れコンタクト穴底部でＳｉ侵食を
起さず、ＳiＯ2絶縁膜及びコンタクト穴底部のＳｉウェ
ハに対する密着性に優れ、この上に堆積したコンタクト
プラグ及び配線層のストレスによっても剥離のないタン
グステンシリサイド接着層を形成して信頼性の高い半導
体装置を作製することのできる半導体装置の製造方法を
提供しようとするものである。
【０００７】
【課題を解決するための手段】この発明によれば、コン
タクト穴が形成されたＳiＯ2絶縁膜を有するウェハ上
に、タングステンシリサイド接着層を被覆し、ウェハを
瞬時熱アニール法によって処理することによりタングス
テンシリサイド接着層に更に密着性を付与し、この後に
ＣＶＤ法によってタングステンシリサイド接着層上にタ
ングステンを堆積しタングステンプラグのコンタクトを
形成すると共にタングステン配線層を形成して半導体装
置を作製することを特徴とする半導体装置の製造方法が
提供される。
タクト穴が形成されたＳiＯ2絶縁膜を有するウェハ上
に、タングステンシリサイド接着層を被覆し、ウェハを
瞬時熱アニール法によって処理することによりタングス
テンシリサイド接着層に更に密着性を付与し、この後に
ＣＶＤ法によってタングステンシリサイド接着層上にタ
ングステンを堆積しタングステンプラグのコンタクトを
形成すると共にタングステン配線層を形成して半導体装
置を作製することを特徴とする半導体装置の製造方法が
提供される。
【０００８】この発明において、タングステンシリサイ
ド接着層におけるタングステンシリサイドは、ＷＳｉｘ
の化学式で表わすことができる。ただしｘは、通常２〜
３である。従って、以下タングステンシリサイド接着層
をＷＳｉｘ接着層で表わす。この発明においては、コン
タクト穴が形成されたＳiＯ2絶縁膜を有するウェハ上
に、ＷＳiｘ接着層を被覆する。
ド接着層におけるタングステンシリサイドは、ＷＳｉｘ
の化学式で表わすことができる。ただしｘは、通常２〜
３である。従って、以下タングステンシリサイド接着層
をＷＳｉｘ接着層で表わす。この発明においては、コン
タクト穴が形成されたＳiＯ2絶縁膜を有するウェハ上
に、ＷＳiｘ接着層を被覆する。
【０００９】上記ＳiＯ2絶縁膜は、下法のシリコンウェ
ハに形成された素子を絶縁するためのものであって、素
子が形成されたシリコンウェハー上に、例えばＮＳＧ
（ノンドープトシリケートガラス）、ＢＰＳＧ（ボロン
ホスホラスシリケードガラス）等を積層して形成するこ
とができる。この膜厚は、通常０.８〜２.０μm であ
る。
ハに形成された素子を絶縁するためのものであって、素
子が形成されたシリコンウェハー上に、例えばＮＳＧ
（ノンドープトシリケートガラス）、ＢＰＳＧ（ボロン
ホスホラスシリケードガラス）等を積層して形成するこ
とができる。この膜厚は、通常０.８〜２.０μm であ
る。
【００１０】上記コンタクト穴は、上記素子にコンタク
トを形成するためのものであって、素子の所定位置の上
方のＳiＯ2絶縁膜を、例えばホトリソグラフィ法等によ
って開孔して形成することができる。
トを形成するためのものであって、素子の所定位置の上
方のＳiＯ2絶縁膜を、例えばホトリソグラフィ法等によ
って開孔して形成することができる。
【００１１】上記ＷＳｉｘ接着層は、ＳiＯ2絶縁膜又は
Ｓｉウェハとこれらの上方に堆積されるＷプラグ又はＷ
配線層との間に介在してこれらを接着すると共にＳｉと
Ｗとの反応を防止するためのものであって、コンタクト
穴が形成されたＳiＯ2絶縁膜上に、例えばＣＶＤ法によ
ってＷＳiｘを堆積して用いることができる。この膜厚
は、通常０．０５〜０．１μｍである。
Ｓｉウェハとこれらの上方に堆積されるＷプラグ又はＷ
配線層との間に介在してこれらを接着すると共にＳｉと
Ｗとの反応を防止するためのものであって、コンタクト
穴が形成されたＳiＯ2絶縁膜上に、例えばＣＶＤ法によ
ってＷＳiｘを堆積して用いることができる。この膜厚
は、通常０．０５〜０．１μｍである。
【００１２】この発明においては、ウェハを瞬時熱アニ
ール法によって処理することによりＷＳiｘ接着層に更
に密着性を付与する。
ール法によって処理することによりＷＳiｘ接着層に更
に密着性を付与する。
【００１３】上記処理は、ＷＳiｘ接着層に更に密着性
を付与し、この上にストレスの大きいタングステンプラ
グ及びタングステン配線層が積層されてもＳiＯ2絶縁膜
及びコンタクト穴底部のＳｉウェハ表面とＷＳiｘ接着
層との界面で剥離が起こらないようにするためのもので
あって、瞬時熱アニール（ＲＴＡ）法によってＷＳiｘ
接着層を加熱しＷＳiｘ接着層の接着面のストレスを緩
和して行うことができる。
を付与し、この上にストレスの大きいタングステンプラ
グ及びタングステン配線層が積層されてもＳiＯ2絶縁膜
及びコンタクト穴底部のＳｉウェハ表面とＷＳiｘ接着
層との界面で剥離が起こらないようにするためのもので
あって、瞬時熱アニール（ＲＴＡ）法によってＷＳiｘ
接着層を加熱しＷＳiｘ接着層の接着面のストレスを緩
和して行うことができる。
【００１４】ＲＴＡ法は、表面にＷＳiｘ接着層が形成
された基板を、例えばランプ加熱炉、ＡＣＰ−６００
０、Ｈｅｒｔ Ｐｕｌｓｅ等に配置し、通常４００〜１
０００°Cで５〜６０秒間、好ましくは６００〜８００
°C で１０〜３０秒間ことに好ましくは６５０〜７００
°Cで１０〜１５秒間処理して行うことができる。
された基板を、例えばランプ加熱炉、ＡＣＰ−６００
０、Ｈｅｒｔ Ｐｕｌｓｅ等に配置し、通常４００〜１
０００°Cで５〜６０秒間、好ましくは６００〜８００
°C で１０〜３０秒間ことに好ましくは６５０〜７００
°Cで１０〜１５秒間処理して行うことができる。
【００１５】また、ＲＴＡ法は、ＷＳiｘ接着層に酸素
の巻き込みを防止する為に真空系を用いて、Ｉｎ−Ｓi
ｔｕプロセスによりアニールする事が好ましい。
の巻き込みを防止する為に真空系を用いて、Ｉｎ−Ｓi
ｔｕプロセスによりアニールする事が好ましい。
【００１６】この発明によれば、この後にＣＶＤ法によ
ってＷＳiｘ接着層上にタングステン堆積しタンクステ
ンプラグのコンタクトを形成すると共にタンクステン配
線層を形成して半導体装置を作製する。
ってＷＳiｘ接着層上にタングステン堆積しタンクステ
ンプラグのコンタクトを形成すると共にタンクステン配
線層を形成して半導体装置を作製する。
【００１７】ＣＶＤ法は、ブランケットＣＶＤ−Ｗ法が
よく、ＷＳiｘ接着層上にＷを堆積し、タングステンプ
ラグのコンタクトを形成し、公知のパターニング方法に
よりタングステン配線層を形成することができる。
よく、ＷＳiｘ接着層上にＷを堆積し、タングステンプ
ラグのコンタクトを形成し、公知のパターニング方法に
よりタングステン配線層を形成することができる。
【００１８】
【作用】瞬時熱アニール法による処理が、ＷＳiｘ接着
層のＳiＯ2絶縁膜及びコンタクト穴底部シリコンウェハ
に対する密着性を高める。
層のＳiＯ2絶縁膜及びコンタクト穴底部シリコンウェハ
に対する密着性を高める。
【００１９】
【実施例】この発明の実施例を図面を用いて説明する。
【００２０】実施例１ まず、図１に示すように素子が形成されたシリコンウェ
ハ１の上に、ＣＶＤ法によってＳｉＯ2絶縁膜としての
膜厚１.５μm のＢＰＳＧ（ボロンホスホラスシリケー
トグラス）膜を積層し、ホトリソグラフィ法によって所
定の位置に直径０.５μm 深さ１.５μm のコンタクト穴
２′を開孔する。
ハ１の上に、ＣＶＤ法によってＳｉＯ2絶縁膜としての
膜厚１.５μm のＢＰＳＧ（ボロンホスホラスシリケー
トグラス）膜を積層し、ホトリソグラフィ法によって所
定の位置に直径０.５μm 深さ１.５μm のコンタクト穴
２′を開孔する。
【００２１】次に、図２に示すようにＣＶＤ法によって
膜厚７５０μm のＷＳiｘ接着層を積層する。次にこの
ウェハをランプ加熱炉により７００°C ２０秒間の条件
でアニールを行う。
膜厚７５０μm のＷＳiｘ接着層を積層する。次にこの
ウェハをランプ加熱炉により７００°C ２０秒間の条件
でアニールを行う。
【００２２】ただし、酸素の巻き込みを防止する為に真
空系を用いて、Ｉｎ−Ｓｉｔｕプロセスによりアニール
する。
空系を用いて、Ｉｎ−Ｓｉｔｕプロセスによりアニール
する。
【００２３】次に、図３に示すようにＣＶＤ法により１
μm のブランケットＷ膜４を堆積しコンタクト穴にＷプ
ラグを形成し、公知のパターニング方法によりＳiＯ2絶
縁膜上にＷ配線層を形成し半導体装置を作製した。比較
のためＷＳiｘ接着層堆積後にランプアニールを行わな
いで作製した半導体装置はＷＳiｘ接着層とコンタクト
穴底部のＳｉ及びＳi Ｏ2絶縁膜の界面で剥離が生じた
がランプアニールを行なったこの実施例でで得られた半
導体装置は剥離がなく信頼性に優れていた。
μm のブランケットＷ膜４を堆積しコンタクト穴にＷプ
ラグを形成し、公知のパターニング方法によりＳiＯ2絶
縁膜上にＷ配線層を形成し半導体装置を作製した。比較
のためＷＳiｘ接着層堆積後にランプアニールを行わな
いで作製した半導体装置はＷＳiｘ接着層とコンタクト
穴底部のＳｉ及びＳi Ｏ2絶縁膜の界面で剥離が生じた
がランプアニールを行なったこの実施例でで得られた半
導体装置は剥離がなく信頼性に優れていた。
【００２４】実施例２ Ｎ+型拡散層が形成された一枚のシリコン基板上に、膜
厚約１．８μｍのＳｉＯ2絶縁膜（ＢＰＳＧ等）を積層
し、直径の異なる３種類のコンタクトホールを形成す
る。これらのコンタクトホールは、直径がそれぞれ約
０．６μｍ、約０．９μｍ及び約２．０μｍである。ま
たこれらの直径値に対応するコンタクト面積は、それぞ
れ０．２８μｍ2、０．６５μｍ2及び３．１μｍ2であ
る。同様にして、３種類のコンタクトホールが形成され
た基板を４０枚作製する（ただし、１枚の基板に１種類
の直径のコンタクトホールを形成しコンタクトホールの
直径の異なる３種類の基板をそれぞれ４０枚づつ作製す
ることもできる）。次に、コンタクトホール形成面上
に、膜厚５００ÅのＷＳｉｘ接着層を形成し、ＷＳｉｘ
接着層が形成された４０枚の基板のうち１０枚は比較の
ためアニール処理を行なわず、他の３０枚の基板は、１
０枚づつそれぞれ６００°C、７００°C及び８００°C
で、３０秒間真空下でアニール処理を行う。この後、実
施例１と同様にしてＷプラグとＷ配線層とを形成して半
導体装置を作製する。次にこれらの半導体装置につい
て、下地のＮ+型拡散層とＷＳｉｘ接着層とのコンタク
ト抵抗を測定する。この結果は、コンタクト面積に対す
るコンタクト抵抗を各アニール処理温度毎にプロットし
アニール処理を行なわなかった比較例と共に図４に示
す。図４において、アニール処理温度が６００°C〜７
００°Cでは、コンタクト面積が大きくなるほどコンタ
クト抵抗が下がるので良好なコンタクトが形成されてい
ることが分る。一方８００°Cでは、コンタクト面積が
大きくなってもコンタクト抵抗の下がり方が小さく、温
度が高いためにストレスを生じ、密着性が悪くなってい
ると考えられる。従って、６００°C〜７００°Cでアニ
ール処理するのが特に好ましい。
厚約１．８μｍのＳｉＯ2絶縁膜（ＢＰＳＧ等）を積層
し、直径の異なる３種類のコンタクトホールを形成す
る。これらのコンタクトホールは、直径がそれぞれ約
０．６μｍ、約０．９μｍ及び約２．０μｍである。ま
たこれらの直径値に対応するコンタクト面積は、それぞ
れ０．２８μｍ2、０．６５μｍ2及び３．１μｍ2であ
る。同様にして、３種類のコンタクトホールが形成され
た基板を４０枚作製する（ただし、１枚の基板に１種類
の直径のコンタクトホールを形成しコンタクトホールの
直径の異なる３種類の基板をそれぞれ４０枚づつ作製す
ることもできる）。次に、コンタクトホール形成面上
に、膜厚５００ÅのＷＳｉｘ接着層を形成し、ＷＳｉｘ
接着層が形成された４０枚の基板のうち１０枚は比較の
ためアニール処理を行なわず、他の３０枚の基板は、１
０枚づつそれぞれ６００°C、７００°C及び８００°C
で、３０秒間真空下でアニール処理を行う。この後、実
施例１と同様にしてＷプラグとＷ配線層とを形成して半
導体装置を作製する。次にこれらの半導体装置につい
て、下地のＮ+型拡散層とＷＳｉｘ接着層とのコンタク
ト抵抗を測定する。この結果は、コンタクト面積に対す
るコンタクト抵抗を各アニール処理温度毎にプロットし
アニール処理を行なわなかった比較例と共に図４に示
す。図４において、アニール処理温度が６００°C〜７
００°Cでは、コンタクト面積が大きくなるほどコンタ
クト抵抗が下がるので良好なコンタクトが形成されてい
ることが分る。一方８００°Cでは、コンタクト面積が
大きくなってもコンタクト抵抗の下がり方が小さく、温
度が高いためにストレスを生じ、密着性が悪くなってい
ると考えられる。従って、６００°C〜７００°Cでアニ
ール処理するのが特に好ましい。
【００２５】
【発明の効果】この発明によれば、高アスペクト比のコ
ンタクト穴においても表面被覆性に優れコンタクト穴底
部でＳｉ侵食がなく、ＳiＯ2絶縁膜及びコンタクト穴底
部のＳｉウェハに対する密着性に優れ、この上に堆積し
たＷプラグ及びＷ配線層のストレスによっても剥離のな
いＷＳiｘ接着層を形成して半導体装置を作製すること
のできる半導体装置の製造方法を提供することができ
る。
ンタクト穴においても表面被覆性に優れコンタクト穴底
部でＳｉ侵食がなく、ＳiＯ2絶縁膜及びコンタクト穴底
部のＳｉウェハに対する密着性に優れ、この上に堆積し
たＷプラグ及びＷ配線層のストレスによっても剥離のな
いＷＳiｘ接着層を形成して半導体装置を作製すること
のできる半導体装置の製造方法を提供することができ
る。
【図１】この発明の実施例で作製した半導体装置の製造
工程の説明図である。
工程の説明図である。
【図２】この発明の実施例で作製した半導体装置の製造
工程の説明図である。
工程の説明図である。
【図３】この発明の実施例で作製した半導体装置の製造
工程の説明図である。
工程の説明図である。
【図４】この発明の実施例で作製した半導体装置のコン
タクト面積に対するコンタクト抵抗の関係図である。
タクト面積に対するコンタクト抵抗の関係図である。
１ 素子が形成されたウェハー ２ ＢＰＳＧ膜 ３ ＷＳｉ接着層のパターン ４ ブランケットＷ膜
Claims (1)
- 【請求項１】 コンタクト穴が形成されたＳiＯ2絶縁膜
を有するウェハ上に、タングステンシリサイド接着層を
被覆し、ウェハを瞬時熱アニール法によって処理するこ
とによりタングステンシリサイド接着層に更に密着性を
付与し、この後にＣＶＤ法によってタングステンシリサ
イド接着層上にタングステンを堆積しタングステンプラ
グのコンタクトを形成すると共にタングステン配線層を
形成して半導体装置を作製することを特徴とする半導体
装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-25601 | 1991-01-26 | ||
| JP2560191 | 1991-01-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347272A true JPH05347272A (ja) | 1993-12-27 |
Family
ID=12170431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3304778A Pending JPH05347272A (ja) | 1991-01-26 | 1991-11-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5183782A (ja) |
| JP (1) | JPH05347272A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599739A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Barrier layer treatments for tungsten plug |
| KR20000003479A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 반도체 소자의 게이트전극 형성방법 |
| KR20000011910A (ko) * | 1998-07-24 | 2000-02-25 | 니시무로 타이죠 | 반도체장치및그제조방법 |
| US6165884A (en) * | 1998-12-22 | 2000-12-26 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode in semiconductor device |
| KR100321707B1 (ko) * | 1998-06-29 | 2002-03-08 | 박종섭 | 반도체소자의게이트전극형성방법 |
| US11614664B2 (en) | 2019-10-29 | 2023-03-28 | Seiko Epson Corporation | Electro-optical device, manufacturing method of electro-optical device, and electronic apparatus |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127730A (en) * | 1992-05-26 | 2000-10-03 | Texas Instruments Incorporated | Composite metal films for severe topology interconnects |
| US5558910A (en) * | 1992-12-22 | 1996-09-24 | Applied Materials, Inc. | Uniform tungsten silicide films produced by chemical vapor deposition |
| US5997950A (en) * | 1992-12-22 | 1999-12-07 | Applied Materials, Inc. | Substrate having uniform tungsten silicide film and method of manufacture |
| US5604158A (en) * | 1993-03-31 | 1997-02-18 | Intel Corporation | Integrated tungsten/tungsten silicide plug process |
| US5552339A (en) * | 1994-08-29 | 1996-09-03 | Taiwan Semiconductor Manufacturing Company | Furnace amorphous-SI cap layer to prevent tungsten volcano effect |
| US5514622A (en) * | 1994-08-29 | 1996-05-07 | Cypress Semiconductor Corporation | Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole |
| US5489552A (en) * | 1994-12-30 | 1996-02-06 | At&T Corp. | Multiple layer tungsten deposition process |
| US5652182A (en) * | 1995-12-29 | 1997-07-29 | Cypress Semiconductor Corporation | Disposable posts for self-aligned non-enclosed contacts |
| US5672543A (en) * | 1996-04-29 | 1997-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Volcano defect-free tungsten plug |
| US5693561A (en) * | 1996-05-14 | 1997-12-02 | Lucent Technologies Inc. | Method of integrated circuit fabrication including a step of depositing tungsten |
| US6087254A (en) * | 1996-07-16 | 2000-07-11 | Micron Technology, Inc. | Technique for elimination of pitting on silicon substrate during gate stack etch |
| US7078342B1 (en) | 1996-07-16 | 2006-07-18 | Micron Technology, Inc. | Method of forming a gate stack |
| US6613673B2 (en) | 1996-07-16 | 2003-09-02 | Micron Technology, Inc. | Technique for elimination of pitting on silicon substrate during gate stack etch |
| US7041548B1 (en) * | 1996-07-16 | 2006-05-09 | Micron Technology, Inc. | Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof |
| US6184130B1 (en) * | 1997-11-06 | 2001-02-06 | Industrial Technology Research Institute | Silicide glue layer for W-CVD plug application |
| KR100400031B1 (ko) * | 2001-01-17 | 2003-09-29 | 삼성전자주식회사 | 반도체 소자의 콘택 플러그 및 그 형성 방법 |
| US20020162500A1 (en) * | 2001-05-02 | 2002-11-07 | Applied Materials, Inc. | Deposition of tungsten silicide films |
| KR101087880B1 (ko) * | 2008-09-09 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| WO2010114154A1 (ja) | 2009-03-30 | 2010-10-07 | キヤノン株式会社 | 現像剤補給容器及び現像剤補給システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415917A (en) * | 1987-07-10 | 1989-01-19 | Toshiba Corp | Forming method of high melting-point metallic film |
| JPH02199827A (ja) * | 1989-01-30 | 1990-08-08 | Hitachi Ltd | 配線形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063926A (ja) * | 1983-08-31 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4629635A (en) * | 1984-03-16 | 1986-12-16 | Genus, Inc. | Process for depositing a low resistivity tungsten silicon composite film on a substrate |
| US4789885A (en) * | 1987-02-10 | 1988-12-06 | Texas Instruments Incorporated | Self-aligned silicide in a polysilicon self-aligned bipolar transistor |
| US4960732A (en) * | 1987-02-19 | 1990-10-02 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| JPH027525A (ja) * | 1988-06-27 | 1990-01-11 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5084417A (en) * | 1989-01-06 | 1992-01-28 | International Business Machines Corporation | Method for selective deposition of refractory metals on silicon substrates and device formed thereby |
| US5117276A (en) * | 1989-08-14 | 1992-05-26 | Fairchild Camera And Instrument Corp. | High performance interconnect system for an integrated circuit |
-
1991
- 1991-11-20 JP JP3304778A patent/JPH05347272A/ja active Pending
- 1991-11-21 US US07/794,146 patent/US5183782A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415917A (en) * | 1987-07-10 | 1989-01-19 | Toshiba Corp | Forming method of high melting-point metallic film |
| JPH02199827A (ja) * | 1989-01-30 | 1990-08-08 | Hitachi Ltd | 配線形成方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599739A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Barrier layer treatments for tungsten plug |
| KR20000003479A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 반도체 소자의 게이트전극 형성방법 |
| KR100321707B1 (ko) * | 1998-06-29 | 2002-03-08 | 박종섭 | 반도체소자의게이트전극형성방법 |
| KR20000011910A (ko) * | 1998-07-24 | 2000-02-25 | 니시무로 타이죠 | 반도체장치및그제조방법 |
| US6165884A (en) * | 1998-12-22 | 2000-12-26 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode in semiconductor device |
| US11614664B2 (en) | 2019-10-29 | 2023-03-28 | Seiko Epson Corporation | Electro-optical device, manufacturing method of electro-optical device, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5183782A (en) | 1993-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347272A (ja) | 半導体装置の製造方法 | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH0577290B2 (ja) | ||
| JP2848694B2 (ja) | 半導体装置 | |
| JPH10247686A (ja) | 多層配線形成法 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| US20040099949A1 (en) | Semiconductor device and fabrication method thereof | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| KR0118206B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| KR950003222B1 (ko) | 반도체 장치의 제조방법 | |
| KR100236093B1 (ko) | 반도체 소자의 금속 배선 구조 및 그의 제조 방법 | |
| JPS6358927A (ja) | 半導体装置の製造方法 |