JPH10247686A - 多層配線形成法 - Google Patents
多層配線形成法Info
- Publication number
- JPH10247686A JPH10247686A JP9211326A JP21132697A JPH10247686A JP H10247686 A JPH10247686 A JP H10247686A JP 9211326 A JP9211326 A JP 9211326A JP 21132697 A JP21132697 A JP 21132697A JP H10247686 A JPH10247686 A JP H10247686A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- wiring layer
- oxide film
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ストレスマイグレーション耐性が高い多層配
線を形成可能とする。 【解決手段】 半導体基板３０の表面を覆う３２，３４
等の絶縁膜の上にＡｌ合金のスパッタ、リフロー及びパ
ターニングにより配線層３６Ａを形成した後、層３６Ａ
を覆って水素シルセスキオキサン樹脂膜を平坦状に塗布
して熱処理することにより酸化シリコン膜３８を形成
し、更に膜３８の上にプラズマＣＶＤ法により酸化シリ
コン膜４０を形成する。膜３８，４０の積層からなる層
間絶縁膜に所望の接続孔を形成した後、該接続孔を介し
て層３６Ａにつながる配線層４６をＡｌ合金のスパッ
タ、リフロー及びパターニングにより形成する。層３６
Ａ及び４６の間のビアと同様のビアを２００００個有す
るビアチェーンを２００℃に維持して２０００時間放置
した後、ビアチェーンの抵抗を測定したところ、抵抗上
昇が認められなかった。
線を形成可能とする。 【解決手段】 半導体基板３０の表面を覆う３２，３４
等の絶縁膜の上にＡｌ合金のスパッタ、リフロー及びパ
ターニングにより配線層３６Ａを形成した後、層３６Ａ
を覆って水素シルセスキオキサン樹脂膜を平坦状に塗布
して熱処理することにより酸化シリコン膜３８を形成
し、更に膜３８の上にプラズマＣＶＤ法により酸化シリ
コン膜４０を形成する。膜３８，４０の積層からなる層
間絶縁膜に所望の接続孔を形成した後、該接続孔を介し
て層３６Ａにつながる配線層４６をＡｌ合金のスパッ
タ、リフロー及びパターニングにより形成する。層３６
Ａ及び４６の間のビアと同様のビアを２００００個有す
るビアチェーンを２００℃に維持して２０００時間放置
した後、ビアチェーンの抵抗を測定したところ、抵抗上
昇が認められなかった。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩ等の製造
に用いるに好適な多層配線形成法に関し、特に水素シル
セスキオキサン樹脂に基づいて形成した酸化シリコン膜
とこの膜の上にプラズマＣＶＤ（化学気相堆積）法によ
り形成した酸化シリコン膜との積層を層間絶縁膜として
用いることによりストレスマイグレーション耐性が高い
多層配線を形成可能としたものである。
に用いるに好適な多層配線形成法に関し、特に水素シル
セスキオキサン樹脂に基づいて形成した酸化シリコン膜
とこの膜の上にプラズマＣＶＤ（化学気相堆積）法によ
り形成した酸化シリコン膜との積層を層間絶縁膜として
用いることによりストレスマイグレーション耐性が高い
多層配線を形成可能としたものである。
【０００２】
【従来の技術】従来、多層配線形成法としては、プラズ
マＣＶＤ法により形成した第１の酸化シリコン膜と、こ
の膜の上に水素シルセスキオキサン樹脂に基づいて形成
した第２の酸化シリコン膜と、この膜の上にプラズマＣ
ＶＤ法により形成した第３の酸化シリコン膜との積層を
層間絶縁膜として用いるものが知られている（例えば、
特開平７−２４０４６０号公報参照）。
マＣＶＤ法により形成した第１の酸化シリコン膜と、こ
の膜の上に水素シルセスキオキサン樹脂に基づいて形成
した第２の酸化シリコン膜と、この膜の上にプラズマＣ
ＶＤ法により形成した第３の酸化シリコン膜との積層を
層間絶縁膜として用いるものが知られている（例えば、
特開平７−２４０４６０号公報参照）。
【０００３】
【発明が解決しようとする課題】発明者の研究によれ
ば、上記のような第１〜第３の酸化シリコン膜の積層を
層間絶縁膜とする多層配線構造を製作した場合、ストレ
スマイグレーション耐性が低いという問題点があること
が判明した。
ば、上記のような第１〜第３の酸化シリコン膜の積層を
層間絶縁膜とする多層配線構造を製作した場合、ストレ
スマイグレーション耐性が低いという問題点があること
が判明した。
【０００４】図１０は、この種の層間絶縁膜を有する多
層配線構造を示すもので、この構造は次のような方法で
得られる。すなわち、シリコンからなる半導体基板１０
の表面を覆う酸化シリコン膜１２の上にＣＶＤ法により
ＢＰＳＧ（ボロン・リン・ケイ酸ガラス）膜１４を形成
した後、ＢＰＳＧ膜１４の上には、Ａｌ（アルミニウ
ム）合金のスパッタ、リフロー及びパターニングにより
配線層１６Ａ，１６Ｂを形成する。
層配線構造を示すもので、この構造は次のような方法で
得られる。すなわち、シリコンからなる半導体基板１０
の表面を覆う酸化シリコン膜１２の上にＣＶＤ法により
ＢＰＳＧ（ボロン・リン・ケイ酸ガラス）膜１４を形成
した後、ＢＰＳＧ膜１４の上には、Ａｌ（アルミニウ
ム）合金のスパッタ、リフロー及びパターニングにより
配線層１６Ａ，１６Ｂを形成する。
【０００５】ＢＰＳＧ膜１４の上には、配線層１６Ａ，
１６Ｂを覆ってプラズマＣＶＤ法により酸化シリコン膜
１８を形成する。酸化シリコン膜１８の上には、水素シ
ルセスキオキサン樹脂の溶液を回転塗布して熱処理する
ことにより酸化シリコン膜２０を平坦状に形成する。酸
化シリコン膜２０の上には、プラズマＣＶＤ法により酸
化シリコン膜２２を形成する。
１６Ｂを覆ってプラズマＣＶＤ法により酸化シリコン膜
１８を形成する。酸化シリコン膜１８の上には、水素シ
ルセスキオキサン樹脂の溶液を回転塗布して熱処理する
ことにより酸化シリコン膜２０を平坦状に形成する。酸
化シリコン膜２０の上には、プラズマＣＶＤ法により酸
化シリコン膜２２を形成する。
【０００６】酸化シリコン膜１８、２０、２２の積層か
らなる層間絶縁膜には、レジスト層をマスクとする等方
性のウェットエッチング及び異方性のドライエッチング
により開口段差を緩和した形状の接続孔２４を形成す
る。酸化シリコン膜２２の上には、接続孔２４を介して
配線層１６Ａにつながる配線層２６を、Ａｌ合金のスパ
ッタ、リフロー及びパターニングにより形成する。
らなる層間絶縁膜には、レジスト層をマスクとする等方
性のウェットエッチング及び異方性のドライエッチング
により開口段差を緩和した形状の接続孔２４を形成す
る。酸化シリコン膜２２の上には、接続孔２４を介して
配線層１６Ａにつながる配線層２６を、Ａｌ合金のスパ
ッタ、リフロー及びパターニングにより形成する。
【０００７】プロセスダメージを軽減するための水素ア
ニール処理を行なった後、酸化シリコン膜２２の上に
は、配線層２６を覆ってプラズマＣＶＤ法によりシリコ
ンナイトライドからなる保護膜２８を形成する。
ニール処理を行なった後、酸化シリコン膜２２の上に
は、配線層２６を覆ってプラズマＣＶＤ法によりシリコ
ンナイトライドからなる保護膜２８を形成する。
【０００８】上記したような多層配線構造を２００℃に
維持して２０００時間放置するストレスマイグレーショ
ン試験を行なったところ、接続孔２４内のビア（接続
路）にはボイドＶが発生し、この結果、配線抵抗が上昇
したり、断線を招いたりすることが判明した。
維持して２０００時間放置するストレスマイグレーショ
ン試験を行なったところ、接続孔２４内のビア（接続
路）にはボイドＶが発生し、この結果、配線抵抗が上昇
したり、断線を招いたりすることが判明した。
【０００９】この発明の目的は、ストレスマイグレーシ
ョン耐性が高い多層配線を形成することができる新規な
多層配線形成法を提供することにある。
ョン耐性が高い多層配線を形成することができる新規な
多層配線形成法を提供することにある。
【００１０】
【課題を解決するための手段】この発明に係る多層配線
形成法は、基板を覆う絶縁膜の上に第１の配線層を形成
する工程と、前記絶縁膜の上に前記第１の配線層を覆っ
て水素シルセスキオキサン樹脂膜を平坦状に塗布して熱
処理することにより第１の酸化シリコン膜を平坦状に形
成する工程と、前記第１の酸化シリコン膜の上にプラズ
マ化学気相堆積法により第２の酸化シリコン膜を形成す
る工程と、前記第１及び第２の酸化シリコン膜の積層か
らなる層間絶縁膜に前記第１の配線層に達する接続孔を
形成する工程と、前記層間絶縁膜の上に前記接続孔を覆
ってスパッタ法によりアルミニウム又はアルミニウム合
金を被着してリフローさせた後パターニングすることに
よりアルミニウム又はアルミニウム合金を含む第２の配
線層を前記接続孔を介して前記第１の配線層につながる
ように形成する工程とを含むものである。
形成法は、基板を覆う絶縁膜の上に第１の配線層を形成
する工程と、前記絶縁膜の上に前記第１の配線層を覆っ
て水素シルセスキオキサン樹脂膜を平坦状に塗布して熱
処理することにより第１の酸化シリコン膜を平坦状に形
成する工程と、前記第１の酸化シリコン膜の上にプラズ
マ化学気相堆積法により第２の酸化シリコン膜を形成す
る工程と、前記第１及び第２の酸化シリコン膜の積層か
らなる層間絶縁膜に前記第１の配線層に達する接続孔を
形成する工程と、前記層間絶縁膜の上に前記接続孔を覆
ってスパッタ法によりアルミニウム又はアルミニウム合
金を被着してリフローさせた後パターニングすることに
よりアルミニウム又はアルミニウム合金を含む第２の配
線層を前記接続孔を介して前記第１の配線層につながる
ように形成する工程とを含むものである。
【００１１】この発明の方法によれば、水素シルセスキ
オキサン樹脂に基づいて形成した第１の酸化シリコン膜
とこの膜の上にプラズマＣＶＤ法により形成した第２の
酸化シリコン膜との積層を層間絶縁膜として用いる。こ
のようにするとストレスマイグレーション耐性が向上す
ることが発明者の研究により明らかにされたが、詳細に
ついては後述する。
オキサン樹脂に基づいて形成した第１の酸化シリコン膜
とこの膜の上にプラズマＣＶＤ法により形成した第２の
酸化シリコン膜との積層を層間絶縁膜として用いる。こ
のようにするとストレスマイグレーション耐性が向上す
ることが発明者の研究により明らかにされたが、詳細に
ついては後述する。
【００１２】
【発明の実施の形態】図１〜７は、この発明の一実施形
態に係る多層配線形成法を示すもので、各々の図に対応
する工程（１）〜（７）を順次に説明する。
態に係る多層配線形成法を示すもので、各々の図に対応
する工程（１）〜（７）を順次に説明する。
【００１３】（１）シリコン等の半導体基板３０の表面
を覆うシリコンオキサイド等の絶縁膜３２の表面には、
常圧ＣＶＤ法等により厚さ７５０ｎｍのＢＰＳＧからな
る絶縁膜３４を形成し、絶縁膜３４には緻密化を目的と
してランプアニール処理を施す。絶縁膜３４の形成は、
一例として次のような条件で行なわれた。
を覆うシリコンオキサイド等の絶縁膜３２の表面には、
常圧ＣＶＤ法等により厚さ７５０ｎｍのＢＰＳＧからな
る絶縁膜３４を形成し、絶縁膜３４には緻密化を目的と
してランプアニール処理を施す。絶縁膜３４の形成は、
一例として次のような条件で行なわれた。
【００１４】基板温度：４００℃ 原料ガス：ＳｉＨ4 （４６．２５ｓｃｃｍ）＋ＰＨ3
（８．７５ｓｃｃｍ）＋Ｂ2 Ｈ6 （７．５ｓｃｃｍ）＋
Ｏ2 （７０００ｓｃｃｍ）＋Ｎ2 （５００００ｓｃｃ
ｍ） また、ランプアニール処理は、一例として次のような条
件で行なわれた。
（８．７５ｓｃｃｍ）＋Ｂ2 Ｈ6 （７．５ｓｃｃｍ）＋
Ｏ2 （７０００ｓｃｃｍ）＋Ｎ2 （５００００ｓｃｃ
ｍ） また、ランプアニール処理は、一例として次のような条
件で行なわれた。
【００１５】基板温度：８５０℃ ８５０℃までの昇温時間：１０秒 ８５０℃での維持時間：１０秒 （２）基板上面に配線材を被着し、その被着層を選択的
ドライエッチング処理によりパターニングして配線層３
６Ａ，３６Ｂを形成する。配線材としては、一例として
下から順にＴｉ（２０ｎｍ）、ＴｉＯＮ（１００ｎ
ｍ）、Ａｌ合金（４００ｎｍ）及びＴｉＮ（４０ｎｍ）
をスパッタ法で被着した。Ａｌ合金としてはＡｌ−Ｓｉ
−Ｃｕ合金を１５０℃でスパッタリングした後、真空を
維持したまま基板を４５０℃前後に加熱してＡｌ合金を
流動化させるリフロー処理を行なった。リフロー処理に
より接続孔（図示せず）がＡｌ合金で埋められる。ドラ
イエッチング処理は、一例として次のような条件で行な
われた。
ドライエッチング処理によりパターニングして配線層３
６Ａ，３６Ｂを形成する。配線材としては、一例として
下から順にＴｉ（２０ｎｍ）、ＴｉＯＮ（１００ｎ
ｍ）、Ａｌ合金（４００ｎｍ）及びＴｉＮ（４０ｎｍ）
をスパッタ法で被着した。Ａｌ合金としてはＡｌ−Ｓｉ
−Ｃｕ合金を１５０℃でスパッタリングした後、真空を
維持したまま基板を４５０℃前後に加熱してＡｌ合金を
流動化させるリフロー処理を行なった。リフロー処理に
より接続孔（図示せず）がＡｌ合金で埋められる。ドラ
イエッチング処理は、一例として次のような条件で行な
われた。
【００１６】エッチングガス：Ｃｌ2 （３０ｓｃｃｍ）
＋ＢＣｌ3 （３０ｓｃｃｍ） エッチング室内圧力：１０ｍＴｏｒｒ （３）絶縁膜３４の上には、配線層３６Ａ，３６Ｂに直
接接して配線層３６Ａ，３６Ｂを覆うように酸化シリコ
ン膜３８を平坦状に形成する。一例として、水素シルセ
スキオキサン樹脂をＭＩＢＫ（メチル・イソブチル・ケ
トン）に溶解した溶液をスピンコータを用いて５００ｎ
ｍの厚さになるように絶縁膜３４及び配線層３６Ａ，３
６Ｂの上に直接塗布した後、Ｎ2 雰囲気中で１５０℃１
分＋２００℃１分＋３００℃１分のホットプレートベー
クを行ない、更にＯ2 及びＮ2 を含む雰囲気中で３８５
℃６０分のアニール処理を行なうことにより酸化シリコ
ン膜３８を形成した。
＋ＢＣｌ3 （３０ｓｃｃｍ） エッチング室内圧力：１０ｍＴｏｒｒ （３）絶縁膜３４の上には、配線層３６Ａ，３６Ｂに直
接接して配線層３６Ａ，３６Ｂを覆うように酸化シリコ
ン膜３８を平坦状に形成する。一例として、水素シルセ
スキオキサン樹脂をＭＩＢＫ（メチル・イソブチル・ケ
トン）に溶解した溶液をスピンコータを用いて５００ｎ
ｍの厚さになるように絶縁膜３４及び配線層３６Ａ，３
６Ｂの上に直接塗布した後、Ｎ2 雰囲気中で１５０℃１
分＋２００℃１分＋３００℃１分のホットプレートベー
クを行ない、更にＯ2 及びＮ2 を含む雰囲気中で３８５
℃６０分のアニール処理を行なうことにより酸化シリコ
ン膜３８を形成した。
【００１７】（４）酸化シリコン膜３８を覆ってプラズ
マＣＶＤ法により厚さ５００ｎｍの酸化シリコン膜４０
を形成する。酸化シリコン膜４０の形成は、一例として
次のような条件で行なわれた。
マＣＶＤ法により厚さ５００ｎｍの酸化シリコン膜４０
を形成する。酸化シリコン膜４０の形成は、一例として
次のような条件で行なわれた。
【００１８】基板温度：４００℃ 原料ガス：ＳｉＨ4 （２４０ｓｃｃｍ）＋Ｎ2 Ｏ（５０
００ｓｃｃｍ）＋Ｎ2 （２８００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ （５）酸化シリコン膜４０の上に所望の接続孔に対応す
るレジスト層４２を周知のホトリソグラフィ処理により
形成した後、レジスト層４２をマスクとする選択的ウェ
ットエッチング（等方性エッチング）処理により浅い接
続孔４４ａを形成する。接続孔４４ａは、この後形成さ
れる深い接続孔４４ｂの開口端縁の段差を緩和して配線
の段差被覆性を向上させるためのものである。ウェット
エッチング処理では、エッチング液として、ＮＨ4 Ｆの
水溶液とＨＦとを１０：１の割合で混合したものを用い
た。
００ｓｃｃｍ）＋Ｎ2 （２８００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ （５）酸化シリコン膜４０の上に所望の接続孔に対応す
るレジスト層４２を周知のホトリソグラフィ処理により
形成した後、レジスト層４２をマスクとする選択的ウェ
ットエッチング（等方性エッチング）処理により浅い接
続孔４４ａを形成する。接続孔４４ａは、この後形成さ
れる深い接続孔４４ｂの開口端縁の段差を緩和して配線
の段差被覆性を向上させるためのものである。ウェット
エッチング処理では、エッチング液として、ＮＨ4 Ｆの
水溶液とＨＦとを１０：１の割合で混合したものを用い
た。
【００１９】ウェットエッチング処理の後、レジスト層
４２をマスクとする選択的ドライエッチング（異方性エ
ッチング）処理により接続孔４４ａから配線層３６Ａに
達する接続孔４４ｂを形成する。このときのドライエッ
チング条件は、一例としてＣＦ4 ／ＣＨＦ3 ／Ａｒ＝５
／３０／３０ｓｃｃｍであった。ドライエッチング処理
の後、レジスト層４２を周知のアッシング等の方法によ
り除去する。接続孔４４ａ，４４ｂは、以後「４４」と
する。
４２をマスクとする選択的ドライエッチング（異方性エ
ッチング）処理により接続孔４４ａから配線層３６Ａに
達する接続孔４４ｂを形成する。このときのドライエッ
チング条件は、一例としてＣＦ4 ／ＣＨＦ3 ／Ａｒ＝５
／３０／３０ｓｃｃｍであった。ドライエッチング処理
の後、レジスト層４２を周知のアッシング等の方法によ
り除去する。接続孔４４ａ，４４ｂは、以後「４４」と
する。
【００２０】（６）酸化シリコン膜４０の上に接続孔４
４を覆って配線材を被着し、その被着層を選択的ドライ
エッチング処理によりパターニングすることにより接続
孔４４を介して配線層３６Ａにつながる配線層４６を形
成する。配線材としては、一例として下から順にＴｉ
（１５ｎｍ）、Ａｌ合金（１０００ｎｍ）及びＴｉ（４
０ｎｍ）をスパッタ法で被着した。Ａｌ合金としてはＡ
ｌ−Ｓｉ−Ｃｕ合金を１５０℃でスパッタリングした
後、真空を維持したまま基板を４５０℃前後に加熱して
Ａｌ合金を流動化させるリフロー処理を行なった。リフ
ロー処理により接続孔４４がＡｌ合金で埋められる。ド
ライエッチング処理は、一例として次のような条件で行
なわれた。
４を覆って配線材を被着し、その被着層を選択的ドライ
エッチング処理によりパターニングすることにより接続
孔４４を介して配線層３６Ａにつながる配線層４６を形
成する。配線材としては、一例として下から順にＴｉ
（１５ｎｍ）、Ａｌ合金（１０００ｎｍ）及びＴｉ（４
０ｎｍ）をスパッタ法で被着した。Ａｌ合金としてはＡ
ｌ−Ｓｉ−Ｃｕ合金を１５０℃でスパッタリングした
後、真空を維持したまま基板を４５０℃前後に加熱して
Ａｌ合金を流動化させるリフロー処理を行なった。リフ
ロー処理により接続孔４４がＡｌ合金で埋められる。ド
ライエッチング処理は、一例として次のような条件で行
なわれた。
【００２１】エッチングガス：Ｃｌ2 （３０ｓｃｃｍ）
＋ＢＣｌ3 （３０ｓｃｃｍ） エッチング室内圧力：１０ｍＴｏｒｒ 酸化シリコン膜３８及び４０の積層は、配線層３６Ａ，
３６Ｂと配線層４６との間に介在して層間絶縁膜として
作用する。
＋ＢＣｌ3 （３０ｓｃｃｍ） エッチング室内圧力：１０ｍＴｏｒｒ 酸化シリコン膜３８及び４０の積層は、配線層３６Ａ，
３６Ｂと配線層４６との間に介在して層間絶縁膜として
作用する。
【００２２】（７）プロセスダメージを軽減するため、
図６の配線構造に水素アニール処理を施す。このときの
アニール条件は、一例として、Ｎ2 ＋Ｈ2 （２０％）雰
囲気中４００℃３０分であった。この後、酸化シリコン
膜４０の上に配線層４６を覆って保護膜４８を形成す
る。保護膜４８としては、プラズマＣＶＤ法により厚さ
１０００ｎｍのシリコンナイトライド膜を形成した。こ
のときの成膜条件は、一例として 基板温度：４００℃ 原料ガス：ＳｉＨ4 （３００ｓｃｃｍ）＋ＮＨ3 （１８
００ｓｃｃｍ）＋Ｎ2 （１０００ｓｃｃｍ） 反応室圧力：２．６Ｔｏｒｒ とすることができる。
図６の配線構造に水素アニール処理を施す。このときの
アニール条件は、一例として、Ｎ2 ＋Ｈ2 （２０％）雰
囲気中４００℃３０分であった。この後、酸化シリコン
膜４０の上に配線層４６を覆って保護膜４８を形成す
る。保護膜４８としては、プラズマＣＶＤ法により厚さ
１０００ｎｍのシリコンナイトライド膜を形成した。こ
のときの成膜条件は、一例として 基板温度：４００℃ 原料ガス：ＳｉＨ4 （３００ｓｃｃｍ）＋ＮＨ3 （１８
００ｓｃｃｍ）＋Ｎ2 （１０００ｓｃｃｍ） 反応室圧力：２．６Ｔｏｒｒ とすることができる。
【００２３】この発明に係る多層配線構造についてスト
レスマイグレーション試験を行なうため、図１〜７に関
して上記したと同様の方法により接続孔４４内のビアと
同様のビアを２００００個備えたビアチェーンを製作し
た。図８は、このようなビアチェーンの配線構造を示す
もので、Ｗ11，Ｗ12は下層配線（図７の３６Ａ，３６Ｂ
に対応）であり、Ｗ21〜Ｗ23は上層配線（図７の４６に
対応）であり、ＶＡ1〜ＶＡ4 はビア（図７の４４内の
ビアに対応）である。ビアＶＡ1 〜ＶＡ4 は、配線
Ｗ21，Ｗ11，Ｗ22，Ｗ12，Ｗ23により直列接続されてい
る。方形状のシンボルで示される各ビアは、実際上円柱
状である。ある下層配線Ｗ11の一端から次の下層配線Ｗ
12の一端までの距離Ｘは５μｍ、各下層配線の幅Ｙは３
μｍ、各上層配線の幅Ｚは２μｍとした。
レスマイグレーション試験を行なうため、図１〜７に関
して上記したと同様の方法により接続孔４４内のビアと
同様のビアを２００００個備えたビアチェーンを製作し
た。図８は、このようなビアチェーンの配線構造を示す
もので、Ｗ11，Ｗ12は下層配線（図７の３６Ａ，３６Ｂ
に対応）であり、Ｗ21〜Ｗ23は上層配線（図７の４６に
対応）であり、ＶＡ1〜ＶＡ4 はビア（図７の４４内の
ビアに対応）である。ビアＶＡ1 〜ＶＡ4 は、配線
Ｗ21，Ｗ11，Ｗ22，Ｗ12，Ｗ23により直列接続されてい
る。方形状のシンボルで示される各ビアは、実際上円柱
状である。ある下層配線Ｗ11の一端から次の下層配線Ｗ
12の一端までの距離Ｘは５μｍ、各下層配線の幅Ｙは３
μｍ、各上層配線の幅Ｚは２μｍとした。
【００２４】ビアチェーンとしては、次の表１に示すよ
うにＡ〜Ｄの４種類のものを製作し、しかも各種類毎に
ＶＡ1 〜ＶＡ4 等のビアの直径が０．６０μｍのもの２
０個と０．７５μｍのもの２０個とを（各種類毎に合計
４０個を）製作した。
うにＡ〜Ｄの４種類のものを製作し、しかも各種類毎に
ＶＡ1 〜ＶＡ4 等のビアの直径が０．６０μｍのもの２
０個と０．７５μｍのもの２０個とを（各種類毎に合計
４０個を）製作した。
【００２５】
【表１】 ここで、「下層」とは、水素シルセスキオキサン樹脂を
使用して形成した酸化シリコン膜（図１０の２０に対
応）の下にプラズマＣＶＤ法により形成した酸化シリコ
ン膜（図１０の１８に対応）のことである。「下層」を
備えたビアチェーンＡ，Ｂ，Ｄの配線構造は、図１０に
示したものと同様であり、従来技術に相当するものであ
る。一方、「下層」を備えていないビアチェーンＣは、
水素シルセスキオキサン樹脂を使用して形成した酸化シ
リコン膜（図７の３８に対応）が下層配線Ｗ11，Ｗ12に
直接接して下層配線Ｗ11，Ｗ12を覆う構造を有するもの
で、この発明に係るものである。
使用して形成した酸化シリコン膜（図１０の２０に対
応）の下にプラズマＣＶＤ法により形成した酸化シリコ
ン膜（図１０の１８に対応）のことである。「下層」を
備えたビアチェーンＡ，Ｂ，Ｄの配線構造は、図１０に
示したものと同様であり、従来技術に相当するものであ
る。一方、「下層」を備えていないビアチェーンＣは、
水素シルセスキオキサン樹脂を使用して形成した酸化シ
リコン膜（図７の３８に対応）が下層配線Ｗ11，Ｗ12に
直接接して下層配線Ｗ11，Ｗ12を覆う構造を有するもの
で、この発明に係るものである。
【００２６】ストレスマイグレーション試験において
は、各種類毎に４０個のビアチェーンを１５０℃、２０
０℃及び２５０℃の各温度環境に２０００時間放置する
と共に各ビアチェーン毎に放置前後のチェーン抵抗を測
定した。そして、１０％以上抵抗上昇のあったビアチェ
ーンを不良品と判定した。次の表２には、４種類のビア
チェーンＡ〜Ｄについてビア径（ビアの直径）毎にスト
レスマイグレーション不良率を示す。
は、各種類毎に４０個のビアチェーンを１５０℃、２０
０℃及び２５０℃の各温度環境に２０００時間放置する
と共に各ビアチェーン毎に放置前後のチェーン抵抗を測
定した。そして、１０％以上抵抗上昇のあったビアチェ
ーンを不良品と判定した。次の表２には、４種類のビア
チェーンＡ〜Ｄについてビア径（ビアの直径）毎にスト
レスマイグレーション不良率を示す。
【００２７】
【表２】 表２によれば、アスペクト比の大きい（直径が小さく且
つ深さが大きい）ビアで抵抗変動が大きく、この発明に
係るＣのビアチェーンではいずれのビア径でも不良率が
ゼロであることがわかる。
つ深さが大きい）ビアで抵抗変動が大きく、この発明に
係るＣのビアチェーンではいずれのビア径でも不良率が
ゼロであることがわかる。
【００２８】図９は、４種類のビアチェーンＡ〜Ｄにつ
いて放置温度毎に抵抗変動量ΔＲ［％］を示すものであ
る。この場合、Ａ〜Ｄの各チェーン種類毎に４０個のビ
アチェーンのうちから断線したビアチェーンを除いて抵
抗変動量の平均値を求め、この平均値を抵抗変動量ΔＲ
として示した。
いて放置温度毎に抵抗変動量ΔＲ［％］を示すものであ
る。この場合、Ａ〜Ｄの各チェーン種類毎に４０個のビ
アチェーンのうちから断線したビアチェーンを除いて抵
抗変動量の平均値を求め、この平均値を抵抗変動量ΔＲ
として示した。
【００２９】図９によれば、抵抗変動量のピークが２０
０℃にあることがわかる。前述したようにアスペクト比
が大きいビアで抵抗変動が大きい点と図９に示すように
抵抗変動量のピークが２００℃にある点とは、抵抗変動
の原因が層間絶縁膜とアルミニウム合金配線との間の熱
応力に基づくストレスマイグレーションによるものであ
ることを示している。
０℃にあることがわかる。前述したようにアスペクト比
が大きいビアで抵抗変動が大きい点と図９に示すように
抵抗変動量のピークが２００℃にある点とは、抵抗変動
の原因が層間絶縁膜とアルミニウム合金配線との間の熱
応力に基づくストレスマイグレーションによるものであ
ることを示している。
【００３０】図９によれば、この発明に係るＣのビアチ
ェーンではいずれの放置温度でもストレスマイグレーシ
ョンに起因する抵抗上昇がないことがわかる。
ェーンではいずれの放置温度でもストレスマイグレーシ
ョンに起因する抵抗上昇がないことがわかる。
【００３１】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、アルミニウム合金に代えてアルミニウムを
用いることもできる。
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、アルミニウム合金に代えてアルミニウムを
用いることもできる。
【００３２】
【発明の効果】以上のように、この発明によれば、水素
シルセスキオキサン樹脂に基づいて形成した酸化シリコ
ン膜とこの膜の上にプラズマＣＶＤ法により形成した酸
化シリコン膜との積層を層間絶縁膜として用いるように
したので、ストレスマイグレーション耐性が高い多層配
線を実現できる効果が得られるものである。
シルセスキオキサン樹脂に基づいて形成した酸化シリコ
ン膜とこの膜の上にプラズマＣＶＤ法により形成した酸
化シリコン膜との積層を層間絶縁膜として用いるように
したので、ストレスマイグレーション耐性が高い多層配
線を実現できる効果が得られるものである。
【図１】 この発明の一実施形態に係る多層配線形成法
における絶縁膜形成工程を示す基板断面図である。
における絶縁膜形成工程を示す基板断面図である。
【図２】 図１の工程に続く下層配線形成工程を示す基
板断面図である。
板断面図である。
【図３】 図２の工程に続く回転塗布法による酸化シリ
コン膜形成工程を示す基板断面図である。
コン膜形成工程を示す基板断面図である。
【図４】 図３の工程に続くプラズマＣＶＤ法による酸
化シリコン膜形成工程を示す基板断面図である。
化シリコン膜形成工程を示す基板断面図である。
【図５】 図４の工程に続く接続孔形成工程を示す基板
断面図である。
断面図である。
【図６】 図５の工程に続く上層配線形成工程を示す基
板断面図である。
板断面図である。
【図７】 図６の工程に続く保護膜形成工程を示す基板
断面図である。
断面図である。
【図８】 ビアチェーンの配線構造を示す平面図であ
る。
る。
【図９】 ４種類のビアチェーンＡ〜Ｄについて放置温
度毎に抵抗変動量を示すグラフである。
度毎に抵抗変動量を示すグラフである。
【図１０】 従来の多層配線構造を示す基板断面図であ
る。
る。
３０：半導体基板、３２，３４：絶縁膜、３６Ａ，３６
Ｂ，４６：配線層、３８，４０：酸化シリコン膜、４
２：レジスト層、４８：保護膜。
Ｂ，４６：配線層、３８，４０：酸化シリコン膜、４
２：レジスト層、４８：保護膜。
Claims (1)
- 【請求項１】基板を覆う絶縁膜の上に第１の配線層を形
成する工程と、 前記絶縁膜の上に前記第１の配線層を覆って水素シルセ
スキオキサン樹脂膜を平坦状に塗布して熱処理すること
により第１の酸化シリコン膜を平坦状に形成する工程
と、 前記第１の酸化シリコン膜の上にプラズマ化学気相堆積
法により第２の酸化シリコン膜を形成する工程と、 前記第１及び第２の酸化シリコン膜の積層からなる層間
絶縁膜に前記第１の配線層に達する接続孔を形成する工
程と、 前記層間絶縁膜の上に前記接続孔を覆ってスパッタ法に
よりアルミニウム又はアルミニウム合金を被着してリフ
ローさせた後パターニングすることによりアルミニウム
又はアルミニウム合金を含む第２の配線層を前記接続孔
を介して前記第１の配線層につながるように形成する工
程とを含む多層配線形成法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9211326A JPH10247686A (ja) | 1996-12-30 | 1997-07-22 | 多層配線形成法 |
| US08/994,884 US5997754A (en) | 1996-12-30 | 1997-12-19 | Method of fabricating multi-layered wiring |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-358862 | 1996-12-30 | ||
| JP35886296 | 1996-12-30 | ||
| JP9211326A JPH10247686A (ja) | 1996-12-30 | 1997-07-22 | 多層配線形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247686A true JPH10247686A (ja) | 1998-09-14 |
Family
ID=26518567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9211326A Pending JPH10247686A (ja) | 1996-12-30 | 1997-07-22 | 多層配線形成法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5997754A (ja) |
| JP (1) | JPH10247686A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6187662B1 (en) | 1998-01-19 | 2001-02-13 | Nec Corporation | Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same |
| US6319797B1 (en) | 1998-12-28 | 2001-11-20 | Nec Corporation | Process for manufacturing a semiconductor device |
| JP2019040963A (ja) * | 2017-08-23 | 2019-03-14 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3125781B2 (ja) * | 1999-03-03 | 2001-01-22 | ヤマハ株式会社 | 半導体装置の製法 |
| US7749050B2 (en) * | 2006-02-06 | 2010-07-06 | Chien-Min Sung | Pad conditioner dresser |
| US8623587B2 (en) * | 2008-08-05 | 2014-01-07 | Mitsubishi Gas Chemical Company, Inc. | Residue removing liquid composition and method for cleaning semiconductor element using same |
| WO2023111919A1 (en) * | 2021-12-14 | 2023-06-22 | Oti Lumionics Inc. | Opto-electronic device comprising a patterning coating comprising a plurality of materials |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4756977A (en) * | 1986-12-03 | 1988-07-12 | Dow Corning Corporation | Multilayer ceramics from hydrogen silsesquioxane |
| US5336532A (en) * | 1989-02-21 | 1994-08-09 | Dow Corning Corporation | Low temperature process for the formation of ceramic coatings |
| US5085893A (en) * | 1989-07-28 | 1992-02-04 | Dow Corning Corporation | Process for forming a coating on a substrate using a silsesquioxane resin |
| CA2027031A1 (en) * | 1989-10-18 | 1991-04-19 | Loren A. Haluska | Hermetic substrate coatings in an inert gas atmosphere |
| US5059448A (en) * | 1990-06-18 | 1991-10-22 | Dow Corning Corporation | Rapid thermal process for obtaining silica coatings |
| US5118530A (en) * | 1990-11-28 | 1992-06-02 | Dow Corning Corporation | Use of hydrogen silsesquioxane resin fractions as coating materials |
| US5145723A (en) * | 1991-06-05 | 1992-09-08 | Dow Corning Corporation | Process for coating a substrate with silica |
| JP3174416B2 (ja) * | 1992-12-10 | 2001-06-11 | ダウ・コ−ニング・コ−ポレ−ション | 酸化ケイ素膜の形成方法 |
| JP3174417B2 (ja) * | 1992-12-11 | 2001-06-11 | ダウ・コ−ニング・コ−ポレ−ション | 酸化ケイ素膜の形成方法 |
| JP3210457B2 (ja) * | 1992-12-14 | 2001-09-17 | ダウ・コ−ニング・コ−ポレ−ション | 酸化ケイ素膜の形成方法 |
| US5387480A (en) * | 1993-03-08 | 1995-02-07 | Dow Corning Corporation | High dielectric constant coatings |
| JP2751820B2 (ja) * | 1994-02-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5399441A (en) * | 1994-04-12 | 1995-03-21 | Dow Corning Corporation | Method of applying opaque coatings |
-
1997
- 1997-07-22 JP JP9211326A patent/JPH10247686A/ja active Pending
- 1997-12-19 US US08/994,884 patent/US5997754A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6187662B1 (en) | 1998-01-19 | 2001-02-13 | Nec Corporation | Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same |
| US6319797B1 (en) | 1998-12-28 | 2001-11-20 | Nec Corporation | Process for manufacturing a semiconductor device |
| JP2019040963A (ja) * | 2017-08-23 | 2019-03-14 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5997754A (en) | 1999-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US20010053591A1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| TW434887B (en) | Method of manufacturing ferroelectric memory device | |
| TW471134B (en) | Manufacturing method for multilevel interconnects | |
| JPH10247686A (ja) | 多層配線形成法 | |
| JP4747755B2 (ja) | 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JP2003060082A5 (ja) | ||
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JP2002184858A (ja) | 半導体素子の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JPH07283318A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPH0547759A (ja) | 半導体装置の製造方法 | |
| JP3112755B2 (ja) | ＴｉＮ膜の形成方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH11297818A (ja) | 半導体装置の製造方法 | |
| JPH01295427A (ja) | 半導体装置の製造方法 | |
| JPH06349951A (ja) | 半導体装置の製造方法 | |
| JPH02140927A (ja) | 半導体装置の製造方法 | |
| JPH06268084A (ja) | 半導体装置の製造方法 |