JPH07283318A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH07283318A JPH07283318A JP19745694A JP19745694A JPH07283318A JP H07283318 A JPH07283318 A JP H07283318A JP 19745694 A JP19745694 A JP 19745694A JP 19745694 A JP19745694 A JP 19745694A JP H07283318 A JPH07283318 A JP H07283318A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- layer
- aluminum
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 上層Ａｌをビアホールに埋め込むとともに、
ビアホール内でのＡｌの拡散を抑えてエレクトロマイグ
レーション耐性を向上させる。 【構成】 層間絶縁膜４にビアホール６を形成した後、
層間絶縁膜４上から全面にＴｉ膜８を基板温度を４００
℃以上、好ましくは５００℃以上に加熱しながらスパッ
タリング法により堆積する。Ｔｉ膜８上からＡｌ膜１０
を２段階のスパッタリング法により堆積する。１段階目
は基板を加熱しない状態で５００〜３０００Åの厚さに
堆積し、その後基板を４００〜６００℃、好ましくは５
００〜６００℃に加熱した状態で成膜速度が１００〜１
６０Å／秒となる条件で１０００〜５０００ÅのＡｌ膜
を堆積する。その後、Ａｌ膜１０を上層Ａｌ配線用にパ
ターン化する。
ビアホール内でのＡｌの拡散を抑えてエレクトロマイグ
レーション耐性を向上させる。 【構成】 層間絶縁膜４にビアホール６を形成した後、
層間絶縁膜４上から全面にＴｉ膜８を基板温度を４００
℃以上、好ましくは５００℃以上に加熱しながらスパッ
タリング法により堆積する。Ｔｉ膜８上からＡｌ膜１０
を２段階のスパッタリング法により堆積する。１段階目
は基板を加熱しない状態で５００〜３０００Åの厚さに
堆積し、その後基板を４００〜６００℃、好ましくは５
００〜６００℃に加熱した状態で成膜速度が１００〜１
６０Å／秒となる条件で１０００〜５０００ÅのＡｌ膜
を堆積する。その後、Ａｌ膜１０を上層Ａｌ配線用にパ
ターン化する。
Description
【０００１】
【産業上の利用分野】本発明はアルミニウム（純アルミ
ニウムに限らず、アルミニウムに僅かのＳｉやＣｕなど
を含み半導体装置の配線として用いられているアルミニ
ウム合金も含めてアルミニウム（Ａｌ）と称す）の多層
配線をもつ半導体装置の製造方法に関し、特に配線層間
にビアホール（スルーホール）を介して接続をなすため
の配線層の形成方法に特徴をもつ半導体装置の製造方法
に関するものである。
ニウムに限らず、アルミニウムに僅かのＳｉやＣｕなど
を含み半導体装置の配線として用いられているアルミニ
ウム合金も含めてアルミニウム（Ａｌ）と称す）の多層
配線をもつ半導体装置の製造方法に関し、特に配線層間
にビアホール（スルーホール）を介して接続をなすため
の配線層の形成方法に特徴をもつ半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】半導体装置が高集積化されるに伴って、
配線も微細化され、また多層化される傾向にある。特
に、ハーフミクロンプロセスと称されるような、配線幅
も微細で、ビアホール径も微細になってくると、コンタ
クトホールだけでなく、配線層間に形成されるビアホー
ルも導電材で完全に埋め込む必要が生じてくる。Ａｌ配
線においては、ビアホールをＡｌのスパッタリング層に
より埋め込むことが提案されている。
配線も微細化され、また多層化される傾向にある。特
に、ハーフミクロンプロセスと称されるような、配線幅
も微細で、ビアホール径も微細になってくると、コンタ
クトホールだけでなく、配線層間に形成されるビアホー
ルも導電材で完全に埋め込む必要が生じてくる。Ａｌ配
線においては、ビアホールをＡｌのスパッタリング層に
より埋め込むことが提案されている。
【０００３】下層のＡｌ配線と上層のＡｌ配線をビアホ
ールを介して接続する際、Ａｌによるビアホールの埋込
みを改善するために、上層Ａｌ膜を形成する際、基板を
高温、例えば５００℃程度に加熱してスパッタリング法
により行なうＡｌ高温スパッタリング法がよいとされて
いる。
ールを介して接続する際、Ａｌによるビアホールの埋込
みを改善するために、上層Ａｌ膜を形成する際、基板を
高温、例えば５００℃程度に加熱してスパッタリング法
により行なうＡｌ高温スパッタリング法がよいとされて
いる。
【０００４】さらに埋込みを改善するために、上層Ａｌ
膜のスパッタリング工程において、下層Ａｌ膜上や層間
絶縁膜表面での濡れ性を改善するために、上層Ａｌ膜の
形成に先立ってウエッティング層としてチタン（Ｔｉ）
膜を形成しておくことが提案されている（1992 Symposi
um on VLSI Technology of Technical Papers, 74-75(1
992 IEEE)参照）。その報告では、ホール径が０.１５μ
ｍでアスペクト比が４.５のビアホールに対し、Ａｌ高
温スパッタリング法によりビアホールを完全に埋め込む
ことができたとされている。
膜のスパッタリング工程において、下層Ａｌ膜上や層間
絶縁膜表面での濡れ性を改善するために、上層Ａｌ膜の
形成に先立ってウエッティング層としてチタン（Ｔｉ）
膜を形成しておくことが提案されている（1992 Symposi
um on VLSI Technology of Technical Papers, 74-75(1
992 IEEE)参照）。その報告では、ホール径が０.１５μ
ｍでアスペクト比が４.５のビアホールに対し、Ａｌ高
温スパッタリング法によりビアホールを完全に埋め込む
ことができたとされている。
【０００５】コンタクトホールをＡｌで埋め込む方法に
おいては、Ａｌ膜の形成を初めに４００℃以上の高温で
行ない、続いて３５０℃以下の低温で行なう２段階法が
提案されれている（特開平４−６１１１８号公報参
照）。
おいては、Ａｌ膜の形成を初めに４００℃以上の高温で
行ない、続いて３５０℃以下の低温で行なう２段階法が
提案されれている（特開平４−６１１１８号公報参
照）。
【０００６】
【発明が解決しようとする課題】ビアホールをＡｌで埋
め込む高温Ａｌスパッタリング法は、基板を５００℃程
度に加熱した状態で１段階で必要な膜厚のＡｌ膜を堆積
している。コンタクトホールを埋め込む２段階法でも成
膜初期から基板を高温にしている。しかし、Ａｌ膜の成
膜初期から基板を高温にすると、ウエッティング層のチ
タン（Ｔｉ）とＡｌとの界面の反応が不均一に起こり、
上層Ａｌ結晶粒界の成長に片寄りが生じて上層Ａｌ膜の
表面の平坦性が悪くなる問題がある。
め込む高温Ａｌスパッタリング法は、基板を５００℃程
度に加熱した状態で１段階で必要な膜厚のＡｌ膜を堆積
している。コンタクトホールを埋め込む２段階法でも成
膜初期から基板を高温にしている。しかし、Ａｌ膜の成
膜初期から基板を高温にすると、ウエッティング層のチ
タン（Ｔｉ）とＡｌとの界面の反応が不均一に起こり、
上層Ａｌ結晶粒界の成長に片寄りが生じて上層Ａｌ膜の
表面の平坦性が悪くなる問題がある。
【０００７】上層Ａｌ膜の形成に先立ってウエッティン
グ層として形成するＴｉ膜は基板を加熱しないで形成さ
れている。Ｔｉ膜を低温で形成した場合、Ｔｉの柱状構
造が現われ、そのＴｉ膜上に高温Ａｌスパッタリング法
で形成した上層Ａｌ膜が柱状構造に沿って拡散し、欠陥
が発生し、これがエレクトロマイグレーション耐性を低
下させる原因となる。
グ層として形成するＴｉ膜は基板を加熱しないで形成さ
れている。Ｔｉ膜を低温で形成した場合、Ｔｉの柱状構
造が現われ、そのＴｉ膜上に高温Ａｌスパッタリング法
で形成した上層Ａｌ膜が柱状構造に沿って拡散し、欠陥
が発生し、これがエレクトロマイグレーション耐性を低
下させる原因となる。
【０００８】本発明の第１の目的は上層Ａｌをビアホー
ルに埋め込むとともに、ビアホール内でのＡｌの拡散を
抑えてエレクトロマイグレーション耐性を向上させるこ
とである。本発明の第２の目的は上層Ａｌ膜の表面の平
坦性をよくすることである。
ルに埋め込むとともに、ビアホール内でのＡｌの拡散を
抑えてエレクトロマイグレーション耐性を向上させるこ
とである。本発明の第２の目的は上層Ａｌ膜の表面の平
坦性をよくすることである。
【０００９】
【課題を解決するための手段】請求項１の発明は、以下
の工程により２層Ａｌ配線を形成する方法を含んでい
る。（Ａ）下層Ａｌ配線を被う層間絶縁膜を形成し、そ
の層間絶縁膜にビアホールを形成する工程、（Ｂ）基板
温度を４００℃以上、好ましくは５００℃以上にして層
間絶縁膜上からＴｉ膜をスパッタリング法により堆積す
る工程、（Ｃ）その上から基板を加熱しない状態でＡｌ
膜をスパッタリング法により堆積し、さらにその上から
今度は基板温度を４００℃からＡｌの融点までの範囲の
温度、好ましくは５００℃以上にして上層配線用の上層
Ａｌ膜を形成する工程、（Ｄ）上層Ａｌ膜を配線用にパ
ターン化する工程。
の工程により２層Ａｌ配線を形成する方法を含んでい
る。（Ａ）下層Ａｌ配線を被う層間絶縁膜を形成し、そ
の層間絶縁膜にビアホールを形成する工程、（Ｂ）基板
温度を４００℃以上、好ましくは５００℃以上にして層
間絶縁膜上からＴｉ膜をスパッタリング法により堆積す
る工程、（Ｃ）その上から基板を加熱しない状態でＡｌ
膜をスパッタリング法により堆積し、さらにその上から
今度は基板温度を４００℃からＡｌの融点までの範囲の
温度、好ましくは５００℃以上にして上層配線用の上層
Ａｌ膜を形成する工程、（Ｄ）上層Ａｌ膜を配線用にパ
ターン化する工程。
【００１０】請求項２の発明では、請求項１の工程
（Ｂ）に代えて、層間絶縁膜上からＴｉ膜をスパッタリ
ング法により堆積した後、窒素雰囲気中で加熱処理して
そのＴｉ膜表面を窒化する工程を設けている。請求項３
の発明では、請求項１の工程（Ｂ）に代えて、層間絶縁
膜上からＴｉ膜、その上に窒化チタン膜（以下ＴｉＮ膜
と記す）、さらにその上にＴｉ膜をそれぞれスパッタリ
ング法により堆積してＴｉ膜−ＴｉＮ膜−Ｔｉ膜の３層
膜を形成する工程を設けている。請求項４の発明は請求
項３の製造方法により製造される半導体装置であり、ビ
アホール内で下層Ａｌ配線と上層Ａｌ配線の間に最下層
がＴｉ膜、その上がＴｉＮ膜、さらにその上がＴｉ膜の
３層膜が形成されている。
（Ｂ）に代えて、層間絶縁膜上からＴｉ膜をスパッタリ
ング法により堆積した後、窒素雰囲気中で加熱処理して
そのＴｉ膜表面を窒化する工程を設けている。請求項３
の発明では、請求項１の工程（Ｂ）に代えて、層間絶縁
膜上からＴｉ膜、その上に窒化チタン膜（以下ＴｉＮ膜
と記す）、さらにその上にＴｉ膜をそれぞれスパッタリ
ング法により堆積してＴｉ膜−ＴｉＮ膜−Ｔｉ膜の３層
膜を形成する工程を設けている。請求項４の発明は請求
項３の製造方法により製造される半導体装置であり、ビ
アホール内で下層Ａｌ配線と上層Ａｌ配線の間に最下層
がＴｉ膜、その上がＴｉＮ膜、さらにその上がＴｉ膜の
３層膜が形成されている。
【００１１】
【作用】請求項１の発明によれば、ウエッティング層の
Ｔｉ膜を基板を高温にした状態で形成するので、Ｔｉ膜
の柱状構造がなくなってそのＴｉ膜が上層Ａｌ膜のＡｌ
拡散のバリア層として働き、エレクトロマイグレーショ
ン耐性を向上させる。また、上層Ａｌ膜のスパッタリン
グによる堆積を、初期の成膜を低温で行ない、その後、
基板を高温に加熱して必要な膜厚になるまでＡｌ膜を堆
積することにより、成膜初期におけるＴｉとＡｌの反応
の不均一性を抑えて上層Ａｌ膜表面の平坦性を向上させ
る。
Ｔｉ膜を基板を高温にした状態で形成するので、Ｔｉ膜
の柱状構造がなくなってそのＴｉ膜が上層Ａｌ膜のＡｌ
拡散のバリア層として働き、エレクトロマイグレーショ
ン耐性を向上させる。また、上層Ａｌ膜のスパッタリン
グによる堆積を、初期の成膜を低温で行ない、その後、
基板を高温に加熱して必要な膜厚になるまでＡｌ膜を堆
積することにより、成膜初期におけるＴｉとＡｌの反応
の不均一性を抑えて上層Ａｌ膜表面の平坦性を向上させ
る。
【００１２】請求項２の発明では、ウエッティング層の
Ｔｉ膜をスパッタリング法により堆積した後、その表面
を窒化処理することにより、その表面が窒化されたＴｉ
膜が上層Ａｌ膜のバリア層として一層有効に働き、エレ
クトロマイグレーション耐性をさらに向上させる。この
とき、Ｔｉ膜は低温で堆積してもよいが、請求項１と同
様に高温で堆積する方がより好ましい。
Ｔｉ膜をスパッタリング法により堆積した後、その表面
を窒化処理することにより、その表面が窒化されたＴｉ
膜が上層Ａｌ膜のバリア層として一層有効に働き、エレ
クトロマイグレーション耐性をさらに向上させる。この
とき、Ｔｉ膜は低温で堆積してもよいが、請求項１と同
様に高温で堆積する方がより好ましい。
【００１３】請求項３により製造される請求項４の発明
では、下層Ａｌ膜と上層Ａｌ膜の間にＴｉ膜−ＴｉＮ膜
−Ｔｉ膜からなる３層構造の膜が形成されている。最も
下層のＴｉ膜は下層Ａｌ配線上の自然酸化膜Ａｌ2Ｏ3を
還元して接触抵抗を下げる役割を果たす。２層目のＴｉ
Ｎ膜は上層Ａｌ膜のＡｌ拡散のバリア層として働き、エ
レクトロマイグレーション耐性を向上させる。最上層の
Ｔｉ膜は上層Ａｌ膜との密着性を向上させ、上層Ａｌ膜
によるビアホールの埋込み性を向上させる。
では、下層Ａｌ膜と上層Ａｌ膜の間にＴｉ膜−ＴｉＮ膜
−Ｔｉ膜からなる３層構造の膜が形成されている。最も
下層のＴｉ膜は下層Ａｌ配線上の自然酸化膜Ａｌ2Ｏ3を
還元して接触抵抗を下げる役割を果たす。２層目のＴｉ
Ｎ膜は上層Ａｌ膜のＡｌ拡散のバリア層として働き、エ
レクトロマイグレーション耐性を向上させる。最上層の
Ｔｉ膜は上層Ａｌ膜との密着性を向上させ、上層Ａｌ膜
によるビアホールの埋込み性を向上させる。
【００１４】
【実施例】図１は請求項１に対応した実施例を表わす。 （Ａ）ＭＯＳトランジスタやバイポーラトランジスタな
どの半導体装置が形成されたシリコン基板上に下層Ａｌ
配線２が形成されたものを下地とする。その配線２上に
層間絶縁膜４としてＰＳＧ膜やＢＰＳＧ膜を形成する。
そして、写真製版とエッチングによりその層間絶縁膜４
にビアホール６を形成する。
どの半導体装置が形成されたシリコン基板上に下層Ａｌ
配線２が形成されたものを下地とする。その配線２上に
層間絶縁膜４としてＰＳＧ膜やＢＰＳＧ膜を形成する。
そして、写真製版とエッチングによりその層間絶縁膜４
にビアホール６を形成する。
【００１５】（Ｂ）層間絶縁膜４上から全面にＴｉ膜８
を基板温度を４００℃以上、好ましくは５００℃以上に
加熱しながら５００〜３０００Åの厚さにスパッタリン
グ法により堆積する。基板温度は基板の下面から加熱し
たアルゴンガスを吹きつけることにより、又はヒータ加
熱により調節する。基板温度の上限はＴｉ成膜からでは
なく、加熱装置により決まる。約６００℃までの加熱は
可能である。
を基板温度を４００℃以上、好ましくは５００℃以上に
加熱しながら５００〜３０００Åの厚さにスパッタリン
グ法により堆積する。基板温度は基板の下面から加熱し
たアルゴンガスを吹きつけることにより、又はヒータ加
熱により調節する。基板温度の上限はＴｉ成膜からでは
なく、加熱装置により決まる。約６００℃までの加熱は
可能である。
【００１６】（Ｃ）Ｔｉ膜８上から上層Ａｌ配線用にＡ
ｌ膜１０をスパッタリング法により堆積する。Ａｌ膜１
０は２段階のスパッタリング法により堆積する。１段階
目は基板を加熱しない状態で５００〜３０００Åの厚さ
に堆積する。その後基板を４００〜６００℃、好ましく
は５００〜６００℃に加熱し、基板温度が安定するまで
１〜２分間おいた後、成膜速度が１００〜１６０Å／秒
となる条件で１０００〜５０００ÅのＡｌ膜を堆積す
る。２段階目のＡｌ膜は１段階目のものと同等の厚さ又
はそれ以上の厚さとし、ビアホールを完全に埋め込む厚
さに調整する。基板温度はＡｌの融点（約６６０℃）以
下とする。加熱装置により決まる基板温度の上限は一般
にはＡｌの融点以下である。その後、Ａｌ膜１０を写真
製版とエッチングによりパターン化して上層Ａｌ配線と
する。
ｌ膜１０をスパッタリング法により堆積する。Ａｌ膜１
０は２段階のスパッタリング法により堆積する。１段階
目は基板を加熱しない状態で５００〜３０００Åの厚さ
に堆積する。その後基板を４００〜６００℃、好ましく
は５００〜６００℃に加熱し、基板温度が安定するまで
１〜２分間おいた後、成膜速度が１００〜１６０Å／秒
となる条件で１０００〜５０００ÅのＡｌ膜を堆積す
る。２段階目のＡｌ膜は１段階目のものと同等の厚さ又
はそれ以上の厚さとし、ビアホールを完全に埋め込む厚
さに調整する。基板温度はＡｌの融点（約６６０℃）以
下とする。加熱装置により決まる基板温度の上限は一般
にはＡｌの融点以下である。その後、Ａｌ膜１０を写真
製版とエッチングによりパターン化して上層Ａｌ配線と
する。
【００１７】図２は請求項２に対応した実施例を表わ
す。 （Ａ）図１と同様に下層Ａｌ配線２上に層間絶縁膜４を
形成し、ビアホール６を形成する。 （Ｂ）層間絶縁膜４上からＴｉ膜８をスパッタリング法
により形成する。Ｔｉ膜８は基板温度を加熱しない状態
で形成してもよく、図１と同様に４００〜６００℃、好
ましくは５００〜６００℃に加熱しながら形成する。
す。 （Ａ）図１と同様に下層Ａｌ配線２上に層間絶縁膜４を
形成し、ビアホール６を形成する。 （Ｂ）層間絶縁膜４上からＴｉ膜８をスパッタリング法
により形成する。Ｔｉ膜８は基板温度を加熱しない状態
で形成してもよく、図１と同様に４００〜６００℃、好
ましくは５００〜６００℃に加熱しながら形成する。
【００１８】（Ｃ）基板を窒素雰囲気中でＲＴＡ（Rapi
d Thermal Annealing）処理により加熱して、又はヒー
タ加熱により加熱することにより、Ｔｉ膜８の表面にＴ
ｉＮ層２０を形成する。 （Ｄ）ＴｉＮ層２０上から図１と同様に２段階スパッタ
リング法によるＡｌ膜１０を形成する。その後、Ａｌ膜
１０を写真製版とエッチングによりパターン化して上層
Ａｌ配線とする。
d Thermal Annealing）処理により加熱して、又はヒー
タ加熱により加熱することにより、Ｔｉ膜８の表面にＴ
ｉＮ層２０を形成する。 （Ｄ）ＴｉＮ層２０上から図１と同様に２段階スパッタ
リング法によるＡｌ膜１０を形成する。その後、Ａｌ膜
１０を写真製版とエッチングによりパターン化して上層
Ａｌ配線とする。
【００１９】図３は請求項３に対応した実施例を表わ
す。 （Ａ）図１と同様に下層配線２上に層間絶縁膜４を形成
し、ビアホール６を形成する。 （Ｂ）層間絶縁膜４上からＴｉ膜３０を３００〜１００
０Åの厚さにスパッタリング法により形成する。
す。 （Ａ）図１と同様に下層配線２上に層間絶縁膜４を形成
し、ビアホール６を形成する。 （Ｂ）層間絶縁膜４上からＴｉ膜３０を３００〜１００
０Åの厚さにスパッタリング法により形成する。
【００２０】（Ｃ）Ｔｉ膜３０上に反応性スパッタリン
グ法によりＴｉＮ膜３２を５００〜１５００Åの厚さに
形成する。 （Ｄ）ＴｉＮ膜３２上にＴｉ膜３４を５００〜１５００
Åの厚さにスパッタリング法により形成する。
グ法によりＴｉＮ膜３２を５００〜１５００Åの厚さに
形成する。 （Ｄ）ＴｉＮ膜３２上にＴｉ膜３４を５００〜１５００
Åの厚さにスパッタリング法により形成する。
【００２１】（Ｅ）Ｔｉ膜３４上に図１と同様に、２段
階スパッタリング法により上層配線用のＡｌ膜１０を形
成する。その後、Ａｌ膜１０を写真製版とエッチングに
よりパターン化して上層Ａｌ配線とする。
階スパッタリング法により上層配線用のＡｌ膜１０を形
成する。その後、Ａｌ膜１０を写真製版とエッチングに
よりパターン化して上層Ａｌ配線とする。
【００２２】図３の実施例において、Ｔｉ膜３０、Ｔｉ
Ｎ膜３２及びＴｉ膜３４を形成するスパッタリング工程
は、基板を加熱しない状態で行なってもよいが、好まし
くは４００℃以上、さらに好ましくは５００℃以上に加
熱して行なう。また、ＴｉＮ膜３２は、反応性スパッタ
リング法に代えてＴｉ膜表面を窒素雰囲気中での加熱処
理により窒化したものとしてもよい。
Ｎ膜３２及びＴｉ膜３４を形成するスパッタリング工程
は、基板を加熱しない状態で行なってもよいが、好まし
くは４００℃以上、さらに好ましくは５００℃以上に加
熱して行なう。また、ＴｉＮ膜３２は、反応性スパッタ
リング法に代えてＴｉ膜表面を窒素雰囲気中での加熱処
理により窒化したものとしてもよい。
【００２３】実施例は２層のＡｌ配線を形成する工程を
示しているが、さらに多層配線とする場合は、図１〜図
３の実施例の上層Ａｌ膜１０による配線を下層配線とみ
て、その上に図１〜図３の工程を繰り返すことによりさ
らに多層配線を形成することができる。
示しているが、さらに多層配線とする場合は、図１〜図
３の実施例の上層Ａｌ膜１０による配線を下層配線とみ
て、その上に図１〜図３の工程を繰り返すことによりさ
らに多層配線を形成することができる。
【００２４】
【発明の効果】請求項１の本発明では、ウエッティング
層のＴｉ膜を基板を高温にした状態で形成するので、Ｔ
ｉ膜の柱状構造がなくなってそのＴｉ膜が上層Ａｌ膜の
Ａｌ拡散のバリア層として働き、エレクトロマイグレー
ション耐性を向上させる。また、上層Ａｌ膜のスパッタ
リングによる堆積を、初期の成膜を低温で行ない、その
後、基板を高温に加熱して必要な膜厚になるまでＡｌ膜
を堆積することにより、成膜初期におけるＴｉとＡｌの
反応の不均一性を抑えて上層Ａｌ膜表面の平坦性を向上
させる。請求項２の本発明では、ウエッティング層のＴ
ｉ膜をスパッタリング法により堆積した後、その表面を
窒化処理することにより、その表面が窒化されたＴｉ膜
が上層Ａｌ膜のバリア層として一層有効に働き、エレク
トロマイグレーション耐性をさらに向上させる。
層のＴｉ膜を基板を高温にした状態で形成するので、Ｔ
ｉ膜の柱状構造がなくなってそのＴｉ膜が上層Ａｌ膜の
Ａｌ拡散のバリア層として働き、エレクトロマイグレー
ション耐性を向上させる。また、上層Ａｌ膜のスパッタ
リングによる堆積を、初期の成膜を低温で行ない、その
後、基板を高温に加熱して必要な膜厚になるまでＡｌ膜
を堆積することにより、成膜初期におけるＴｉとＡｌの
反応の不均一性を抑えて上層Ａｌ膜表面の平坦性を向上
させる。請求項２の本発明では、ウエッティング層のＴ
ｉ膜をスパッタリング法により堆積した後、その表面を
窒化処理することにより、その表面が窒化されたＴｉ膜
が上層Ａｌ膜のバリア層として一層有効に働き、エレク
トロマイグレーション耐性をさらに向上させる。
【００２５】請求項３及び請求項４の本発明では、下層
Ａｌ膜と上層Ａｌ膜の間にＴｉ膜−ＴｉＮ膜−Ｔｉ膜か
らなる３層構造の膜が形成されているので、最も下層の
Ｔｉ膜により下層Ａｌ配線上の自然酸化膜Ａｌ2Ｏ3を還
元して接触抵抗を下げ、２層目のＴｉＮ膜により上層Ａ
ｌ膜のＡｌ拡散を防いでエレクトロマイグレーション耐
性を向上させ、最上層のＴｉ膜により上層Ａｌ膜との密
着性を向上させて上層Ａｌ膜によるビアホールの埋込み
性を向上させる。
Ａｌ膜と上層Ａｌ膜の間にＴｉ膜−ＴｉＮ膜−Ｔｉ膜か
らなる３層構造の膜が形成されているので、最も下層の
Ｔｉ膜により下層Ａｌ配線上の自然酸化膜Ａｌ2Ｏ3を還
元して接触抵抗を下げ、２層目のＴｉＮ膜により上層Ａ
ｌ膜のＡｌ拡散を防いでエレクトロマイグレーション耐
性を向上させ、最上層のＴｉ膜により上層Ａｌ膜との密
着性を向上させて上層Ａｌ膜によるビアホールの埋込み
性を向上させる。
【図１】請求項１に対応した実施例を示す工程断面図で
ある。
ある。
【図２】請求項２に対応した実施例を示す工程断面図で
ある。
ある。
【図３】請求項３に対応した実施例を示す工程断面図で
ある。
ある。
２ 下層Ａｌ配線 ４ 層間絶縁膜 ６ ビアホール ８，３０，３４ Ｔｉ膜 １０ 上層Ａｌ膜 ２０ ＴｉＮ層 ３２ ＴｉＮ膜
Claims (4)
- 【請求項１】 以下の工程により形成される２層アルミ
ニウム配線を含む多層配線の形成方法を含むことを特徴
とする半導体装置の製造方法。 （Ａ）下層アルミニウム配線を被う層間絶縁膜を形成
し、その層間絶縁膜にビアホールを形成する工程、
（Ｂ）基板温度を４００℃以上、好ましくは５００℃以
上にして前記層間絶縁膜上からチタン膜をスパッタリン
グ法により堆積する工程、（Ｃ）その上から基板を加熱
しない状態でアルミニウム膜をスパッタリング法により
堆積し、さらにその上から今度は基板温度を４００℃か
らアルミニウムの融点までの範囲の温度、好ましくは５
００℃以上にして上層配線用の上層アルミニウム膜を形
成する工程、（Ｄ）前記上層アルミニウム膜を配線用に
パターン化する工程。 - 【請求項２】 以下の工程により形成される２層アルミ
ニウム配線を含む多層配線の形成方法を含むことを特徴
とする半導体装置の製造方法。 （Ａ）下層アルミニウム配線を被う層間絶縁膜を形成
し、その層間絶縁膜にビアホールを形成する工程、
（Ｂ）前記層間絶縁膜上からチタン膜をスパッタリング
法により堆積した後、窒素雰囲気中で加熱処理して前記
チタン膜表面を窒化する工程、（Ｃ）その上から基板を
加熱しない状態でアルミニウム膜をスパッタリング法に
より堆積し、さらにその上から今度は基板温度を４００
℃からアルミニウムの融点までの範囲の温度、好ましく
は５００℃以上にして上層配線用の上層アルミニウム膜
を形成する工程、（Ｄ）前記上層アルミニウム膜を配線
用にパターン化する工程。 - 【請求項３】 以下の工程により形成される２層アルミ
ニウム配線を含む多層配線の形成方法を含むことを特徴
とする半導体装置の製造方法。 （Ａ）下層アルミニウム配線を被う層間絶縁膜を形成
し、その層間絶縁膜にビアホールを形成する工程、
（Ｂ）前記層間絶縁膜上からチタン膜、その上に窒化チ
タン膜、さらにその上にチタン膜をそれぞれスパッタリ
ング法により堆積してチタン−窒化チタン−チタンの３
層膜を形成する工程、（Ｃ）その上から基板を加熱しな
い状態でアルミニウム膜をスパッタリング法により堆積
し、さらにその上から今度は基板温度を４００℃からア
ルミニウムの融点までの範囲の温度、好ましくは５００
℃以上にして上層配線用の上層アルミニウム膜を形成す
る工程、（Ｄ）前記上層アルミニウム膜を配線用にパタ
ーン化する工程。 - 【請求項４】 下層アルミニウム配線と上層アルミニウ
ム配線とが層間絶縁膜により絶縁されているとともに、
下層アルミニウム配線と上層アルミニウム配線との所定
の部分が前記層間絶縁膜のビアホールを介して接続され
ている２層配線を少なくとも含む多層配線を備えた半導
体装置において、 前記ビアホール内で下層アルミニウム配線と上層アルミ
ニウム配線の間には最下層がチタン膜、その上が窒化チ
タン膜、さらにその上がチタン膜の３層膜が形成されて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19745694A JP3325714B2 (ja) | 1994-02-21 | 1994-07-29 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4789794 | 1994-02-21 | ||
| JP6-47897 | 1994-02-21 | ||
| JP19745694A JP3325714B2 (ja) | 1994-02-21 | 1994-07-29 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283318A true JPH07283318A (ja) | 1995-10-27 |
| JP3325714B2 JP3325714B2 (ja) | 2002-09-17 |
Family
ID=26388105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19745694A Expired - Fee Related JP3325714B2 (ja) | 1994-02-21 | 1994-07-29 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3325714B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325303B1 (ko) * | 1999-06-16 | 2002-02-21 | 김영환 | 반도체 소자의 금속 배선 및 그의 제조 방법 |
| JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
| JP2007250587A (ja) * | 2006-03-13 | 2007-09-27 | Denso Corp | 半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7186633B2 (ja) | 2019-02-13 | 2022-12-09 | 株式会社シマノ | 両軸受リール |
-
1994
- 1994-07-29 JP JP19745694A patent/JP3325714B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325303B1 (ko) * | 1999-06-16 | 2002-02-21 | 김영환 | 반도체 소자의 금속 배선 및 그의 제조 방법 |
| JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
| JP4871132B2 (ja) * | 2003-11-04 | 2012-02-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びその形成方法 |
| JP2007250587A (ja) * | 2006-03-13 | 2007-09-27 | Denso Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3325714B2 (ja) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04320024A (ja) | 半導体装置の製造方法 | |
| JP3540895B2 (ja) | 半導体装置の配線形成方法 | |
| JPH08288392A (ja) | コンタクトホールのプラグ形成方法 | |
| KR100319588B1 (ko) | 배선구조의 형성방법 | |
| JP3625652B2 (ja) | 半導体装置の製造方法 | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3325714B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08330427A (ja) | 半導体素子の配線形成方法 | |
| JPH0536627A (ja) | 配線形成方法 | |
| KR100371508B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| JP3097839B2 (ja) | 半導体装置およびその製造方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JP2764932B2 (ja) | 半導体装置及びその製造方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH08111455A (ja) | 配線形成方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JPH07254601A (ja) | 半導体装置とその製造方法 | |
| JPH05291410A (ja) | 半導体装置の製造方法 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JPH11284071A (ja) | 半導体装置およびその製造方法 | |
| JPH05102328A (ja) | 窒化チタン膜の成膜方法および半導体装置の製造方法ならびに半導体装置 | |
| JPH09129643A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20070705 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100705 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |