JP2003060082A5 - - Google Patents

Download PDF

Info

Publication number
JP2003060082A5
JP2003060082A5 JP2001241793A JP2001241793A JP2003060082A5 JP 2003060082 A5 JP2003060082 A5 JP 2003060082A5 JP 2001241793 A JP2001241793 A JP 2001241793A JP 2001241793 A JP2001241793 A JP 2001241793A JP 2003060082 A5 JP2003060082 A5 JP 2003060082A5
Authority
JP
Japan
Prior art keywords
insulating film
forming
manufacturing
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001241793A
Other languages
English (en)
Other versions
JP4011870B2 (ja
JP2003060082A (ja
Filing date
Publication date
Priority claimed from JP2001241793A external-priority patent/JP4011870B2/ja
Priority to JP2001241793A priority Critical patent/JP4011870B2/ja
Application filed filed Critical
Priority to TW091114347A priority patent/TW569429B/zh
Priority to US10/187,003 priority patent/US6803271B2/en
Priority to KR1020020039991A priority patent/KR100617621B1/ko
Publication of JP2003060082A publication Critical patent/JP2003060082A/ja
Priority to US10/930,845 priority patent/US7084055B2/en
Publication of JP2003060082A5 publication Critical patent/JP2003060082A5/ja
Publication of JP4011870B2 publication Critical patent/JP4011870B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (17)

  1. (a)半導体基板上に第1絶縁膜を形成する工程と、
    (b)前記第1絶縁膜上に複数の配線を形成する工程と、
    (c)前記配線を覆うように第1温度で第2絶縁膜を高密度プラズマを用いた化学気相成長法で形成する工程と、
    (d)前記第2絶縁膜に第2温度で熱処理を施す工程と、
    (e)前記第2絶縁膜上に第1電極、誘電体膜及び第2電極からなるキャパシタを形成し、前記誘電体膜を第3温度で熱処理する工程と、を有し、
    前記第2温度は前記第温度より高いことを特徴とする半導体集積回路装置の製造方法。
  2. 請求項1において、工程(a)と(b)の間に、
    前記第1絶縁膜に研磨を施すことを特徴とする半導体集積回路装置の製造方法。
  3. 請求項1において、工程(c)と(d)の間に、
    前記第2絶縁膜に研磨を施すことを特徴とする半導体集積回路装置の製造方法。
  4. 請求項において、前記第2絶縁膜に対する熱処理は、前記第2絶縁膜に対する研磨の前に実施することを特徴とする半導体集積回路装置の製造方法。
  5. 請求項1において、工程(a)の前に
    (f)前記半導体基板上に第3絶縁膜を介して複数の導体片を形成する工程と、
    (g)前記導体片の両端の前記半導体基板表面に一対の半導体領域を形成する工程と、
    を有し、
    前記配線は前記一対の半導体領域の一方に接続されており、前記第1電極は前記一対の半導体領域の他方に接続されていることを特徴とする半導体集積回路装置の製造方法。
  6. 請求項1において、前記配線はタングステンで形成することを特徴とする半導体集積回路装置の製造方法。
  7. 請求項1において、前記熱処理はランプアニール法を用いることを特徴とする半導体集積回路装置の製造方法。
  8. 請求項において、前記熱処理は、昇温速度の速い第1段階と、前記第1段階より昇温速度の低い第2段階を経て、前記第2温度に達することを特徴とする半導体集積回路装置の製造方法。
  9. 請求項1において、前記誘電体膜は酸化タンタル膜であることを特徴とする半導体集積回路装置の製造方法。
  10. 請求項1において、前記誘電体膜はチタン酸ジルコン酸鉛膜であることを特徴とする半導体集積回路装置の製造方法。
  11. (a)半導体基板上に第1絶縁膜を形成する工程と、
    (b)前記第1絶縁膜上に複数の配線を形成する工程と、
    (c)前記配線を覆うように化学気相成長法により第2絶縁膜を形成する工程と、
    (d)前記第2絶縁膜上に塗布膜である第3絶縁膜を形成し、第1温度で熱処理をする工程と、
    (e)前記第3絶縁膜上に化学気相成長法により第4絶縁膜を形成する工程と、
    (f)前記第4絶縁膜上に第1電極、誘電体膜及び第2電極からなるキャパシタを形成する工程と、を有し、
    前記誘電体膜の形成工程は前記誘電体膜を第2温度で熱処理する工程を含み、
    前記第1温度は前記第2温度以上であることを特徴とする半導体集積回路装置の製造方法。
  12. (a)半導体基板上に第1絶縁膜を形成する工程と、
    (b)前記第1絶縁膜上に複数の配線を形成する工程と、
    (c)前記配線を覆うように第2絶縁膜を高密度プラズマを用いた化学気相成長法で形成する工程と、
    (d)前記第2絶縁膜に第1温度で熱処理を施す工程と、
    (e)前記配線の表面を露出するように、前記第2絶縁膜に開口を形成するために前記第2絶縁膜にエッチングを施す工程と、
    (f)前記開口内に第1導体層を第2温度の化学気相成長法で形成する工程と、
    (g)前記第1導体層上に第2導体層を形成する工程と、
    (h)前記第2,第1導体層に研磨を施し、前記開口内に選択的に前記第1,第2導体層を残す工程と、を有し、
    前記第1温度は前記第2温度以上であることを特徴とする半導体集積回路装置の製造方法。
  13. 請求項12において、前記配線はタングステン膜であることを特徴とする半導体集積回路装置の製造方法。
  14. 請求項13において、前記第1導体層は窒化チタン層であることを特徴とする半導体集積回路装置の製造方法。
  15. 請求項12において、さらに、前記第2絶縁膜及び前記第2導体層上に第3導体層を形成する工程を有することを特徴とする半導体集積回路装置の製造方法。
  16. 請求項15において、前記第3導体層はアルミニウム層からなることを特徴とする半導体集積回路装置の製造方法。
  17. 請求項15において、前記第3導体層は銅層からなることを特徴とする半導体集積回路装置の製造方法。
JP2001241793A 2001-08-09 2001-08-09 半導体集積回路装置の製造方法 Expired - Fee Related JP4011870B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001241793A JP4011870B2 (ja) 2001-08-09 2001-08-09 半導体集積回路装置の製造方法
TW091114347A TW569429B (en) 2001-08-09 2002-06-28 Method for manufacturing semiconductor integrated circuit device
US10/187,003 US6803271B2 (en) 2001-08-09 2002-07-02 Method for manufacturing semiconductor integrated circuit device
KR1020020039991A KR100617621B1 (ko) 2001-08-09 2002-07-10 반도체 집적회로장치의 제조방법
US10/930,845 US7084055B2 (en) 2001-08-09 2004-09-01 Method for manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001241793A JP4011870B2 (ja) 2001-08-09 2001-08-09 半導体集積回路装置の製造方法

Publications (3)

Publication Number Publication Date
JP2003060082A JP2003060082A (ja) 2003-02-28
JP2003060082A5 true JP2003060082A5 (ja) 2005-04-07
JP4011870B2 JP4011870B2 (ja) 2007-11-21

Family

ID=19072168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001241793A Expired - Fee Related JP4011870B2 (ja) 2001-08-09 2001-08-09 半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (2) US6803271B2 (ja)
JP (1) JP4011870B2 (ja)
KR (1) KR100617621B1 (ja)
TW (1) TW569429B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761361B1 (ko) * 2006-05-02 2007-09-27 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
JP5302522B2 (ja) * 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法
US8034691B2 (en) * 2008-08-18 2011-10-11 Macronix International Co., Ltd. HDP-CVD process, filling-in process utilizing HDP-CVD, and HDP-CVD system
KR101676810B1 (ko) 2014-10-30 2016-11-16 삼성전자주식회사 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747036B2 (ja) * 1989-07-07 1998-05-06 日本電信電話株式会社 薄膜形成方法
US5654589A (en) * 1995-06-06 1997-08-05 Advanced Micro Devices, Incorporated Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application
JPH09289247A (ja) 1996-04-19 1997-11-04 Sony Corp コンタクト形成方法
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
JP2962250B2 (ja) * 1996-11-12 1999-10-12 日本電気株式会社 半導体記憶装置の製造方法
JPH10173049A (ja) 1996-12-11 1998-06-26 Fujitsu Ltd 半導体装置及びその製造方法
JP3109449B2 (ja) * 1997-04-25 2000-11-13 日本電気株式会社 多層配線構造の形成方法
KR19980084463A (ko) * 1997-05-23 1998-12-05 김영환 반도체 소자의 제조방법
KR100447259B1 (ko) * 1997-06-30 2004-11-03 주식회사 하이닉스반도체 반도체소자의제조방법
KR19990042091A (ko) * 1997-11-25 1999-06-15 김영환 반도체 장치의 절연막 평탄화 방법
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
JPH11243180A (ja) 1998-02-25 1999-09-07 Sony Corp 半導体装置の製造方法
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
JP4052729B2 (ja) * 1998-06-12 2008-02-27 松下電器産業株式会社 半導体装置及びその製造方法
US5858829A (en) * 1998-06-29 1999-01-12 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-spacer bit lines
US6150209A (en) * 1999-04-23 2000-11-21 Taiwan Semiconductor Manufacturing Company Leakage current reduction of a tantalum oxide layer via a nitrous oxide high density annealing procedure
KR20010001924A (ko) * 1999-06-09 2001-01-05 김영환 반도체소자의 커패시터 제조방법
JP2001007202A (ja) * 1999-06-22 2001-01-12 Sony Corp 半導体装置の製造方法
KR100304503B1 (ko) * 1999-07-09 2001-11-01 김영환 반도체장치의 제조방법
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation

Similar Documents

Publication Publication Date Title
TW434887B (en) Method of manufacturing ferroelectric memory device
JP3193335B2 (ja) 半導体装置の製造方法
KR101334004B1 (ko) 반도체 장치 및 다층 배선 기판
US20050084619A1 (en) Method to deposit an impermeable film on porous low-k dielectric film
JPH11330231A (ja) 金属被覆構造
JP2763023B2 (ja) 半導体装置の製造方法
JP2005033164A (ja) 半導体素子の銅配線形成方法
JP2004119977A (ja) タンタル及び窒化タンタルの選択的ドライ・エッチング
TW200421543A (en) Semiconductor device and method for manufacturing the semiconductor device
JP2003060082A5 (ja)
JP4623949B2 (ja) 半導体集積回路装置の製造方法
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
JPH10247686A (ja) 多層配線形成法
TW200539354A (en) Low temperature method for metal deposition
JP2003218199A (ja) 半導体装置の製造方法
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
JP3592209B2 (ja) 半導体装置の製造方法
KR100455443B1 (ko) 반도체소자의금속배선형성방법
TWI229413B (en) Method for fabricating conductive plug and semiconductor device
JP2003298015A (ja) 強誘電体メモリ装置およびその製造方法
JP2001351971A (ja) 半導体装置及びその製造方法
JP2003100663A (ja) 銅金属化プロセスにおけるTaCNバリア層の製造方法並びにTaCNバリア層を有する銅金属層構造
TW533542B (en) Manufacturing method of damascene copper wire
JP2000323569A (ja) 半導体集積回路装置およびその製造方法
JPH05152444A (ja) 半導体装置の製造方法