JP2773072B2 - 半導体素子の金属配線の形成方法 - Google Patents

半導体素子の金属配線の形成方法

Info

Publication number
JP2773072B2
JP2773072B2 JP6221491A JP22149194A JP2773072B2 JP 2773072 B2 JP2773072 B2 JP 2773072B2 JP 6221491 A JP6221491 A JP 6221491A JP 22149194 A JP22149194 A JP 22149194A JP 2773072 B2 JP2773072 B2 JP 2773072B2
Authority
JP
Japan
Prior art keywords
metal thin
thin film
metal
thin films
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6221491A
Other languages
English (en)
Other versions
JPH07221181A (ja
Inventor
景 洙 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH07221181A publication Critical patent/JPH07221181A/ja
Application granted granted Critical
Publication of JP2773072B2 publication Critical patent/JP2773072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子の金属配線の
形成方法に関するものであって、特に金属薄膜が化学気
相成長方法を用いる多段階の工程によって半導体製造の
工程中に形成されるコンタクトホールまたはブァイアホ
ール（Ｖｉａ−Ｈｏｌｅ）を積層，埋立し金属配線を形
成できるようにした半導体素子の金属配線の形成方法に
関するものである。
【０００２】
【従来の技術】一般的に半導体の製造工程の中，電極の
形成または互いに隔離された領域間の接続のためにはコ
ンタクトホールまたはブァイアホールを形成しこれらホ
ールを金属で埋立したのち、金属配線を形成する。前記
ブァイアホールまたはコンタクトホールを埋立する金属
としては拡散防止用のチタンナイトライド（ＴｉＮ）金
属が有利である。
【０００３】前記チタンナイトライドでこれらホールを
埋立する方法としてはスパッタリング方法と化学気相成
長法がある。超高集積素子の製造時スパッタリング方法
は金属薄膜のステップカバーリッジ（Ｓｔｅｐ−Ｃｏｖ
ｅｒａｇｅ）が劣悪するため、化学気相成長法を主に使
用する。
【０００４】化学気相成長法によってチタンナイトライ
ド薄膜蒸着時、厚さが厚ければストレスが増加し薄膜が
裂ける現象が発生するためコンタクトホールを完全に埋
立するのが困難である。従って後続工程による金属配線
形成時、電気的な接続特性が低下するという短所があ
る。
【０００５】
【発明が解決しようとする課題】従って、本発明は金属
薄膜が化学気相成長方法を用いる多段階の工程によって
半導体製造の工程中に形成されるコンタクトホールまた
はブァイアホールを積層、埋立し金属配線を形成するこ
とによって前記の短所を解消することができる半導体素
子の金属配線の形成方法を提供することにその目的があ
る。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
めの本発明の半導体素子の金属配線の形成方法はシリコ
ン基板１上の酸化膜３を所定の幅でパターン化し、前記
のシリコン基板１上に形成された接合部２と連通できる
ようにコンタクトホール１１を形成し前記酸化膜３の上
部及びコンタクトホール１１に第１乃至第４金属薄膜４
乃至７を化学気相成長法によって多段階で蒸着する段階
と、前記の段階から前記の酸化膜及びコンタクトホール
３及び１１の上部の前記第１乃至第４金属薄膜４乃至７
を除去する段階と、前記の段階から前記の酸化膜及びコ
ンタクトホール３及び１１の上部に第５乃至第７金属薄
膜８乃至１０を順次蒸着する段階と、前記段階から金属
配線が形成される部分を除外した残りの第５乃至第７金
属薄膜８乃至１０を除去する段階から成ることを特徴と
する。
【０００７】
【作用】酸化膜３の上部及びコンタクトホール１１に第
１乃至第４金属薄膜４乃至７を多段階で積層、埋立し金
属配線を形成することによって金属配線の電気的な接続
特性が向上する。
【０００８】
【実施例】以下、添付した図面を参照として本発明を詳
細に説明する。図１Ａ乃至図１Ｅは本発明によって半導
体素子の金属配線を形成する段階を示す断面図であっ
て、図１Ａはシリコン基板１上に接合部２を形成したの
ちその上部に一定な厚さの酸化膜３を蒸着したのち、フ
ォトマスキング及び乾式エッチング工程を用いてコンタ
クトホール１１を形成した状態の断面図である。
【０００９】図１Ｂは図１Ａの構造下で第１乃至第４金
属薄膜４乃至７を順次蒸着した状態の断面図であり、第
１金属薄膜４はチタン（Ｔｉ）であって接合部２の領域
とのコンタクト抵抗の値を減少させるため用いられ、第
２乃至第４金属薄膜５乃至７はチタンナイトライド（Ｔ
ｉＮ）薄膜であって何回かにかけて、少なくとも２回以
上、多段階で化学気相成長法によって蒸着される。
【００１０】前記第２乃至第４金属薄膜５乃至７である
チタンナイトライド薄膜の蒸着時、薄膜の亀裂（Ｃｒａ
ｃｋ）が発生しないように薄く蒸着しなければならず、
第２金属薄膜５の蒸着後、蒸着装備（図示しない）から
取り出し大気中に露出されたのち、もう一度前記の蒸着
装備に入れ第３金属薄膜６を蒸着する。
【００１１】第３及び第４金属薄膜６及７もやはり第２
金属薄膜５の蒸着時と同じ方法で夫々の金属薄膜の蒸着
後、大気中で露出させる。大気中に露出させる理由は蒸
着装備内で一定な真空度の状態で連続的にチタンナイト
ライドの薄膜５乃至７を蒸着する場合、一度で厚く蒸着
するものと同じく薄膜が裂ける現象が発生することがあ
るため、これを防ぐためである。
【００１２】また、金属薄膜の特性を向上させるために
夫々の金属薄膜５乃至７の蒸着が完了されたのちアニー
リング（ａｎｎｅａｌｉｎｇ）工程を追加することもで
きる。
【００１３】図１Ｃは図１Ｂ構造で酸化膜及びコンタク
トホール３及び１１の上部に蒸着した第１乃至第４金属
薄膜４乃至７をエッチングした状態の断面図である。
【００１４】図１Ｄは図１Ｃ状態で全体構造の上部に第
５，第６及び第７金属薄膜８，９及び１０を順次蒸着し
た状態の断面図であり、ここで第５金属薄膜８としては
チタンが含まれているタングステン（ＴｉＷ）薄膜また
はチタンナイトライド薄膜が使用され、第６金属薄膜９
としてはアルミニウム合金薄膜を使用し、第７金属薄膜
１０は主にチタンナイトライド（ＴｉＮ）薄膜が使用さ
れる。
【００１５】また、前記第５金属薄膜８は主に金属配線
の耐久性向上（Ｅｌｅｃｔｒｏ ｍｉｇｒａｔｉｏｎ現
象抑制）を目的として用いられ、第７金属薄膜１０は後
続工程であるフォトマスキング工程時、乱反射を減少さ
せ、金属配線が正確に形成できるようにするために用い
られる。
【００１６】図１Ｅは図１Ｄの状態で金属配線で用いら
れる部分を除外し、前記第５，第６及び第７金属薄膜
８，９及び１０をフォトマスキング及びエッチング工程
によってエッチングした状態の断面図である。
【００１７】一方、前述した第６及び第７金属薄膜９及
び１０は前記第５金属薄膜８なしに形成することもで
き、また前述した第１金属薄膜４がなくても後続工程が
可能であり、コンタクトホールだけではなく、ブァイア
ホールでも本発明の適用が可能である。
【００１８】
【発明の効果】上述のように本発明によってコンタクト
ホールまたはブァイアホールを化学気相成長法を用いて
金属薄膜を多段階で積層、埋立し金属配線を形成するこ
とによって金属配線の電気的な接続特性が向上できる卓
越な効果がある。
【図面の簡単な説明】
【図１】本発明によって半導体素子の金属配線を形成す
る段階を示す断面図である。
【符号の説明】
１ シリコン基板 ２ 接合部 ３ 酸化膜 ４乃至１０ 第１乃至第７金属薄膜 １１ コンタクトホール
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 29/40 - 29/51

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子の金属配線の形成方法におい
    て、シリコン基板１上の酸化膜３を所定の幅でパターン
    化し、前記のシリコン基板１上に形成された接合部２と
    連通できるようにコンタクトホール１１を形成し、前記
    酸化膜３の上部及びコンタクトホール１１に第１乃至第
    ４金属薄膜４乃至７を化学気相成長法によって多段階で
    蒸着する段階と、前記段階から前記酸化膜及びコンタク
    トホール３及び１１上部の前記第１乃至第４金属薄膜４
    乃至７を除去する段階と、前記段階から前記酸化膜及び
    コンタクトホール３及び１１上部に第５乃至第７金属薄
    膜８乃至１０を順次蒸着する段階と、前記段階から金属
    配線を形成するために第５乃至第７金属薄膜８乃至１０
    の一部を除去する段階から成されることを特徴とする半
    導体素子の金属配線の形成方法。
  2. 【請求項２】前記第２乃至第４金属薄膜５乃至７は夫々
    の金属薄膜の蒸着後、大気中に露出することを特徴とす
    る請求項１記載の半導体素子の金属配線の形成方法。
  3. 【請求項３】前記第２乃至第４金属薄膜５乃至７夫々の
    金属薄膜の蒸着後アニーリング工程を施すことを特徴と
    する請求項１記載の半導体素子の金属配線の形成方法。
  4. 【請求項４】前記第１金属薄膜４はチタンを使用し、第
    ２乃至第４金属薄膜５乃至７と第７金属薄膜１０はチタ
    ンナイトライド薄膜を使用し、第５金属薄膜８はチタン
    が含まれているタングステン（ＴｉＷ）薄膜またはチタ
    ンナイトライド薄膜が使用され、第６金属薄膜９はアル
    ミニウム合金薄膜を用いることを特徴とする請求項１記
    載の半導体素子の金属配線の形成方法。
JP6221491A 1993-09-15 1994-09-16 半導体素子の金属配線の形成方法 Expired - Fee Related JP2773072B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-18527 1993-09-15
KR93018527A KR960016231B1 (en) 1993-09-15 1993-09-15 Semiconductor metal wire forming method

Publications (2)

Publication Number Publication Date
JPH07221181A JPH07221181A (ja) 1995-08-18
JP2773072B2 true JP2773072B2 (ja) 1998-07-09

Family

ID=19363559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6221491A Expired - Fee Related JP2773072B2 (ja) 1993-09-15 1994-09-16 半導体素子の金属配線の形成方法

Country Status (3)

Country Link
US (1) US5573978A (ja)
JP (1) JP2773072B2 (ja)
KR (1) KR960016231B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012738B1 (ko) * 1992-12-10 1995-10-20 현대전자산업주식회사 반도체소자의 텅스텐 콘택 플러그 제조방법
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
KR100220935B1 (ko) * 1995-12-15 1999-09-15 김영환 메탈 콘택 형성방법
JPH10125627A (ja) * 1996-10-24 1998-05-15 Fujitsu Ltd 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法
KR100430682B1 (ko) * 1996-12-31 2004-07-12 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US6107190A (en) * 1997-01-30 2000-08-22 Nec Corporation Method of fabricating semiconductor device
US6037252A (en) * 1997-11-05 2000-03-14 Tokyo Electron Limited Method of titanium nitride contact plug formation
JP3625652B2 (ja) * 1998-06-30 2005-03-02 シャープ株式会社 半導体装置の製造方法
KR100331545B1 (ko) 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
CN100349803C (zh) * 2006-04-04 2007-11-21 北京大学 氧化钨微米管及其制备方法
JP2010165989A (ja) * 2009-01-19 2010-07-29 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783248A (en) * 1987-02-10 1988-11-08 Siemens Aktiengesellschaft Method for the production of a titanium/titanium nitride double layer
JPH02105411A (ja) * 1988-10-13 1990-04-18 Nec Corp 半導体装置
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
US4983250A (en) * 1989-06-16 1991-01-08 Microelectronics And Computer Technology Method of laser patterning an electrical interconnect
US5231052A (en) * 1991-02-14 1993-07-27 Industrial Technology Research Institute Process for forming a multilayer polysilicon semiconductor electrode
JPH053254A (ja) * 1991-06-24 1993-01-08 Sony Corp 積層配線形成方法
JPH0529316A (ja) * 1991-07-23 1993-02-05 Nec Corp 半導体装置の製造方法
JPH05251567A (ja) * 1992-03-09 1993-09-28 Nec Corp 半導体装置
JP3003422B2 (ja) * 1992-10-01 2000-01-31 日本電気株式会社 半導体装置の製造方法
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts

Also Published As

Publication number Publication date
KR950009926A (ko) 1995-04-26
US5573978A (en) 1996-11-12
KR960016231B1 (en) 1996-12-07
JPH07221181A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
JP2576820B2 (ja) コンタクト・プラグの製造方法
JP2773072B2 (ja) 半導体素子の金属配線の形成方法
JPH0817925A (ja) 半導体装置とその製法
JP3194793B2 (ja) 半導体装置の製造方法
JP3132557B2 (ja) 半導体装置の製造方法
JP3189399B2 (ja) 半導体装置の製造方法
JP3348564B2 (ja) 誘電体キャパシタの製造方法
JPH03200330A (ja) 半導体装置の製造方法
JP2720480B2 (ja) 多層配線形成法
JPH0974095A (ja) 半導体装置の製造方法
JPH0758110A (ja) 半導体装置
JP2000208620A (ja) 半導体装置の製造方法
JPH05283536A (ja) 半導体装置のコンタクトホール埋め込み方法
JPH0629237A (ja) 半導体装置及びその製造方法
KR920003876B1 (ko) 반도체 장치의 제조방법
JPH05343531A (ja) 半導体装置及びその製造方法
JP2950620B2 (ja) 半導体装置
JP2890948B2 (ja) 半導体装置の製造方法
JPH0786209A (ja) 半導体装置の製造方法
JPH08203899A (ja) 半導体装置の製造方法
JPH04333225A (ja) 半導体装置の製造方法
JP2845054B2 (ja) 半導体装置の製造方法
JPS62281466A (ja) 半導体装置
JPH01143240A (ja) 半導体装置の製造方法
JPH08107145A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100424

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100424

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110424

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110424

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees