JP2890948B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2890948B2 JP2890948B2 JP1489892A JP1489892A JP2890948B2 JP 2890948 B2 JP2890948 B2 JP 2890948B2 JP 1489892 A JP1489892 A JP 1489892A JP 1489892 A JP1489892 A JP 1489892A JP 2890948 B2 JP2890948 B2 JP 2890948B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- aluminum
- forming
- depositing
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にバリアメタルを用いた金属配線の製造方法に
関するものである。
関し、特にバリアメタルを用いた金属配線の製造方法に
関するものである。
【０００２】
【従来の技術】従来の金属配線の形成方法について、図
３（ａ）〜（ｃ）を参照して説明する。
３（ａ）〜（ｃ）を参照して説明する。
【０００３】はじめに図３（ａ）に示すように、シリコ
ン基板１の表面に例えばイオン注入により拡散層２を形
成する。つぎに第１の絶縁膜３を堆積したのち拡散層２
上にコンタクトを開口する。
ン基板１の表面に例えばイオン注入により拡散層２を形
成する。つぎに第１の絶縁膜３を堆積したのち拡散層２
上にコンタクトを開口する。
【０００４】つぎに図３（ｂ）に示すように、全面に高
融点金属として例えば厚さ０．１μｍの窒化チタン４を
スパッタする。つぎに厚さ１μｍのアルミニウム５をス
パッタする。このアルミニウム５はシリコンおよび銅が
含有したものでも良い。
融点金属として例えば厚さ０．１μｍの窒化チタン４を
スパッタする。つぎに厚さ１μｍのアルミニウム５をス
パッタする。このアルミニウム５はシリコンおよび銅が
含有したものでも良い。
【０００５】つぎに高融点金属として例えばチタンタン
グステン７をスパッタする。
グステン７をスパッタする。
【０００６】つぎに図３（ｃ）に示すように、チタンタ
ングステン７、アルミニウム５、窒化チタン４を異方性
エッチングによりパターニングして金属配線が完成す
る。
ングステン７、アルミニウム５、窒化チタン４を異方性
エッチングによりパターニングして金属配線が完成す
る。
【０００７】この金属配線において、窒化チタン４はア
ルミニウム５が拡散層２の外側に移動して短絡する、い
わゆるアロイスパイクを防止するバリアメタルとなる。
またチタンタングステン７はアルミニウム５のエレクト
ロマイグレーションおよびストレスマイグレーションを
抑制する。
ルミニウム５が拡散層２の外側に移動して短絡する、い
わゆるアロイスパイクを防止するバリアメタルとなる。
またチタンタングステン７はアルミニウム５のエレクト
ロマイグレーションおよびストレスマイグレーションを
抑制する。
【０００８】
【発明が解決しようとする課題】アルミニウムの上にシ
リコンを吸収し易い高融点金属を形成すると、アルミニ
ウムの下にバリアメタルを形成しても、アロイスパイク
を完全に防ぐことはできない。
リコンを吸収し易い高融点金属を形成すると、アルミニ
ウムの下にバリアメタルを形成しても、アロイスパイク
を完全に防ぐことはできない。
【０００９】この対策としてアルミニウムに含有させる
シリコンの割合を増やすことが考えられるが、アルミニ
ウムの抵抗率が高くなり、シリコンが局所的に結晶化し
てコンタクト不良を起す恐れがある。またアルミニウム
配線をエッチングするとき、シリコン粒が残るという問
題がある。
シリコンの割合を増やすことが考えられるが、アルミニ
ウムの抵抗率が高くなり、シリコンが局所的に結晶化し
てコンタクト不良を起す恐れがある。またアルミニウム
配線をエッチングするとき、シリコン粒が残るという問
題がある。
【００１０】もう一つの対策としてアルミニウムの上に
シリコンをスパッタしてから高融点金属を堆積すること
が考えられるが、シリコンと高融点金属例えばチタンタ
ングステンとのコンタクト抵抗が大きくなる。
シリコンをスパッタしてから高融点金属を堆積すること
が考えられるが、シリコンと高融点金属例えばチタンタ
ングステンとのコンタクト抵抗が大きくなる。
【００１１】また上層の高融点金属を例えばチタンタン
グステンと窒化チタンとの２層構造にする方法では、ア
ロイスパイクやコンタクト抵抗の問題は解決するが、エ
ッチング加工が困難になるという新たな問題が生じる。
グステンと窒化チタンとの２層構造にする方法では、ア
ロイスパイクやコンタクト抵抗の問題は解決するが、エ
ッチング加工が困難になるという新たな問題が生じる。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板表面に拡散層を形成する工程と、
前記拡散層上に開口を有する絶縁膜を形成する工程と、
全面に高融点金属または高融点金属を主成分とする合金
からなる第１の導電膜を堆積する工程と、全面にアルミ
ニウムを主成分とする第２の導電膜を堆積する工程と、
前記第２の導電膜の表面にシリコンをイオン注入する工
程と、全面に高融点金属または高融点金属を主成分とす
る合金からなる第３の導電膜を堆積する工程と、前記第
３の導電膜、前記第２の導電膜、前記第１の導電膜を順
次エッチングして前記第１の導電膜、前記第２の導電
膜、前記第３の導電膜からなる積層配線を形成する工程
とを含むものである。
造方法は、半導体基板表面に拡散層を形成する工程と、
前記拡散層上に開口を有する絶縁膜を形成する工程と、
全面に高融点金属または高融点金属を主成分とする合金
からなる第１の導電膜を堆積する工程と、全面にアルミ
ニウムを主成分とする第２の導電膜を堆積する工程と、
前記第２の導電膜の表面にシリコンをイオン注入する工
程と、全面に高融点金属または高融点金属を主成分とす
る合金からなる第３の導電膜を堆積する工程と、前記第
３の導電膜、前記第２の導電膜、前記第１の導電膜を順
次エッチングして前記第１の導電膜、前記第２の導電
膜、前記第３の導電膜からなる積層配線を形成する工程
とを含むものである。
【００１３】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｄ）を参照して説明する。
〜（ｄ）を参照して説明する。
【００１４】はじめに図１（ａ）に示すように、シリコ
ン基板１の表面に例えばイオン注入により拡散層２を形
成する。つぎに第１の絶縁膜３を堆積したのち拡散層２
上にコンタクトを開口する。
ン基板１の表面に例えばイオン注入により拡散層２を形
成する。つぎに第１の絶縁膜３を堆積したのち拡散層２
上にコンタクトを開口する。
【００１５】つぎに図１（ｂ）に示すように、全面に高
融点金属として例えば厚さ０．１μｍの窒化チタン４を
スパッタする。つぎに厚さ１μｍのアルミニウム５をス
パッタする。このアルミニウム５はシリコンおよび銅を
が含有したものでも良い。
融点金属として例えば厚さ０．１μｍの窒化チタン４を
スパッタする。つぎに厚さ１μｍのアルミニウム５をス
パッタする。このアルミニウム５はシリコンおよび銅を
が含有したものでも良い。
【００１６】つぎにシリコン６をイオン注入する。この
ときシリコン６がアルミニウム５の表面近傍に止まるよ
うに、加速エネルギーを設定する。
ときシリコン６がアルミニウム５の表面近傍に止まるよ
うに、加速エネルギーを設定する。
【００１７】つぎに図１（ｃ）に示すように、高融点金
属として例えば厚さ０．１μｍのチタンタングステン７
をスパッタする。
属として例えば厚さ０．１μｍのチタンタングステン７
をスパッタする。
【００１８】つぎに図１（ｄ）に示すように、チタンタ
ングステン７、アルミニウム５、窒化チタン４を異方性
エッチングによりパターニングして金属配線が完成す
る。
ングステン７、アルミニウム５、窒化チタン４を異方性
エッチングによりパターニングして金属配線が完成す
る。
【００１９】本実施例において、チタンタングステン７
に吸収されるシリコンはアルミニウム５の表面近傍にイ
オン注入したシリコン６でまかなわれ、アルミニウム５
とシリコン基板１との間のアロイスパイクの発生を防ぐ
ことができる。
に吸収されるシリコンはアルミニウム５の表面近傍にイ
オン注入したシリコン６でまかなわれ、アルミニウム５
とシリコン基板１との間のアロイスパイクの発生を防ぐ
ことができる。
【００２０】また、チタンタングステン７に吸収される
シリコンの量は、チタンタングステン７の膜厚によって
異なるので、膜厚に応じてシリコンイオン注入の注入量
（ドース）を増減することにより、アロイスパイクの発
生を十分防ぐことができる。
シリコンの量は、チタンタングステン７の膜厚によって
異なるので、膜厚に応じてシリコンイオン注入の注入量
（ドース）を増減することにより、アロイスパイクの発
生を十分防ぐことができる。
【００２１】つぎに本発明の第２の実施例について図２
（ａ）〜（ｄ）を参照して説明する。
（ａ）〜（ｄ）を参照して説明する。
【００２２】はじめに図２（ａ）に示すように、シリコ
ン基板１の表面に例えばイオン注入により拡散層２を形
成する。つぎに第１の絶縁膜３を堆積したのち拡散層２
上にコンタクトを開口する。つぎに全面に高融点金属と
して例えば厚さ０．１μｍの窒化チタン４をスパッタす
る。つぎに厚さ１μｍの第１のアルミニウム５ａをスパ
ッタする。第１のアルミニウム５ａはシリコンおよび銅
が含有したものでも良い。つぎにアルミニウム５ａおよ
び窒化チタン４を異方性エッチングによりパターニング
して下層配線とする。
ン基板１の表面に例えばイオン注入により拡散層２を形
成する。つぎに第１の絶縁膜３を堆積したのち拡散層２
上にコンタクトを開口する。つぎに全面に高融点金属と
して例えば厚さ０．１μｍの窒化チタン４をスパッタす
る。つぎに厚さ１μｍの第１のアルミニウム５ａをスパ
ッタする。第１のアルミニウム５ａはシリコンおよび銅
が含有したものでも良い。つぎにアルミニウム５ａおよ
び窒化チタン４を異方性エッチングによりパターニング
して下層配線とする。
【００２３】つぎに図２（ｂ）に示すように、全面に第
２の絶縁膜３ａを形成し、下層配線である第１のアルミ
ニウム５ａの上にスルーホール８を開口する。
２の絶縁膜３ａを形成し、下層配線である第１のアルミ
ニウム５ａの上にスルーホール８を開口する。
【００２４】つぎに図２（ｃ）に示すように、全面に第
２のアルミニウム５ｂをスパッタする。第２のアルミニ
ウム５ａもシリコンおよび銅が含有したものでも良い。
つぎに全面にシリコン６をイオン注入する。このときシ
リコン６が第２のアルミニウム５ｂの表面近傍に止まる
ように、加速エネルギーを設定する。
２のアルミニウム５ｂをスパッタする。第２のアルミニ
ウム５ａもシリコンおよび銅が含有したものでも良い。
つぎに全面にシリコン６をイオン注入する。このときシ
リコン６が第２のアルミニウム５ｂの表面近傍に止まる
ように、加速エネルギーを設定する。
【００２５】つぎに図２（ｄ）に示すように、高融点金
属として例えば厚さ０．１μｍのチタンタングステン７
をスパッタする。つぎにチタンタングステン７および第
２のアルミニウム５ｂを異方性エッチングによりパター
ニングして上層配線とする。
属として例えば厚さ０．１μｍのチタンタングステン７
をスパッタする。つぎにチタンタングステン７および第
２のアルミニウム５ｂを異方性エッチングによりパター
ニングして上層配線とする。
【００２６】本実施例ではスルーホール８において、第
１のアルミニウム５ａと第２のアルミニウム５ｂとが接
している。第２のアルミニウム５ｂの下にさらに高融点
金属として例えば窒化チタンを追加するとスルーホール
抵抗が非常に高くなる。したがってストレスマイグレー
ション対策として第２のアルミニウムの上のみに高融点
金属を形成形成せざるを得ない。
１のアルミニウム５ａと第２のアルミニウム５ｂとが接
している。第２のアルミニウム５ｂの下にさらに高融点
金属として例えば窒化チタンを追加するとスルーホール
抵抗が非常に高くなる。したがってストレスマイグレー
ション対策として第２のアルミニウムの上のみに高融点
金属を形成形成せざるを得ない。
【００２７】第２のアルミニウム５ｂの上にシリコンを
吸収し易い高融点金属を形成すると、第１のアルミニウ
ム５ａを介してシリコン基板１のシリコンを吸い上げて
しまい、アロイスパイクが発生する。
吸収し易い高融点金属を形成すると、第１のアルミニウ
ム５ａを介してシリコン基板１のシリコンを吸い上げて
しまい、アロイスパイクが発生する。
【００２８】したがって、多層配線のうち上層配線に本
発明を適用することにより、アロイスパイクを防止する
ことができる。
発明を適用することにより、アロイスパイクを防止する
ことができる。
【００２９】
【発明の効果】アルミニウム配線のストレスマイグレー
ション対策用高融点金属層が吸収するシリコンを予めイ
オン注入によって供給する。その結果、アルミニウム配
線内でのシリコンの移動を防止して、アロイスパイクに
よるリーク電流の発生を防ぐことができる。
ション対策用高融点金属層が吸収するシリコンを予めイ
オン注入によって供給する。その結果、アルミニウム配
線内でのシリコンの移動を防止して、アロイスパイクに
よるリーク電流の発生を防ぐことができる。
【００３０】多層配線のうち上層配線に対して本発明を
適用しても、スルーホールにおけるシリコンの移動を抑
えて、シリコンノジュールによるスルーホール不良を防
ぐことができる。
適用しても、スルーホールにおけるシリコンの移動を抑
えて、シリコンノジュールによるスルーホール不良を防
ぐことができる。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
【図３】従来の金属配線の形成方法を示す断面図であ
る。
る。
１ シリコン基板 ２ 拡散層 ３ 第１の絶縁膜 ３ａ 第２の絶縁膜 ４ 窒化チタン ５ アルミニウム ５ａ 第１のアルミニウム ５ｂ 第２のアルミニウム ６ シリコン ７ チタンタングステン ８ スルーホール
Claims (2)
- 【請求項１】 半導体基板表面に拡散層を形成する工程
と、前記拡散層上に開口を有する絶縁膜を形成する工程
と、全面に高融点金属または高融点金属を主成分とする
合金からなる第１の導電膜を堆積する工程と、全面にア
ルミニウムを主成分とする第２の導電膜を堆積する工程
と、前記第２の導電膜の表面にシリコンをイオン注入す
る工程と、全面に高融点金属または高融点金属を主成分
とする合金からなる第３の導電膜を堆積する工程と、前
記第３の導電膜、前記第２の導電膜、前記第１の導電膜
を順次エッチングして前記第１の導電膜、前記第２の導
電膜、前記第３の導電膜からなる積層配線を形成する工
程とを含む半導体装置の製造方法。 - 【請求項２】 半導体基板表面に拡散層を形成する工程
と、前記拡散層上に開口を有する第１の絶縁膜を形成す
る工程と、全面に高融点金属または高融点金属を主成分
とする合金からなる第１の導電膜を堆積する工程と、全
面にアルミニウムを主成分とする第２の導電膜を堆積す
る工程と、前記第２の導電膜、前記第１の導電膜を順次
エッチングして前記第１の導電膜および前記第２の導電
膜からなる第１の積層配線を形成する工程と、前記第１
の積層配線表面の所定の場所に開口を有する第２の絶縁
膜を形成する工程と、全面にアルミニウムを主成分とす
る第３の導電膜を堆積する工程と、前記第３の導電膜の
表面にシリコンをイオン注入する工程と、全面に高融点
金属または高融点金属を主成分とする合金からなる第４
の導電膜を堆積する工程と、前記第４の導電膜および前
記第３の導電膜を順次エッチングして前記第３の導電膜
および前記第４の導電膜からなる第２の積層配線を形成
する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1489892A JP2890948B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1489892A JP2890948B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206060A JPH05206060A (ja) | 1993-08-13 |
| JP2890948B2 true JP2890948B2 (ja) | 1999-05-17 |
Family
ID=11873812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1489892A Expired - Lifetime JP2890948B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890948B2 (ja) |
-
1992
- 1992-01-30 JP JP1489892A patent/JP2890948B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206060A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| KR100303221B1 (ko) | 반도체 장치 | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JP2890948B2 (ja) | 半導体装置の製造方法 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| EP0415526A2 (en) | Semiconductor device having wiring layers | |
| US5372971A (en) | Method for forming via hole in multiple metal layers of semiconductor device | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JPH11260967A (ja) | 半導体装置及びその製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JPH05283536A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| KR20050042697A (ko) | 반도체 소자의 구리확산 방지막 형성방법 | |
| JPH04298029A (ja) | 半導体装置の製造方法 | |
| KR960002060B1 (ko) | 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |