JPH05251567A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05251567A JPH05251567A JP5021592A JP5021592A JPH05251567A JP H05251567 A JPH05251567 A JP H05251567A JP 5021592 A JP5021592 A JP 5021592A JP 5021592 A JP5021592 A JP 5021592A JP H05251567 A JPH05251567 A JP H05251567A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- produced
- interconnection layer
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】層間接続孔埋設金属膜を有する多層配線構造に
おいて安定したコンタクト抵抗と高いエレクトロマイグ
レーション耐性を得ること。 【構成】埋設タングステン７の上面及び下面をスパッタ
法形成によるタングステン膜により囲んでいる。 【効果】安定したコンタクト抵抗と高いエレクトロマイ
グレーション耐性が得られる。
おいて安定したコンタクト抵抗と高いエレクトロマイグ
レーション耐性を得ること。 【構成】埋設タングステン７の上面及び下面をスパッタ
法形成によるタングステン膜により囲んでいる。 【効果】安定したコンタクト抵抗と高いエレクトロマイ
グレーション耐性が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係わり、
特に高集積化を目的とした多層配線技術に関する。
特に高集積化を目的とした多層配線技術に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、微細多層
配線技術は益々重要度が高まり、微細化による配線信頼
性低下の防止を目的として層間接続孔への金属膜埋設が
行なわれている。
配線技術は益々重要度が高まり、微細化による配線信頼
性低下の防止を目的として層間接続孔への金属膜埋設が
行なわれている。
【０００３】そこで、従来は、図２（ａ）の如く、シリ
コン基板１の上のシリコン酸化膜２上にパターン形成さ
れた膜厚０．８μｍ程度の下層配線Ａｌ−Ｓｉ−Ｃｕ膜
４上に、バイアスＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌ
ｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）法等により、下層配
線４上で膜厚１．０μｍ程度の層間絶縁膜６を形成す
る。次に、下層配線上の特定位置に層間接続孔１２を形
成し、その層間接続孔１２に選択タングステンＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法等により、タングステン７を埋設する。最後に、
膜厚０．８μｍ程度のＡｌ−Ｓｉ−Ｃｕ膜８を被着パタ
ン化することにより、上層配線を形成し、多層配線構造
が完成する。
コン基板１の上のシリコン酸化膜２上にパターン形成さ
れた膜厚０．８μｍ程度の下層配線Ａｌ−Ｓｉ−Ｃｕ膜
４上に、バイアスＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌ
ｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）法等により、下層配
線４上で膜厚１．０μｍ程度の層間絶縁膜６を形成す
る。次に、下層配線上の特定位置に層間接続孔１２を形
成し、その層間接続孔１２に選択タングステンＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法等により、タングステン７を埋設する。最後に、
膜厚０．８μｍ程度のＡｌ−Ｓｉ−Ｃｕ膜８を被着パタ
ン化することにより、上層配線を形成し、多層配線構造
が完成する。
【０００４】
【発明が解決しようとする課題】従来の半導体装置にお
いては、Ａｌ−Ｓｉ−Ｃｕ膜４の表面が露出した状態で
選択タングステンＣＶＤを行なっているため、成長時に
六フッ化タングステンの還元によって生成されるフッ素
のラジカルによって、Ａｌ−Ｓｉ−Ｃｕ膜４の表面に、
アルミのフッ化物が形成される。このアルミのフッ化物
は、高抵抗もしくは、絶縁物であるため、上層配線と下
層配線のコンタクト抵抗が高くなり、時にはオープンと
なってしまう不具合があった。
いては、Ａｌ−Ｓｉ−Ｃｕ膜４の表面が露出した状態で
選択タングステンＣＶＤを行なっているため、成長時に
六フッ化タングステンの還元によって生成されるフッ素
のラジカルによって、Ａｌ−Ｓｉ−Ｃｕ膜４の表面に、
アルミのフッ化物が形成される。このアルミのフッ化物
は、高抵抗もしくは、絶縁物であるため、上層配線と下
層配線のコンタクト抵抗が高くなり、時にはオープンと
なってしまう不具合があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
層間膜とたとえばアルミニウムもしくはアルミ合金から
なる金属配線層と層間接続孔用の埋設金属膜とを有する
半導体装置であって、埋設金属膜が高融点金属であり、
かつその少くとも上下面が高融点金属膜もしくは高融点
金属含有膜によって囲まれている構造を有する。
層間膜とたとえばアルミニウムもしくはアルミ合金から
なる金属配線層と層間接続孔用の埋設金属膜とを有する
半導体装置であって、埋設金属膜が高融点金属であり、
かつその少くとも上下面が高融点金属膜もしくは高融点
金属含有膜によって囲まれている構造を有する。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）の如く、シリコン酸化膜２上に、膜厚
０．１μｍ程度のタングステン膜（スパッタ法形成）
３，５で挟まれた膜厚０．８μｍ程度のＡｌ−Ｓｉ−Ｃ
ｕ膜４を被着パタン化し、下層配線を形成する。次に、
下層配線上に、バイアスＥＣＲ法等により、下層配線上
で膜厚１．０μｍ程度の層間絶縁膜６を形成する。次
に、下層配線上の特定位置に層間接続孔を形成し、その
層間接続孔に選択タングステンＣＶＤ法等により、タン
グステン７を埋設する。最後に、膜厚０．１μｍ程度の
タングステン膜（スパッタ法形成）８，１０で挟まれた
膜厚０．８μｍ程度のＡｌ−Ｓｉ−Ｃｕ膜９を被着パタ
ン化することにより、上層配線を形成し、多層配線構造
が完成する。
る。図１（ａ）の如く、シリコン酸化膜２上に、膜厚
０．１μｍ程度のタングステン膜（スパッタ法形成）
３，５で挟まれた膜厚０．８μｍ程度のＡｌ−Ｓｉ−Ｃ
ｕ膜４を被着パタン化し、下層配線を形成する。次に、
下層配線上に、バイアスＥＣＲ法等により、下層配線上
で膜厚１．０μｍ程度の層間絶縁膜６を形成する。次
に、下層配線上の特定位置に層間接続孔を形成し、その
層間接続孔に選択タングステンＣＶＤ法等により、タン
グステン７を埋設する。最後に、膜厚０．１μｍ程度の
タングステン膜（スパッタ法形成）８，１０で挟まれた
膜厚０．８μｍ程度のＡｌ−Ｓｉ−Ｃｕ膜９を被着パタ
ン化することにより、上層配線を形成し、多層配線構造
が完成する。
【０００７】なお、上記実施例では、埋設金属膜の上下
面の高融点金属もしくは高融点金属含有膜として、タン
グステン膜を用いたが、窒化チタン等を用いることも可
能である。
面の高融点金属もしくは高融点金属含有膜として、タン
グステン膜を用いたが、窒化チタン等を用いることも可
能である。
【０００８】
【発明の効果】以上説明したように、本発明の半導体装
置は、埋設タングステン７の上下面には、スパッタ法形
成によるタングステン膜５，８を配した構造をとってい
る。
置は、埋設タングステン７の上下面には、スパッタ法形
成によるタングステン膜５，８を配した構造をとってい
る。
【０００９】したがって、本発明では、従来問題となっ
ていた選択Ｗ−ＣＶＤ成長時のアルミのフッ化物性性が
ないので、安定した上層配線と下層配線のコンタクト抵
抗が得られる効果を有する。
ていた選択Ｗ−ＣＶＤ成長時のアルミのフッ化物性性が
ないので、安定した上層配線と下層配線のコンタクト抵
抗が得られる効果を有する。
【００１０】また、図１（ｂ）において、上層配線から
下層配線に向けて電流を流した場合、下層配線から上層
配線への電子流によるエレクトロマイグレーションによ
り、万一、上層配線下部にボイド１１が発生しても、タ
ングステン膜８があることにより、オープン不良とはな
らない。しかも、タングステン膜８を流れる電流による
発熱により、アルミ原子が移動して、ボイド１１を消滅
させる効果を有する。
下層配線に向けて電流を流した場合、下層配線から上層
配線への電子流によるエレクトロマイグレーションによ
り、万一、上層配線下部にボイド１１が発生しても、タ
ングステン膜８があることにより、オープン不良とはな
らない。しかも、タングステン膜８を流れる電流による
発熱により、アルミ原子が移動して、ボイド１１を消滅
させる効果を有する。
【図１】本発明の一実施例を示す断面図。
【図２】従来技術を示す断面図。
１ シリコン基板 ２ シリコン酸化膜 ３，５，８，１０ タングステン膜（スパッタ形成） ４，９ Ａｌ−Ｓｉ−Ｃｕ膜 ６ 層間絶縁膜 ７ 埋設タングステン １１ ボイド １２ 層間接続孔
Claims (2)
- 【請求項１】 層間絶縁膜と金属配線層と層間接続孔用
の埋設金属膜とを有する半導体装置において、前記埋設
金属膜が高融点金属であり、かつその少くとも上下面
が、高融点金属膜もしくは高融点金属含有膜によって囲
まれている構造を特徴とする半導体装置。 - 【請求項２】 前記高融点金属はタングステンであり、
前記金属配線層はアルミもしくはアルミ合金の層である
ことを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021592A JPH05251567A (ja) | 1992-03-09 | 1992-03-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021592A JPH05251567A (ja) | 1992-03-09 | 1992-03-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251567A true JPH05251567A (ja) | 1993-09-28 |
Family
ID=12852857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5021592A Pending JPH05251567A (ja) | 1992-03-09 | 1992-03-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251567A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5573978A (en) * | 1993-09-15 | 1996-11-12 | Hyundai Electronics Industries Co., Ltd. | Method of forming a metal wire in a semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343349A (ja) * | 1986-08-08 | 1988-02-24 | Matsushita Electric Ind Co Ltd | 多層薄膜配線及びその形成方法 |
-
1992
- 1992-03-09 JP JP5021592A patent/JPH05251567A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343349A (ja) * | 1986-08-08 | 1988-02-24 | Matsushita Electric Ind Co Ltd | 多層薄膜配線及びその形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5573978A (en) * | 1993-09-15 | 1996-11-12 | Hyundai Electronics Industries Co., Ltd. | Method of forming a metal wire in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445073B1 (en) | Damascene metallization process and structure | |
| US7671470B2 (en) | Enhanced mechanical strength via contacts | |
| JP3057054B2 (ja) | 銅線の多層相互接続を形成する方法 | |
| US20080220608A1 (en) | Modified via bottom structure for reliability enhancement | |
| JPH07211776A (ja) | 半導体基板に導体路を形成する方法 | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| KR20000048295A (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| US8129842B2 (en) | Enhanced interconnect structure | |
| JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JPH05251567A (ja) | 半導体装置 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3014887B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0669205A (ja) | 半導体装置の製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPH06342790A (ja) | 半導体装置の製造方法 | |
| KR0152922B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JPS62291948A (ja) | 金属薄膜配線およびその製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH10125679A (ja) | 半導体素子およびその製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |