JPH10125627A - 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法 - Google Patents

半導体装置の製造方法および高融点金属ナイトライド膜の形成方法

Info

Publication number
JPH10125627A
JPH10125627A JP8282211A JP28221196A JPH10125627A JP H10125627 A JPH10125627 A JP H10125627A JP 8282211 A JP8282211 A JP 8282211A JP 28221196 A JP28221196 A JP 28221196A JP H10125627 A JPH10125627 A JP H10125627A
Authority
JP
Japan
Prior art keywords
refractory metal
metal nitride
nitride film
sputtering
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8282211A
Other languages
English (en)
Inventor
Tatsuya Inoue
辰也 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP8282211A priority Critical patent/JPH10125627A/ja
Priority to US08/845,888 priority patent/US6242804B1/en
Publication of JPH10125627A publication Critical patent/JPH10125627A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 緻密で低抵抗のＴｉＮ拡散障壁層を、Ｔｉの
リアクティブスパッタにより、高いスループットで形成
できる半導体装置の製造方法を提供することを目的とす
る。 【解決手段】 Ｔｉターゲットを使い、ＴｉＮが確実に
スパッタされる第１の条件でＴｉＮ膜を堆積した後、同
一のＴｉターゲットを使い、通常はＴｉがスパッタされ
る第２の条件において、ＴｉＮのスパッタを継続して行
う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置の
製造に関し、特にメタライゼーション工程を含む半導体
装置の製造方法に関する。半導体装置の製造にあたって
は、ＡｌあるいはＡｌ合金よりなる配線を、半導体基板
中に形成された半導体装置に接続するメタライゼーショ
ン工程が不可欠である。かかるメタライゼーション工程
は、スパッタ法により行われるのが一般的である。
【０００２】
【従来の技術】一般に、Ｓｉ半導体装置の製造プロセス
においては、かかる配線パターンのメタライゼーション
工程に先立ち、ＡｌあるいはＡｌ合金よりなる配線パタ
ーンと、かかる配線パターンを接続するＳｉ基板中に形
成された接続領域との間に、ＴｉＷ，ＴｉＣ，ＴｉＮ等
の拡散障壁層を設け、Ａｌ配線中のＡｌが、かかる接続
領域においてＳｉ基板中に拡散し、例えば薄い拡散領域
を突き抜けるアロイスパイクを形成するのを阻止してい
る。
【０００３】一般に、拡散障壁層をＴｉＮで形成する場
合、Ｔｉターゲットを使いＮ2 プラズマ雰囲気中でスパ
ッタを実行することによりＴｉＮ膜を形成する、いわゆ
るリアクティブスパッタ法が使われている。ＴｉＮ膜
を、直接にＴｉＮターゲットを使ったスパッタにより形
成することも可能ではあるが、ＴｉＮターゲットを使う
と、基板上に形成されるＴｉＮ膜の厚さが厚くなりす
ぎ、剥離しやすくなる問題があり、ＴｉＮターゲットを
使ったスパッタは一般には使われていない。かかる拡散
障壁層は、半導体装置を配線パターンに接続する接続領
域に形成されるため、低い電気抵抗を有し、また効果的
な拡散障壁として作用するために高い密度を有すること
が望ましい。
【０００４】また、ＴｉＮ膜は、Ｗ層を成長させる際の
いわゆるグルーレイヤーとして、あるいはＡｌ配線上の
反射防止膜としても広く使われているが、特にＷ層のグ
ルーレイヤーとして使われる場合、Ｗ層の気相原料とし
て供給されるＷＦ6 による侵食が少ないことが要求され
る。このためにも、ＴｉＮ膜は高い密度を有することが
要求される。
【０００５】
【発明が解決しようとする課題】しかし、従来のＴｉタ
ーゲットを使ったリアクティブスパッタ法では、安定に
ＴｉＮ膜が形成できる条件が非常に限定されており、拡
散障壁として望ましい低抵抗で高密度なＴｉＮ膜を高速
で形成することが困難であった。
【０００６】一般に、ＴｉＮ拡散障壁層をスパッタ法で
形成する場合は、スパッタに先立ちＴｉターゲットをク
リーニングするために、まずダミー基板に対してスパッ
タを行い、Ｔｉターゲット上の不純物を除去することが
行われている。しかし、リアクティブスパッタの現象は
十分に解明されておらず、例えば、従来より、このよう
にしてクリーニングした純粋なＴｉターゲットをＴｉＮ
拡散障壁層のスパッタに使った場合、基板上にＴｉＮが
形成される条件が実質的に限定されてしまう等の問題点
が生じていた。
【０００７】より具体的には、一般にＴｉＮのリアクテ
ィブスパッタはＡｒとＮ2 の混合ガスプラズマ中で実行
されるが、プラズマ中のＡｒ量が多くＮ2 の割合が少な
い場合にはＴｉＮは形成されない。これに対し、混合ガ
ス雰囲気中のＮ2 の割合を増やすとＴｉＮは容易に形成
されるが、密度が低く抵抗が高い等、拡散障壁層として
要求される特性を満たさない場合が多く、拡散障壁層に
適したＴｉＮ層が得られる最適なスパッタ条件（混合ガ
ス組成，スパッタパワー等）の範囲は限られる。ＴｉＮ
は、ＴｉＮx で表される不定比化合物であるが、プラズ
マ中のＮ2 が多いと、＜１１１＞配向をした大粒径のＴ
ｉＮ結晶よりなる、低密度で粗なテクスチャーのＴｉＮ
膜が形成される。これに対し、プラズマ中のＮ2 を減ら
し、ＴｉＮ構造中のＴｉの割合を増加させると、＜２０
０＞配向の、小粒径で均一なＴｉＮ結晶よりなる緻密な
テクスチャーのＴｉＮ膜が形成される。さらにこのよう
にして得られた緻密なＴｉＮ膜は、平坦性の良好な表面
を有する。しかし、先にも説明したように、プラズマ組
成をＮ2 の割合が少なくなるように設定すると、ＴｉＮ
が形成されなくなる可能性がある。
【０００８】また、ＴｉＮのプラズマスパッタの際に
は、プラズマパワーを大きくすることにより、拡散障壁
に適した高密度のＴｉＮ膜が得られることが知られてい
るが、プラズマパワーを大きくした場合には、プラズマ
中のＮ2 の割合を増大させないと、ＴｉＮは得られな
い。しかし、先にも説明したように、このような条件で
形成されるＴｉＮ膜は低密度で、電気抵抗が高い問題点
を有する。
【０００９】そこで、本発明は叙上の課題を解決した新
規で有用な半導体装置の製造方法を提供することを概括
的課題とする。本発明のより具体的な課題は、ＴｉＮ拡
散障壁層の反応性スパッタ工程を含む半導体装置の製造
方法において、拡散障壁層として優れた膜質を有するＴ
ｉＮ膜が得られる最適なスパッタ条件の範囲を拡大した
半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、高融点金属ナイトライ
ド膜をリアクティブスパッタにより形成する工程を含む
半導体装置の製造方法において、前記リアクティブスパ
ッタ工程は、（Ａ）高融点金属ターゲットを使い、基板
上に高融点金属ナイトライド膜を、高融点金属ターゲッ
トを使っても高融点金属ナイトライドのリアクティブス
パッタが生じる第１のスパッタ条件でスパッタする第１
の工程と、（Ｂ）前記工程（Ａ）の後、前記高融点金属
ターゲットを使い、前記高融点金属ナイトライド膜上に
高融点金属ナイトライド膜を、高融点金属ターゲットを
使った場合には高融点金属ナイトライドのリアクティブ
スパッタが生じない第２のスパッタ条件でスパッタする
第２の工程とよりなることを特徴とする半導体装置の製
造方法により、または請求項２に記載したように、前記
工程（Ａ）において使われる高融点金属ターゲットは、
純粋なＴｉよりなることを特徴とする請求項１記載の半
導体装置の製造方法により、または請求項３に記載した
ように、前記工程（Ａ）に先立って、前記高融点金属タ
ーゲットを、前記工程（Ａ），（Ｂ）が実行されるのと
同一の反応室中において、高融点金属がスパッタされる
条件下でスパッタを行うことによりクリーニングするク
リーニング工程を含むことを特徴とする請求項１または
２記載の半導体装置の製造方法により、または請求項４
に記載したように、前記工程（Ｂ）は、前記工程（Ａ）
に連続して、同一の反応室内において、減圧環境を破ら
ずに実行されることを特徴とする請求項１〜３のうち、
いずれか一項記載の半導体装置の製造方法により、また
は請求項５に記載したように、前記工程（Ａ）の後、前
記リアクティブスパッタ工程は前記工程（Ｂ）が開始さ
れるまで中断されることを特徴とする請求項１〜３のう
ち、いずれか一項記載の半導体装置の製造方法により、
または請求項６に記載したように、前記第１のスパッタ
条件においては、高融点金属ターゲットを使っても高融
点金属ナイトライドのリアクティブスパッタが生じる第
１のプラズマパワーを投入し、前記第２のスパッタ条件
においては、高融点金属ターゲットを使った場合には高
融点金属ナイトライドのリアクティブスパッタが生じな
い、より高い第２のプラズマパワーを投入することを特
徴とする請求項１〜５のうち、いずれか一項記載の半導
体装置の製造方法により、または請求項７に記載したよ
うに、前記第１のスパッタ条件においては、リアクティ
ブスパッタが実行される反応室のＮ2 分圧を、高融点金
属ターゲットを使っても高融点金属ナイトライドのリア
クティブスパッタが生じる第１の値に設定し、前記第２
のスパッタ条件においては、高融点金属ターゲットを使
った場合には高融点金属ナイトライドのリアクティブス
パッタが生じない、より低い第２の値に設定することを
特徴とする請求項１〜６のうち、いずれか一項記載の半
導体装置の製造方法により、または請求項８に記載した
ように、前記工程（Ｂ）においては、前記高融点金属タ
ーゲットの表面に高融点金属ナイトライドが形成されて
いることを特徴とする請求項１〜７のうち、いずれか一
項記載の半導体装置の製造方法により、または請求項９
に記載したように、前記工程（Ａ）は、前記基板上に絶
縁膜を堆積する工程と、前記絶縁膜中に、前記基板中の
能動領域を露出するようにコンタクトホールを形成する
工程とを含み、前記工程（Ａ）における高融点金属ナイ
トライド膜の堆積は、前記絶縁膜上に、前記高融点金属
ナイトライド膜が、前記コンタクトホールにおいて前記
能動領域と電気的にコンタクトするように実行されるこ
とを特徴とする請求項１〜８のうち、いずれか一項記載
の半導体装置の製造方法により、または請求項１０に記
載したように、前記工程（Ａ）は、さらに前記絶縁膜上
への前記高融点金属ナイトライド膜の堆積に先立って、
前記絶縁膜上に高融点金属膜を、前記コンタクトホール
において前記高融点金属膜が前記能動領域とコンタクト
するように堆積する工程を含み、前記工程（Ａ）におけ
る前記高融点金属ナイトライド膜を堆積する工程は、前
記高融点金属膜を堆積する工程に連続して、同一の反応
室内において、減圧環境を破ることなく実行されること
を特徴とする請求項９記載の半導体装置の製造方法によ
り、または請求項１１に記載したように、前記高融点金
属膜を堆積する工程は、前記工程（Ａ）における前記高
融点金属ナイトライド膜の堆積工程とは異なった堆積条
件で実行されることを特徴とする請求項１０記載の半導
体装置の製造方法により、または請求項１２に記載した
ように、前記高融点金属膜を堆積する工程は、前記工程
（Ａ）における前記高融点金属ナイトライド膜の堆積工
程と同一の組成のプラズマガス中において、異なったプ
ラズマパワーで実行されることを特徴とする請求項１１
記載の半導体装置の製造方法により、または請求項１３
に記載したように、高融点金属ナイトライド膜をリアク
ティブスパッタ工程により形成する高融点金属ナイトラ
イド膜の形成方法において、前記リアクティブスパッタ
工程は、（Ａ）高融点金属ターゲットを使い、基板上に
高融点金属ナイトライド膜を、高融点金属ターゲットを
使っても高融点金属ナイトライドのリアクティブスパッ
タが生じる第１のスパッタ条件でスパッタする第１の工
程と、（Ｂ）前記工程（Ａ）の後、前記高融点金属ター
ゲットを使い、前記高融点金属ナイトライド膜上に高融
点金属ナイトライド膜を、高融点金属ターゲットを使っ
た場合には高融点金属ナイトライドのリアクティブスパ
ッタが生じない第２のスパッタ条件でスパッタする第２
の工程とよりなることを特徴とする高融点金属ナイトラ
イド膜の形成方法により、または請求項１４に記載した
ように、前記工程（Ａ）において使われる高融点金属タ
ーゲットは、純粋なＴｉよりなることを特徴とする請求
項１３記載の高融点金属ナイトライド膜の形成方法によ
り、または請求項１５に記載したように、前記工程
（Ａ）に先立って、前記高融点金属ターゲットを、前記
工程（Ａ），（Ｂ）が実行されるのと同一の反応室中に
おいて、高融点金属がスパッタされる条件下でスパッタ
を行うことによりクリーニングするクリーニング工程を
含むことを特徴とする請求項１３または１４記載の高融
点金属ナイトライド膜の形成方法により、または請求項
１６に記載したように、前記工程（Ｂ）は、前記工程
（Ａ）に連続して、同一の反応室内において、減圧環境
を破らずに実行されることを特徴とする請求項１３〜１
５のうち、いずれか一項記載の高融点金属ナイトライド
膜の形成方法により、または請求項１７に記載したよう
に、前記工程（Ａ）の後、前記リアクティブスパッタ工
程は前記工程（Ｂ）が開始されるまで中断されることを
特徴とする請求項１３〜１５のうち、いずれか一項記載
の高融点金属ナイトライド膜の形成方法により、または
請求項１８に記載したように、前記第１のスパッタ条件
においては、高融点金属ターゲットを使っても高融点金
属ナイトライドのリアクティブスパッタが生じる第１の
プラズマパワーを投入し、前記第２のスパッタ条件にお
いては、高融点金属ターゲットを使った場合には高融点
金属ナイトライドのリアクティブスパッタが生じない、
より高い第２のプラズマパワーを投入することを特徴と
する請求項１３〜１７のうち、いずれか一項記載のＴｉ
Ｎ膜の形成方法により、または請求項１９に記載したよ
うに、前記第１のスパッタ条件においては、リアクティ
ブスパッタが実行される反応室のＮ2 分圧を、高融点金
属ターゲットを使っても高融点金属ナイトライドのリア
クティブスパッタが生じる第１の値に設定し、前記第２
のスパッタ条件においては、純粋な高融点金属ターゲッ
トを使った場合には高融点金属ナイトライドのリアクテ
ィブスパッタが生じない、より低い第２の値に設定する
ことを特徴とする請求項１３〜１８のうち、いずれか一
項記載の高融点金属ナイトライド膜の形成方法により、
または請求項２０に記載したように、前記工程（Ｂ）に
おいては、前記高融点金属ターゲットの表面に高融点金
属ナイトライドが形成されていることを特徴とする請求
項１３〜１９のうち、いずれか一項記載の高融点金属ナ
イトライド膜の形成方法により、または、請求項２１に
記載したように、基板上に形成された第１の高融点金属
ナイトライド膜と、前記第１の高融点金属ナイトライド
膜上に形成された第２の高融点金属金属ナイトライド膜
と、前記第２の高融点金属ナイトライド膜上に形成され
た導体膜とを含む半導体装置において、前記第２の高融
点金属ナイトライドは、前記第１の高融点金属ナイトラ
イド膜よりも低い電気抵抗を有することを特徴とする半
導体装置により、または請求項２２に記載したように、
前記第１の高融点金属ナイトライド膜は約８５Ωｃｍ以
上の比抵抗を有し、前記第２の高融点金属ナイトライド
膜は、約８５Ωｃｍ以下の比抵抗を有することを特徴と
する請求項２１記載の半導体装置により、または請求項
２３に記載したように、前記第１の高融点金属ナイトラ
イド膜は、基板上の拡散領域に接触し、前記第１および
第２の高融点金属ナイトライド膜は拡散障壁層を形成す
ることを特徴とする請求項２１記載の半導体装置により
解決する。
【００１１】以下、本発明の原理を図１，図２を参照し
ながら説明する。本発明の発明者は、Ｔｉターゲットを
使ったＴｉＮ膜のリアクティブスパッタリングの実験に
おいて、図１に示すように、縦軸にＮ2 流量、横軸にＡ
ｒ流量をプロットしたスパッタ雰囲気すなわちプラズマ
組成を表す図において、ＴｉＮ膜が堆積するプラズマ組
成領域の境界が、ターゲットとしてクリーニング直後
の、すなわちＴｉスパッタを行った直後のＴｉターゲッ
トを使った場合と、いったんダミー基板上にＴｉＮ膜を
堆積した後のＴｉターゲットを使った場合とで異なるこ
とを発見した。
【００１２】すなわち、図１を参照するに、クリーニン
グ済のＴｉターゲットを使った場合、ＴｉＮの堆積はＮ
2 流量、従って窒素プラズマ濃度が最も高い領域Ａにお
いてしか生じないが、いったんＴｉＮのスパッタを行っ
た後のＴｉターゲットを使うと、窒素プラズマ濃度のよ
り低い領域ＢにおいてもＴｉＮの堆積が生じることが見
出された。これに対し、領域Ｃにおいては、ＴｉＮの堆
積は生じることがなく、Ｔｉ膜のみが堆積する。領域Ａ
と領域Ｃとの間の領域Ｂでは、使うＴｉターゲットの状
態如何により、ＴｉＮ膜が堆積したり、Ｔｉ膜が堆積し
たりする。ただし、図１において、スパッタ装置の反応
室におけるプラズマの励起のために投入されるプラズマ
パワーは一定に設定してある。
【００１３】図１の結果は、Ｔｉターゲットを使ったＴ
ｉＮのリアクティブスパッタにおいて、純粋な、すなわ
ちクリーニング済のＴｉターゲットを使った場合には、
ターゲットから放出される粒子はＴｉであり、これが基
板上にＴｉＮの形で堆積するためには相応の高濃度の窒
素プラズマ雰囲気が必要であるのに対し、いったんＴｉ
ＮをスパッタしたＴｉターゲットを使った場合には、Ｔ
ｉターゲット表面にすでにＴｉＮの薄い膜が形成されて
おり、従ってプラズマ中の窒素濃度は高い必要がなく、
低い窒素濃度でもＴｉＮが堆積することを示している。
また、このようなすでにＴｉＮ膜が形成されているター
ゲットを使った場合には、新たなＴｉＮ形成の際に必要
な窒化のための活性化エネルギが低下し、その結果ター
ゲット表面がスパッタの進行と共に侵食されても、常に
新しいＴｉＮ膜が、速やかに形成されるものと考えられ
る。
【００１４】図２はプラズマパワーを変化させた場合の
ＴｉＮが堆積するプラズマ組成領域とＴｉが堆積するプ
ラズマ組成領域との境界を示す。ただし、図２中黒丸
は、プラズマパワーを低パワー状態から始めて順次増大
させていった場合に、得られる堆積膜がＴｉＮからＴｉ
に変化する境界を、また黒四角で示したのはプラズマパ
ワーを高パワー状態から始めて順次減少させていった場
合に、得られる堆積膜がＴｉからＴｉＮに変化する境界
を示す。
【００１５】図２よりわかるように、例えばプラズマス
パッタが行われる反応容器中におけるプラズマガスの全
圧を０．６Ｐａに設定してプラズマパワーを低パワー状
態から順次増大させていった場合、当初生じていたＴｉ
Ｎ膜の堆積は、プラズマパワーが約１６ｋＷを超えたあ
たりでＴｉ膜の堆積に変化する。逆に、プラズマパワー
を高パワー状態から順次減少させていった場合、当初生
じていたＴｉの堆積膜は、プラズマパワーが１１〜１２
ｋＷ程度に到達した時点でＴｉＮ膜の堆積に変化する。
すなわち、図２は、リアクティブスパッタ法によりＴｉ
Ｎを堆積する場合に、必要なプラズマパワーに、パワー
増加時とパワー減少時とでプラズマパワーが異なる、ヒ
ステリシスが現れることを意味する。かかるヒステリシ
スは、先にも説明したように、低パワー状態から高パワ
ー状態に移行した場合、ターゲット表面にＴｉＮが形成
され、ＴｉＮの堆積が優先的に生じるのに対し、高パワ
ー状態から低パワー状態に移行した場合ターゲット表面
にＴｉＮが形成されることがなく、ＴｉＮの堆積が生じ
にくいことを示している。
【００１６】図３は、図２のヒステリシスを概略的に示
す。図３よりわかるように、図示のヒステリシスは、そ
れ以下のプラズマパワーでヒステリシスが消失する臨界
点Ｃ1 と、それ以上のプラズマパワーでヒステリシスが
消失する臨界点Ｃ2 とにより規定されるが、図２の実験
結果よりわかるように、臨界点Ｃ1 およびＣ2 は、いず
れも非常に明瞭に観測される。図２の実験結果の場合、
臨界点Ｃ1 は約１１ｋＷに、また臨界点Ｃ2 は約１６ｋ
Ｗにあることがわかる。かかるヒステリシスを利用し、
初めに臨界点Ｃ1 以下の低いプラズマパワーおよび低い
プラズマ濃度においてＴｉＮ膜を堆積し、ついでプラズ
マガス圧を低く保持したままプラズマパワーを臨界点Ｃ
2 を超えない程度まで増大させることにより、従来は不
可能であった低いプラズマガス圧の下で、高いプラズマ
パワーにより、緻密なテクスチャーを有する高密度なＴ
ｉＮ膜を得ることが可能になる。
【００１７】また、図２および図３に示すように、Ｔｉ
Ｎ膜の堆積が始まると、反応室の内圧が高くなることが
観測される。この原因は現在十分に解明されていない
が、おそらくＴｉとＴｉＮのスパッタ速度の差（Ｔｉの
スパッタ速度はＴｉＮのスパッタ速度の約４倍）に起因
するものと考えられる。
【００１８】図４は、ＴｉＮのリアクティブスパッタの
際におけるプラズマパワーと比抵抗の関係を示す。図４
よりわかるように、得られたＴｉＮ膜の比抵抗は、スパ
ッタの際のプラズマパワーと共に減少するのがわかる。
換言すると、低抵抗の拡散障壁層をＴｉＮのスパッタに
より形成する場合には、出来るだけ大きいプラズマパワ
ーを供給することが望ましい。本発明では、図３のヒス
テリシスを利用することにより、堆積の初期にプラズマ
パワーを図３の臨界点Ｃ1 以下に設定してＴｉターゲッ
ト表面にＴｉＮを形成した後、臨界点Ｃ2 までプラズマ
パワーを増大させることにより、ＴｉＮの堆積を、高い
プラズマパワーにおいても問題なく実行することができ
る。その結果、高い密度の、比抵抗の小さい、拡散障壁
として優れたＴｉＮ膜を得ることができる。これに対
し、従来の方法では、クリーニングを行ったＴｉターゲ
ットを使って直接にＴｉＮのリアクティブスパッタを行
っているため、パワーを大きくすると、Ｔｉ膜が堆積し
てしまい、ＴｉＮ膜は得られない。
【００１９】図５は、ＴｉＮのリアクティブスパッタの
際の、堆積速度とプラズマパワーとの関係を示す。図５
より明らかなように、堆積速度はプラズマパワーと共に
増大するが、これは本発明により、大きなプラズマパワ
ーでＴｉＮ膜を堆積した場合、堆積速度も向上し、半導
体装置の製造時のスループットが向上することを意味す
る。
【００２０】図６は、図１においてＡｒ流量を一定に保
持し、Ｎ2 流量を変化させた場合に観測されるＴｉ／Ｔ
ｉＮ堆積のヒステリシスループを示す。図６を参照する
に、図１の領域Ｃから領域Ｂまで、Ｎ2 流量を徐々に増
大させた場合、Ｔｉの堆積が生じる条件とＴｉＮの堆積
が生じる条件との境界はＹ1 で与えられるが、領域Ａに
入ったところで、前記境界Ｙ1 の延長線上においてもＴ
ｉＮの堆積が生じるようにる。ＴｉＮの堆積開始に伴
い、反応室の内圧も増大し、領域Ａにおいては、Ｔｉの
堆積が生じる条件とＴｉＮの堆積が生じる条件との境界
はＹ2 に変化する。
【００２１】逆に、領域Ａから領域Ｂまで、Ｎ2 流量を
徐々に減少させた場合、Ｔｉの堆積が生じる条件とＴｉ
Ｎの堆積が生じる条件との境界はＹ2 で与えられるが、
領域Ｂに入ったところで、前記境界Ｙ2 の延長線上にお
いてもＴｉの堆積が生じるようになる。Ｔｉの堆積開始
に伴い、反応室の内圧が減少し、領域ＣにおいてはＴｉ
の堆積が生じる条件とＴｉＮの堆積が生じる条件との境
界は、先の境界Ｙ1 に復帰する。
【００２２】
【発明の実施の形態】図７は、本発明の第１実施例によ
る半導体装置の製造方法を示す。図７（Ａ）を参照する
に、この工程では、例えばＳｉＯ2 やＰＳＧ、あるいは
ＢＰＳＧ等の絶縁層２がＳｉ基板１上に、例えばＣＶＤ
法により堆積される。ただし、Ｓｉ基板１の表面近傍に
の領域３には、ＭＯＳトランジスタ等の半導体装置が形
成されている。例えば、前記領域３はかかるＭＯＳトラ
ンジスタのソース領域あるいはドレイン領域であっても
よい。
【００２３】次に、図７（Ｂ）の工程で、前記絶縁層２
中に、コンタクトホール４が、前記基板１上の領域３を
露出するように形成され、図７（Ｃ）の工程では、図７
（Ｂ）の構造上に、ＴｉＮよりなる拡散障壁層５が、Ｔ
ｉターゲットを使ったＮ2 ，Ａｒの混合ガスプラズマ中
のリアクティブスパッタ工程により、１０〜２０ｎｍの
厚さに形成される。
【００２４】図７（Ｃ）の工程では、Ｔｉターゲットを
使い、基板上１にＴｉＮ膜を、純粋なＴｉよりなるター
ゲットを使ってもＴｉＮのリアクティブスパッタが生じ
るような第１のプラズマパワーでスパッタした後、前記
同じＴｉターゲットを使い、前記ＴｉＮ５膜上に、引き
続きＴｉＮ膜を、純粋なＴｉターゲットを使った場合に
はＴｉＮのリアクティブスパッタが生じない第２のプラ
ズマパワーでスパッタすることにより、前記拡散障壁層
５を形成する。
【００２５】図８は、図７（Ｃ）の工程を実行するスパ
ッタ装置１０の構成を示す。図８を参照するに、スパッ
タ装置１０は接地された反応室１１を有し、反応室１１
中には、図７（Ｂ）の基板１を担持する陽極１２と、前
記陽極１２に対向して配設されＴｉターゲット１３を担
持する陰極１４が設けられる。反応室１１は排気ポート
１１Ａより高真空状態に排気され、さらにバルブ１１Ｂ
より、ＡｒおよびＮ2 の混合ガスが反応室１１中に導入
される。この状態で陰極１４に電源１５より直流および
／または高周波電力が供給することにより、前記陽極１
２と陰極１３の間にプラズマ１６が形成され、プラズマ
１６によりターゲット１３からたたき出されたＴｉ原子
が、プラズマ中のＮ原子と反応し、陽極１２上の基板１
にＴｉＮの形で堆積する。
【００２６】図９は、図７（Ｃ）のリアクティブスパッ
タ工程における、プラズマパワーの変化を示す。図９を
参照するに、まず準備工程（０）において、純粋なＡｒ
プラズマ等、不活性気体のプラズマ中でダミー基板上に
Ｔｉのスパッタを行うことにより、前記Ｔｉターゲット
１３の表面をクリーニングする。図９の準備工程（０）
では、プラズマパワーを前記臨界値Ｃ2 以上に設定して
いるが、Ａｒプラズマ等の不活性気体プラズマ中におい
てクリーニングを行う場合には、プラズマパワーを臨界
値Ｃ1 とＣ2 の間に、あるいは臨界値Ｃ1 以下に設定し
てもよい。
【００２７】次に、図９の段階（１）において、前記第
１のパワーを先に説明した図３の臨界点Ｃ1 以下に設定
し、基板１上にＴｉＮのスパッタを、プラズマガスの組
成を図２あるいは図３のヒステリシスが生じる範囲、例
えば図３に示すように０．５８〜０．６３Ｐａの範囲に
設定して実行する。この第１のパワーは例えば図２を参
照して１１ｋＷ以下に設定され、その結果、基板１の表
面には、拡散障壁層５の最下部を構成するＴｉＮ層が形
成される。また、ＴｉＮ層の堆積に伴い、前記Ｔｉター
ゲット１３の表面にもＴｉＮが形成される。
【００２８】前記段階（１）は、例えば５〜３０秒間継
続され、次に、前記スパッタを継続しながら、図９に示
す段階（２）においてプラズマパワーを前記第１のパワ
ーから、図３の臨界点Ｃ2 以下の第２のより大きいパワ
ーに増大させ、さらに段階（３）で、この第２のパワー
でＴｉＮのスパッタを、必要な時間だけ継続する。その
結果、図７（Ｃ）の拡散障壁層５が、１０〜２０ｎｍの
厚さに形成される。
【００２９】本実施例では、さらに、図７（Ｃ）の工程
の後、図７（Ｄ）の工程において、ＡｌあるいはＡｌ合
金よりなる配線層６を、図７（Ｃ）の構造上に、前記コ
ンタクトホール４において基板１中の拡散領域３に接触
するように堆積する。本実施例では、いったんＴｉＮの
スパッタを行った後は、前記Ｔｉターゲット１３の表面
にはＴｉＮが形成されているため、間にクリーニング工
程あるいはＴｉを堆積する工程が入らない限り、繰り返
し、低い窒素プラズマ濃度および高いプラズマパワー
で、ＴｉＮ膜のリアクティブスパッタによる堆積を行う
ことが可能である。
【００３０】図１０は、かかる、本実施例の一変形例に
よる、ＴｉＮのリアクティブスパッタ工程を示す図であ
る。図１０を参照するに、最初に工程ＣＬにおいてター
ゲットクリーニングを行った後、まず図９と同様なシー
ケンスでプラズマパワーを供給し、最初のＴｉＮ膜の堆
積工程Ａを行う。図１０の変形例の場合にもターゲット
クリーニングはＡｒプラズマ中で実行されるが、図示の
例の場合には、プラズマパワーを前記臨界値Ｃ1 とＣ2
の間に設定している。ただし、先にも説明したように、
Ａｒプラズマ中でクリーニング工程ＣＬを行う場合に
は、プラズマパワーを臨界値Ｃ2 以上に設定してもよい
し、また臨界値Ｃ1 以下に設定してもよい。
【００３１】次に、第２の堆積工程Ｂにおいて、プラズ
マパワーを最初から第２のパワーに設定し、ＴｉＮの堆
積を行う。さらに、同様な堆積工程Ｃを必要に応じて繰
り返す。次に、本発明の第２実施例による半導体装置の
製造方法を、図１１および図１２を参照しながら説明す
る。ただし、図１１および１２中、先に説明した部分に
は同一の参照符号を付し、説明を省略する。
【００３２】図１１（Ａ），（Ｂ）の工程は、先に説明
した図７（Ａ），（Ｂ）の工程と実質的に同一であり、
図１１（Ｂ）の工程において、基板１上の絶縁層２中に
コンタクトホール４を形成した構造が得られる。次に、
図１１（Ｃ）の工程において、図８のスパッタ装置を使
い、接着層５’として作用するＴｉ膜を堆積し、このよ
うにして得られた図１０（Ｃ）の構造上に、図１２
（Ｄ）の工程において、図８のスパッタ装置を使い、障
壁層５としてＴｉＮ膜を堆積する。すなわち、図１１
（Ｃ）あるいは図１２（Ｄ）の構造においては、Ｔｉ膜
５’が絶縁層２のコンタクトホール４を介して基板１中
の能動領域にコンタクトし、その上にＴｉＮ膜５が形成
される。このようにして形成されたＴｉ膜５’およびＴ
ｉＮ膜５は、絶縁層２の表面上を延在する。
【００３３】図１３は、図１１（Ｃ），図１２（Ｄ）の
工程における、プラズマパワーの印加シーケンスを示す
図である。図１３を参照するに、先の実施例と同様なＴ
ｉターゲット１３のクリーニングの後、スパッタ装置の
反応室１１中のＮ2 濃度を、図２あるいは図３のヒステ
リシスが出現するような、例えば０．６Ｐａ程度の値に
設定し、図１１（Ｃ）のＴｉ膜５’の堆積工程に対応す
る工程Ｘにおいて、プラズマパワーを前記臨界値Ｃ 2 を
超える第３のプラズマパワーに設定してＴｉ膜５’の堆
積を実行する。Ｔｉターゲット１３のクリーニングの際
に、プラズマパワーを前記第３の値に設定してもよい。
【００３４】図１３のシーケンスでは、工程Ｘの後、プ
ラズマを一旦停止させ、その後で再びプラズマパワーを
徐々に増加させ、図９で示したシーケンスを工程Ａとし
て行う。ただし、図１３の工程Ａは、図１０の工程Ａに
も対応している。前記工程Ａを、Ｔｉ膜を堆積する工程
Ｘの後で実行することにより、Ｔｉターゲット１３の表
面に、工程Ａの段階（１）において、低いプラズマパワ
ーにより、確実にＴｉＮを形成することができ、かかる
表面にＴｉＮを形成されたＴｉターゲット１３を使うこ
とにより、プラズマパワーをその後増大させても、緻密
なＴｉＮ膜を、拡散障壁層５として堆積させることがで
きる。
【００３５】図１２の工程（Ｄ）の後、工程（Ｅ）にお
いて、ＡｌあるいはＡｌ合金よりなる配線層６が、図１
２（Ｄ）の構造上に堆積され、堆積した配線層６を適当
にパターニングすることにより、緻密で電気抵抗が低
く、表面モフォロジーの優れた配線パターンを形成する
ことが可能になる。
【００３６】次に、本発明の第３実施例を、図１４を参
照しながら説明する。本実施例では、図７（Ｃ）の工程
において、図８のスパッタ装置の反応室１１中における
Ｎ2 流量、すなわちプラズマガス中の窒素分圧を最初に
増加させ、図１に示した領域ＡにおいてＴｉＮを堆積
し、その後でＮ2 流量およびプラズマガス中の窒素分圧
を減少させ、図１の領域ＢにおいてＴｉＮの堆積を継続
する。この場合には、最初に堆積する薄いＴｉＮ膜はや
や低密度で電気抵抗が高いが、その後で堆積するＴｉＮ
膜は、窒素濃度の低いプラズマ中で実行するため、緻密
で電気抵抗が低い好ましい特徴を有する。
【００３７】図１４は、本発明の第３実施例による、図
６のヒステリシスを使った高密度・低抵抗ＴｉＮ膜の形
成の際の、プラズマガス中の窒素分圧の制御の例を示
す。図１４を参照するに、プラズマ中の窒素濃度を制御
してＴｉＮ膜を堆積する場合には、プラズマパワーを供
給する前に反応室中に供給されるＮ2 の流量を、最初に
図６に示す領域Ａまで増大させる。本実施例では、堆積
開始時における反応容器中のＮ2 分圧を、図６の約０．
６４Ｐａ以上に設定する。図６よりわかるように、クリ
ーニングしたＴｉターゲットを使った場合、プラズマ中
の窒素濃度がこれ以下に低下すると、Ｔｉの堆積が生じ
てしまう。
【００３８】このように反応室中のＮ2 分圧を設定した
後、プラズマパワーを供給することによりプラズマを発
生させ、最初のＴｉＮ膜を堆積させる。いったんＴｉＮ
膜が堆積した後は、プラズマ中のＮ2 換算濃度を、約
０．５８Ｐａを割らない範囲で可能な限り低下させるこ
とにより、高密度・低抵抗のＴｉＮ膜を堆積させること
が可能になる。高密度・低抵抗のＴｉＮ膜を得るために
は、図４，図５の関係から、図６のヒステリシスループ
が現れる範囲で可能な限りプラズマパワーを高く、すな
わち前記臨界点Ｃ2 近傍に設定するのが好ましい。
【００３９】以上の説明は、Ｔｉターゲットを使ってＴ
ｉＮ膜をスパッタする場合についてのものであったが、
本発明はこのような特定の材料系に限定されるものでは
なく、Ｗ，Ｔａ，Ｃｏ，Ｈｆ等の高融点金属ターゲット
を使ってこれらの高融点金属のナイトライドを堆積する
場合にも有効である。
【００４０】以上、本発明を好ましい実施例について説
明したが、本発明はかかる実施例に限定されるものでは
なく、特許請求の範囲に記載した本発明の要旨内におい
て様々な変形・変更が可能である。
【００４１】
【発明の効果】請求項１記載の本発明の特徴によれば、
高融点金属ナイトライド膜をリアクティブスパッタによ
り形成する工程を含む半導体装置の製造方法において、
前記リアクティブスパッタ工程を、（Ａ）高融点金属タ
ーゲットを使い、基板上に高融点金属ナイトライド膜
を、高融点金属ターゲットを使っても高融点金属ナイト
ライドのリアクティブスパッタが生じる第１のスパッタ
条件でスパッタする第１の工程と、（Ｂ）前記工程
（Ａ）の後、前記高融点金属ターゲットを使い、前記高
融点金属ナイトライド膜上に高融点金属ナイトライド膜
を、高融点金属ターゲットを使った場合には高融点金属
ナイトライドのリアクティブスパッタが生じない第２の
スパッタ条件でスパッタする第２の工程とより実行する
ことにより、拡散障壁層あるいはＷ層のグルーレイヤー
に適した高密度高融点金属ナイトライド膜を有する半導
体装置を製造することができる。かかる半導体装置は、
請求項２１〜２３に記載したように、第１の高融点金属
ナイトライド膜とその上に形成された第２の高融点金属
ナイトライド膜とよりなり、前記第２の高融点金属ナイ
トライド膜は前記第１の高融点金属ナイトライド膜より
も比抵抗が低いことを特徴とする。また、第２の高融点
金属ナイトライド膜は前記第１の高融点金属ナイトライ
ド膜よりも緻密であり、拡散障壁のみならず、グルーレ
イヤーとして好適である。
【００４２】請求項２記載の本発明の特徴によれば、請
求項１の工程（Ａ）において使われる高融点金属ターゲ
ットとして、純粋なＴｉよりなるターゲットを使うこと
により、高密度高融点金属ナイトライド膜を高融点金属
膜の堆積と合い前後して、同一のスパッタ装置中におい
てターゲットを交換することなく実行でき、半導体装置
の製造スループットを向上させることができる。
【００４３】請求項３記載の本発明の特徴によれば、請
求項１の工程（Ａ）に先立って、前記高融点金属ターゲ
ットを、工程（Ａ），（Ｂ）が実行されるのと同一の反
応室中において、高融点金属がスパッタされる条件下で
スパッタを行いクリーニングすることにより、高密度か
つ高純度の高融点金属ナイトライド膜を有する半導体装
置を製造することができる。
【００４４】請求項４記載の本発明の特徴によれば、請
求項１の工程（Ｂ）を、前記工程（Ａ）に連続して、同
一の反応室内において、減圧環境を破らずに実行するこ
とにより、半導体装置の製造スループットを向上させる
ことができる。
【００４５】請求項５記載の本発明の特徴によれば、請
求項１の工程（Ａ）の後、前記リアクティブスパッタ工
程を前記工程（Ｂ）が開始されるまで中断することによ
り、他の工程を間に介在させることが可能になり、半導
体装置の製造工程の自由度が増大する。
【００４６】請求項６記載の本発明の特徴によれば、請
求項１の前記第１のスパッタ条件においては、高融点金
属ターゲットを使っても高融点金属ナイトライドのリア
クティブスパッタが生じる第１のプラズマパワーを投入
し、前記第２のスパッタ条件においては、高融点金属タ
ーゲットを使った場合には高融点金属ナイトライドのリ
アクティブスパッタが生じない、より高い第２のプラズ
マパワーを投入することにより、同一の反応室、同一の
プラズマガス中において、単なるプラズマパワーの制御
により、減圧環境を破ることなく、高密度高融点金属ナ
イトライド膜を有する半導体装置を簡単に、しかも効率
良く製造することが可能になる。
【００４７】請求項７記載の本発明の特徴によれば、請
求項１の前記第１のスパッタ条件においては、リアクテ
ィブスパッタが実行される反応室のＮ2 分圧を、高融点
金属ターゲットを使っても高融点金属ナイトライドのリ
アクティブスパッタが生じる第１の値に設定し、前記第
２のスパッタ条件においては、高融点金属ターゲットを
使った場合には高融点金属ナイトライドのリアクティブ
スパッタが生じない、より低い第２の値に設定すること
により、同一の反応室中において、単なるＮ2 流量の制
御により、減圧環境を破ることなく、高密度高融点金属
ナイトライド膜を有する半導体装置を簡単に、しかも効
率良く製造することができる。
【００４８】請求項８記載の本発明の特徴によれば、請
求項１の工程（Ｂ）において、表面に高融点金属ナイト
ライドが形成されている高融点金属ナイトライドターゲ
ットを使うことにより、広い堆積条件下において高融点
金属ナイトライド膜の堆積が可能になり、高密度高融点
金属ナイトライド膜を有する半導体装置の製造が容易に
なる。
【００４９】請求項９記載の本発明の特徴によれば、請
求項１の工程（Ａ）において、前記基板上に絶縁膜を堆
積する工程と、前記絶縁膜中に、前記基板中の能動領域
を露出するようにコンタクトホールを形成する工程と行
い、その際高融点金属ナイトライド膜の堆積を、前記絶
縁膜上に、前記高融点金属ナイトライド膜が、前記コン
タクトホールにおいて前記能動領域と電気的にコンタク
トするように実行することにより、拡散障壁層あるいは
グルーレイヤーとして高密度高融点金属ナイトライド膜
を有する半導体装置を製造することが可能になる。
【００５０】請求項１０記載の本発明の特徴によれば、
請求項１の工程（Ａ）において、さらに前記絶縁膜上へ
の前記高融点金属ナイトライド膜の堆積に先立って、前
記絶縁膜上に高融点金属膜を、前記コンタクトホールに
おいて前記高融点金属膜が前記能動領域とコンタクトす
るように堆積する工程を行い、その際前記高融点金属ナ
イトライド膜を堆積する工程は、前記高融点金属膜を堆
積する工程に連続して、同一の反応室内において、減圧
環境を破ることなく実行することにより、拡散障壁層あ
るいはグルーレイヤーとして、高密度高融点金属ナイト
ライド膜を含む高融点金属／高融点金属ナイトライド構
造を有する半導体装置を製造することが可能になる。
【００５１】請求項１１記載の本発明の特徴によれば、
請求項１０の高融点金属膜を堆積する工程を、前記請求
項１の工程（Ａ）における高融点金属ナイトライド膜の
堆積工程とは異なった堆積条件で実行することにより、
前記請求項１０中の高融点金属／高融点金属ナイトライ
ド構造を、同一の反応室中において、連続して形成する
ことが可能になる。
【００５２】請求項１２記載の本発明の特徴によれば、
請求項１０の高融点金属膜を堆積する工程を、前記請求
項１の工程（Ａ）における前記高融点金属ナイトライド
膜の堆積工程と同一の組成のプラズマガス中において、
異なったプラズマパワーで実行することにより、前記請
求項１０中の高融点金属／高融点金属ナイトライド構造
を、同一の反応室中において、連続して、単にプラズマ
パワーを変化させるだけで、簡単に形成することが可能
になる。
【００５３】請求項１３記載の本発明の特徴によれば、
高融点金属Ｔナイトライド膜をリアクティブスパッタ工
程により形成する高融点金属ナイトライド膜の形成方法
において、前記リアクティブスパッタ工程を、（Ａ）高
融点金属ターゲットを使い、基板上に高融点金属ナイト
ライド膜を、高融点金属ターゲットを使っても高融点金
属ナイトライドのリアクティブスパッタが生じる第１の
スパッタ条件でスパッタする第１の工程と、（Ｂ）前記
工程（Ａ）の後、前記高融点金属ターゲットを使い、前
記高融点金属ナイトライド膜上に高融点金属ナイトライ
ド膜を、高融点金属ターゲットを使った場合には高融点
金属ナイトライドのリアクティブスパッタが生じない第
２のスパッタ条件でスパッタする第２の工程とにより実
行することにより、高い密度を有する高融点金属ナイト
ライド膜を形成することができる。
【００５４】請求項１４記載の本発明の特徴によれば、
前記請求項１３中の工程（Ａ）において使われる高融点
金属ターゲットとして、純粋なＴｉよりなるターゲット
を使うことにより、一般的に使われている、容易に入手
可能なターゲットを使って、所望の高密度高融点金属ナ
イトライド膜を得ることができる。
【００５５】請求項１５記載の本発明の特徴によれば、
前記請求項１３中の工程（Ａ）に先立って、前記高融点
金属ターゲットを、工程（Ａ），（Ｂ）が実行されるの
と同一の反応室中において、高融点金属のスパッタが生
じる条件下でクリーニングすることにより、形成される
高融点金属膜の純度を向上させることができる。
【００５６】請求項１６記載の本発明の特徴によれば、
前記請求項１３中、工程（Ｂ）を、前記工程（Ａ）に連
続して、同一の反応室内において、減圧環境を破らずに
実行することにより、所望の高密度高融点金属ナイトラ
イド膜を、効率良く形成することができる。
【００５７】請求項１７記載の本発明の特徴によれば、
前記請求項１３中、工程（Ａ）の後、前記リアクティブ
スパッタ工程を前記工程（Ｂ）が開始されるまで中断す
ることにより、この中断の間に必要に応じて他の工程を
実行することが可能であり、高融点金属ナイトライド膜
形成の自由度が増加する。
【００５８】請求項１８記載の本発明の特徴によれば、
前記工程１３中、第１のスパッタ条件においては、高融
点金属ターゲットを使っても高融点金属ナイトライドの
リアクティブスパッタが生じる第１のプラズマパワーを
投入し、前記第２のスパッタ条件においては、高融点金
属ターゲットを使った場合には高融点金属ナイトライド
のリアクティブスパッタが生じない、より高い第２のプ
ラズマパワーを投入することにより、プラズマパワーを
変化させるだけで、容易に高密度高融点金属ナイトライ
ド膜を形成することができる。
【００５９】請求項１９記載の本発明の特徴によれば、
前記請求項１３において、前記第１のスパッタ条件にお
いては、リアクティブスパッタが実行される反応室のＮ
2 分圧を、高融点金属ターゲットを使っても高融点金属
ナイトライドのリアクティブスパッタが生じる第１の値
に設定し、前記第２のスパッタ条件においては、純粋な
高融点金属ターゲットを使った場合には高融点金属ナイ
トライドのリアクティブスパッタが生じない、より低い
第２の値に設定することにより、高融点金属ナイトライ
ド膜を形成することが可能になる。
【００６０】請求項２０記載の本発明の特徴によれは、
前記請求項１３中、前記工程（Ｂ）において、表面に高
融点金属ナイトライドが形成されている高融点金属ター
ゲットを使うことにより、広い堆積条件下において高融
点金属ナイトライド膜の堆積が可能になる。
【図面の簡単な説明】
【図１】Ｔｉのリアクティブスパッタにおけるプラズマ
組成の変化によるＴｉＮの出現領域の変化を説明する図
である。
【図２】Ｔｉのリアクティブスパッタにおいて、プラズ
マ組成とプラズマパワーとの間に現れるヒステリシスを
説明する図である。
【図３】図２のヒステリシスを概略的に示す本発明の原
理を説明する図である。
【図４】Ｔｉのリアクティブスパッタにおいて、得られ
るＴｉＮ膜の比抵抗とプラズマパワーとの関係を示す図
である。
【図５】ＴｉのリアクティブスパッタにおけるＴｉＮ膜
の堆積速度とプラズマパワーとの関係を示す図である。
【図６】図１においてＮ2 流量を変化させた場合に出現
するヒステリシスを説明する図である。
【図７】（Ａ）〜（Ｄ）は、本発明の第１実施例による
半導体装置の製造工程を示す図である。
【図８】本発明で使われるスパッタ装置の構成を示す図
である。
【図９】本発明の第１実施例で使われるプラズマパワー
のシーケンスを示す図である。
【図１０】図９のシーケンスの一変形例を示す図であ
る。
【図１１】（Ａ）〜（Ｃ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その一）である。
【図１２】（Ｄ），（Ｅ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その二）である。
【図１３】本発明の第２実施例で使われるプラズマパワ
ーのシーケンスを示す図である。
【図１４】本発明の第３実施例におけるプラズマパワー
のシーケンスを示す図である。
【符号の説明】
１ 基板 ２ 層間絶縁膜 ３ 拡散領域 ５ ＴｉＮ拡散障壁層 ５’Ｔｉ接着層 ６ 配線層 １０ スパッタ装置 １１ 反応室 １１Ａ 排気口 １１Ｂ バルブ １２ 陽極 １３ ターゲット １４ 陰極 １５ 電源 １６ プラズマ

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 高融点金属ナイトライド膜をリアクティ
    ブスパッタにより形成する工程を含む半導体装置の製造
    方法において、前記リアクティブスパッタ工程は、 （Ａ）高融点金属ターゲットを使い、基板上に高融点金
    属ナイトライド膜を、高融点金属ターゲットを使っても
    高融点金属ナイトライドのリアクティブスパッタが生じ
    る第１のスパッタ条件でスパッタする第１の工程と、 （Ｂ）前記工程（Ａ）の後、前記高融点金属ターゲット
    を使い、前記高融点金属ナイトライド膜上に高融点金属
    ナイトライド膜を、高融点金属ターゲットを使った場合
    には高融点金属ナイトライドのリアクティブスパッタが
    生じない第２のスパッタ条件でスパッタする第２の工程
    とよりなることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記工程（Ａ）において使われる高融点
    金属ターゲットは、純粋なＴｉよりなることを特徴とす
    る請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記工程（Ａ）に先立って、前記高融点
    金属ターゲットを、前記工程（Ａ），（Ｂ）が実行され
    るのと同一の反応室中において、高融点金属がスパッタ
    される条件下でスパッタを行うことによりクリーニング
    するクリーニング工程を含むことを特徴とする請求項１
    または２記載の半導体装置の製造方法。
  4. 【請求項４】 前記工程（Ｂ）は、前記工程（Ａ）に連
    続して、同一の反応室内において、減圧環境を破らずに
    実行されることを特徴とする請求項１〜３のうち、いず
    れか一項記載の半導体装置の製造方法。
  5. 【請求項５】 前記工程（Ａ）の後、前記リアクティブ
    スパッタ工程は前記工程（Ｂ）が開始されるまで中断さ
    れることを特徴とする請求項１〜３のうち、いずれか一
    項記載の半導体装置の製造方法。
  6. 【請求項６】 前記第１のスパッタ条件においては、高
    融点金属ターゲットを使っても高融点金属ナイトライド
    のリアクティブスパッタが生じる第１のプラズマパワー
    を投入し、前記第２のスパッタ条件においては、高融点
    金属ターゲットを使った場合には高融点金属ナイトライ
    ドのリアクティブスパッタが生じない、より高い第２の
    プラズマパワーを投入することを特徴とする請求項１〜
    ５のうち、いずれか一項記載の半導体装置の製造方法。
  7. 【請求項７】 前記第１のスパッタ条件においては、リ
    アクティブスパッタが実行される反応室のＮ2 分圧を、
    高融点金属ターゲットを使っても高融点金属ナイトライ
    ドのリアクティブスパッタが生じる第１の値に設定し、
    前記第２のスパッタ条件においては、高融点金属ターゲ
    ットを使った場合には高融点金属ナイトライドのリアク
    ティブスパッタが生じない、より低い第２の値に設定す
    ることを特徴とする請求項１〜６のうち、いずれか一項
    記載の半導体装置の製造方法。
  8. 【請求項８】 前記工程（Ｂ）においては、前記高融点
    金属ターゲットの表面に高融点金属ナイトライドが形成
    されていることを特徴とする請求項１〜７のうち、いず
    れか一項記載の半導体装置の製造方法。
  9. 【請求項９】 前記工程（Ａ）は、前記基板上に絶縁膜
    を堆積する工程と、前記絶縁膜中に、前記基板中の能動
    領域を露出するようにコンタクトホールを形成する工程
    とを含み、前記工程（Ａ）における高融点金属ナイトラ
    イド膜の堆積は、前記絶縁膜上に、前記高融点金属ナイ
    トライド膜が、前記コンタクトホールにおいて前記能動
    領域と電気的にコンタクトするように実行されることを
    特徴とする請求項１〜８のうち、いずれか一項記載の半
    導体装置の製造方法。
  10. 【請求項１０】 前記工程（Ａ）は、さらに前記絶縁膜
    上への前記高融点金属ナイトライド膜の堆積に先立っ
    て、前記絶縁膜上に高融点金属膜を、前記コンタクトホ
    ールにおいて前記高融点金属膜が前記能動領域とコンタ
    クトするように堆積する工程を含み、前記工程（Ａ）に
    おける前記高融点金属ナイトライド膜を堆積する工程
    は、前記高融点金属膜を堆積する工程に連続して、同一
    の反応室内において、減圧環境を破ることなく実行され
    ることを特徴とする請求項９記載の半導体装置の製造方
    法。
  11. 【請求項１１】 前記高融点金属膜を堆積する工程は、
    前記工程（Ａ）における前記高融点金属ナイトライド膜
    の堆積工程とは異なった堆積条件で実行されることを特
    徴とする請求項１０記載の半導体装置の製造方法。
  12. 【請求項１２】 前記高融点金属膜を堆積する工程は、
    前記工程（Ａ）における前記高融点金属ナイトライド膜
    の堆積工程と同一の組成のプラズマガス中において、異
    なったプラズマパワーで実行されることを特徴とする請
    求項１１記載の半導体装置の製造方法。
  13. 【請求項１３】 高融点金属ナイトライド膜をリアクテ
    ィブスパッタ工程により形成する高融点金属ナイトライ
    ド膜の形成方法において、前記リアクティブスパッタ工
    程は、 （Ａ）高融点金属ターゲットを使い、基板上に高融点金
    属ナイトライド膜を、高融点金属ターゲットを使っても
    高融点金属ナイトライドのリアクティブスパッタが生じ
    る第１のスパッタ条件でスパッタする第１の工程と、 （Ｂ）前記工程（Ａ）の後、前記高融点金属ターゲット
    を使い、前記高融点金属ナイトライド膜上に高融点金属
    ナイトライド膜を、高融点金属ターゲットを使った場合
    には高融点金属ナイトライドのリアクティブスパッタが
    生じない第２のスパッタ条件でスパッタする第２の工程
    とよりなることを特徴とする高融点金属ナイトライド膜
    の形成方法。
  14. 【請求項１４】 前記工程（Ａ）において使われる高融
    点金属ターゲットは、純粋なＴｉよりなることを特徴と
    する請求項１３記載の高融点金属ナイトライド膜の形成
    方法。
  15. 【請求項１５】 前記工程（Ａ）に先立って、前記高融
    点金属ターゲットを、前記工程（Ａ），（Ｂ）が実行さ
    れるのと同一の反応室中において、高融点金属がスパッ
    タされる条件下でスパッタを行うことによりクリーニン
    グするクリーニング工程を含むことを特徴とする請求項
    １３または１４記載の高融点金属ナイトライド膜の形成
    方法。
  16. 【請求項１６】 前記工程（Ｂ）は、前記工程（Ａ）に
    連続して、同一の反応室内において、減圧環境を破らず
    に実行されることを特徴とする請求項１３〜１５のう
    ち、いずれか一項記載の高融点金属ナイトライド膜の形
    成方法。
  17. 【請求項１７】 前記工程（Ａ）の後、前記リアクティ
    ブスパッタ工程は前記工程（Ｂ）が開始されるまで中断
    されることを特徴とする請求項１３〜１５のうち、いず
    れか一項記載の高融点金属ナイトライド膜の形成方法。
  18. 【請求項１８】 前記第１のスパッタ条件においては、
    高融点金属ターゲットを使っても高融点金属ナイトライ
    ドのリアクティブスパッタが生じる第１のプラズマパワ
    ーを投入し、前記第２のスパッタ条件においては、高融
    点金属ターゲットを使った場合には高融点金属ナイトラ
    イドのリアクティブスパッタが生じない、より高い第２
    のプラズマパワーを投入することを特徴とする請求項１
    ３〜１７のうち、いずれか一項記載のＴｉＮ膜の形成方
    法。
  19. 【請求項１９】 前記第１のスパッタ条件においては、
    リアクティブスパッタが実行される反応室のＮ2 分圧
    を、高融点金属ターゲットを使っても高融点金属ナイト
    ライドのリアクティブスパッタが生じる第１の値に設定
    し、前記第２のスパッタ条件においては、純粋な高融点
    金属ターゲットを使った場合には高融点金属ナイトライ
    ドのリアクティブスパッタが生じない、より低い第２の
    値に設定することを特徴とする請求項１３〜１８のう
    ち、いずれか一項記載の高融点金属ナイトライド膜の形
    成方法。
  20. 【請求項２０】 前記工程（Ｂ）においては、前記高融
    点金属ターゲットの表面に高融点金属ナイトライドが形
    成されていることを特徴とする請求項１３〜１９のう
    ち、いずれか一項記載の高融点金属ナイトライド膜の形
    成方法。
  21. 【請求項２１】 基板上に形成された第１の高融点金属
    ナイトライド膜と、前記第１の高融点金属ナイトライド
    膜上に形成された第２の高融点金属金属ナイトライド膜
    と、前記第２の高融点金属ナイトライド膜上に形成され
    た導体膜とを含む半導体装置において、 前記第２の高融点金属ナイトライドは、前記第１の高融
    点金属ナイトライド膜よりも低い電気抵抗を有すること
    を特徴とする半導体装置。
  22. 【請求項２２】 前記第１の高融点金属ナイトライド膜
    は約８５Ωｃｍ以上の比抵抗を有し、前記第２の高融点
    金属ナイトライド膜は、約８５Ωｃｍ以下の比抵抗を有
    することを特徴とする請求項２１記載の半導体装置。
  23. 【請求項２３】 前記第１の高融点金属ナイトライド膜
    は、基板上の拡散領域に接触し、前記第１および第２の
    高融点金属ナイトライド膜は拡散障壁層を形成すること
    を特徴とする請求項２１記載の半導体装置。
JP8282211A 1996-10-24 1996-10-24 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法 Pending JPH10125627A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8282211A JPH10125627A (ja) 1996-10-24 1996-10-24 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法
US08/845,888 US6242804B1 (en) 1996-10-24 1997-04-28 Fabrication process of a semiconductor device having a nitride film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8282211A JPH10125627A (ja) 1996-10-24 1996-10-24 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法

Publications (1)

Publication Number Publication Date
JPH10125627A true JPH10125627A (ja) 1998-05-15

Family

ID=17649517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8282211A Pending JPH10125627A (ja) 1996-10-24 1996-10-24 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法

Country Status (2)

Country Link
US (1) US6242804B1 (ja)
JP (1) JPH10125627A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007204A (ja) * 1999-06-24 2001-01-12 Nec Corp 多層配線の構造及びその製造方法
WO2002093648A3 (en) * 2001-05-11 2003-12-31 Ibm Semiconductor device interconnect
KR100458297B1 (ko) * 1997-12-31 2005-02-24 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
JP2009280916A (ja) * 2009-07-14 2009-12-03 Ulvac Japan Ltd パルス状直流スパッタ成膜方法及び該方法のための成膜装置
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法
WO2011013374A1 (ja) * 2009-07-29 2011-02-03 キヤノンアネルバ株式会社 半導体装置およびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10219115A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Verfahren zum Füllen eines Kontaktlochs und integrierte Schaltungsanordnung mit Kontaktloch
FR2842388B1 (fr) * 2002-07-11 2004-09-24 Cit Alcatel Procede et dispositif pour la gravure de substrat par plasma inductif a tres forte puissance
KR100714269B1 (ko) * 2004-10-14 2007-05-02 삼성전자주식회사 반도체 소자 제조에 사용되는 금속층 형성방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182208A (ja) 1983-03-31 1984-10-17 Fujitsu Ltd 高融点金属窒化膜の形成方法
JPS62259469A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 半導体装置
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
JP2768364B2 (ja) 1989-03-16 1998-06-25 富士通株式会社 半導体装置の製造方法
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
JP3240725B2 (ja) * 1993-02-15 2001-12-25 ソニー株式会社 配線構造とその製法
KR960016231B1 (en) * 1993-09-15 1996-12-07 Hyundai Electronics Ind Semiconductor metal wire forming method
US5420072A (en) * 1994-02-04 1995-05-30 Motorola, Inc. Method for forming a conductive interconnect in an integrated circuit
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
JP3130207B2 (ja) 1994-07-08 2001-01-31 松下電子工業株式会社 半導体装置の製造方法
JP3280803B2 (ja) * 1994-08-18 2002-05-13 沖電気工業株式会社 半導体装置及びその製造方法
JP2754176B2 (ja) * 1995-03-13 1998-05-20 エルジイ・セミコン・カンパニイ・リミテッド 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
US5604140A (en) * 1995-05-22 1997-02-18 Lg Semicon, Co. Ltd. Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458297B1 (ko) * 1997-12-31 2005-02-24 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
JP2001007204A (ja) * 1999-06-24 2001-01-12 Nec Corp 多層配線の構造及びその製造方法
WO2002093648A3 (en) * 2001-05-11 2003-12-31 Ibm Semiconductor device interconnect
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法
JP4871433B2 (ja) * 2009-04-28 2012-02-08 キヤノンアネルバ株式会社 半導体装置およびその製造方法
KR101178166B1 (ko) 2009-04-28 2012-08-30 캐논 아네르바 가부시키가이샤 반도체 장치 및 그 제조 방법
US8415753B2 (en) 2009-04-28 2013-04-09 Canon Anelva Corporation Semiconductor device and method of manufacturing the same
JP2009280916A (ja) * 2009-07-14 2009-12-03 Ulvac Japan Ltd パルス状直流スパッタ成膜方法及び該方法のための成膜装置
WO2011013374A1 (ja) * 2009-07-29 2011-02-03 キヤノンアネルバ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6242804B1 (en) 2001-06-05

Similar Documents

Publication Publication Date Title
JPH0390572A (ja) 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法
JPH10223608A (ja) 半導体装置の製造方法
KR20010032498A (ko) 손상없는 스컵쳐 코팅 증착
JP2001524261A (ja) 窒化チタン基体へのタングステンの化学蒸着
JPH08321491A (ja) ウエハ清浄化スパッタリングプロセス
US5227337A (en) Interconnection forming method
JP2002526368A (ja) タンタル膜及びそれらの堆積方法
JPH10125627A (ja) 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
US6448657B1 (en) Structure for reducing junction spiking through a wall surface of an overetched contact via
JP3381774B2 (ja) ＣＶＤ−Ｔｉ膜の成膜方法
Ahn A comparison of tungsten film deposition techniques for very large scale integration technology
JPH01191778A (ja) タングステン被着法
EP0788145A2 (en) Titanium aluminide wetting layer for aluminum contacts
US20030168736A1 (en) Method and system for selectively coupling a conductive material to a surface of a semiconductor device
JPH06158299A (ja) 薄膜形成法及び装置並びに集積回路装置
US20040214417A1 (en) Methods of forming tungsten or tungsten containing films
US6224942B1 (en) Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon
EP1222687A2 (en) IMPROVED PECVD AND CVD PROCESSES FOR WNx DEPOSITION
JP3288010B2 (ja) 半導体素子の金属配線形成方法
JP3488498B2 (ja) 半導体装置における金属薄膜形成方法
JPH05206081A (ja) ドライエッチング方法
JP3120513B2 (ja) ドライエッチング方法
JP2004270035A (ja) タングステン又はタングステン含有薄膜を形成する方法
JP3475666B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070522