JP2754176B2 - 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法 - Google Patents
緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法Info
- Publication number
- JP2754176B2 JP2754176B2 JP7079355A JP7935595A JP2754176B2 JP 2754176 B2 JP2754176 B2 JP 2754176B2 JP 7079355 A JP7079355 A JP 7079355A JP 7935595 A JP7935595 A JP 7935595A JP 2754176 B2 JP2754176 B2 JP 2754176B2
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- film
- forming
- nitride film
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 title claims description 277
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 title claims description 128
- 238000000034 method Methods 0.000 title claims description 69
- 229910021341 titanium silicide Inorganic materials 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 239000010409 thin film Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010936 titanium Substances 0.000 claims description 136
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 130
- 229910052719 titanium Inorganic materials 0.000 claims description 130
- 239000000758 substrate Substances 0.000 claims description 58
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 45
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 37
- 229910052757 nitrogen Inorganic materials 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 238000004544 sputter deposition Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000012298 atmosphere Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 239000012300 argon atmosphere Substances 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 241000605112 Scapanulus oweni Species 0.000 description 5
- 238000005546 reactive sputtering Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は緻密なチタン窒化膜及び
緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方
法及びこれを用いた半導体素子の製造方法に関する。
緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方
法及びこれを用いた半導体素子の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路の製造工程のうち、チタ
ンシリサイドＴｉＳｉ2 を形成するためのＴｉ膜の堆積
と拡散障壁層として用いられるチタン窒化膜ＴｉＮの堆
積工程時、スパッタリング技術が用いられる。
ンシリサイドＴｉＳｉ2 を形成するためのＴｉ膜の堆積
と拡散障壁層として用いられるチタン窒化膜ＴｉＮの堆
積工程時、スパッタリング技術が用いられる。
【０００３】従来では、スパッタ法を用いてチタン窒化
膜を堆積する場合に、アルゴンＡｒと窒素Ｎ2 の混合気
体の雰囲気でチタンターゲットをスパッタリングしてＴ
ｉＮ膜を基板上に堆積した。この時、ＴｉＮ膜は窒素Ｎ
2 の量が図１のＮ１％以上でスパッタリングされ、堆積
速度は急激に減少することになる。又、スパッタ法を用
いてチタン膜を堆積する場合には、窒素が混合されない
純粋なアルゴン雰囲気で（図１のＮ０）でスパッタリン
グする。
膜を堆積する場合に、アルゴンＡｒと窒素Ｎ2 の混合気
体の雰囲気でチタンターゲットをスパッタリングしてＴ
ｉＮ膜を基板上に堆積した。この時、ＴｉＮ膜は窒素Ｎ
2 の量が図１のＮ１％以上でスパッタリングされ、堆積
速度は急激に減少することになる。又、スパッタ法を用
いてチタン膜を堆積する場合には、窒素が混合されない
純粋なアルゴン雰囲気で（図１のＮ０）でスパッタリン
グする。
【０００４】図１は、通常のスパッタリング時の窒素の
量によるチタン窒化膜の堆積速度を示すグラフである。
一方、反応スパッタ法によりＴｉＮ膜を形成する場合
に、窒素の量がＮ１以上の雰囲気でスパッタリングをす
ると、チタンターゲットの表面が腐食されてチタンター
ゲットの表面にチタン窒化膜が形成される。したがっ
て、チタンターゲットの表面に形成されたチタン窒化膜
がＮ2 とＡｒの混合気体の雰囲気でスパッタリングされ
て基板の表面にはチタン窒化膜が形成される。
量によるチタン窒化膜の堆積速度を示すグラフである。
一方、反応スパッタ法によりＴｉＮ膜を形成する場合
に、窒素の量がＮ１以上の雰囲気でスパッタリングをす
ると、チタンターゲットの表面が腐食されてチタンター
ゲットの表面にチタン窒化膜が形成される。したがっ
て、チタンターゲットの表面に形成されたチタン窒化膜
がＮ2 とＡｒの混合気体の雰囲気でスパッタリングされ
て基板の表面にはチタン窒化膜が形成される。
【０００５】このように形成されるチタン窒化膜は、半
導体素子の製造工程のうち、Ａｌ／ＳｉやＣｕ／Ｓｉ等
の境界で拡散障壁層として作用する。しかし、上記方法
により堆積されたチタン窒化膜は、図２に示すように結
晶粒径が約２００Å程度の大きさを有する柱状構造をも
つ。従って、粒子間にボイドの多い粗い構造を有する。
導体素子の製造工程のうち、Ａｌ／ＳｉやＣｕ／Ｓｉ等
の境界で拡散障壁層として作用する。しかし、上記方法
により堆積されたチタン窒化膜は、図２に示すように結
晶粒径が約２００Å程度の大きさを有する柱状構造をも
つ。従って、粒子間にボイドの多い粗い構造を有する。
【０００６】
【発明が解決しようとする課題】上記柱状組織のチタン
窒化膜は、結晶粒界を通じて優先的に拡散が行われてピ
ンホール等が発生し、これによりチタン窒化膜は拡散障
壁層としての役割を果たすことができなくなる。それの
みではなく、単結晶のチタン窒化膜は比抵抗が２３μΩ
・cmであるにも拘らず、前記反応スパッタ法により堆積
されたチタン窒化膜は柱状組織をもつので、比抵抗が２
００乃至１０００μΩ・cmに増加することになる。従っ
て、完璧な拡散バリヤとしての機能をし、比抵抗を減少
するためには粗い構造でない緻密なチタン窒化膜が得ら
れるべきである。
窒化膜は、結晶粒界を通じて優先的に拡散が行われてピ
ンホール等が発生し、これによりチタン窒化膜は拡散障
壁層としての役割を果たすことができなくなる。それの
みではなく、単結晶のチタン窒化膜は比抵抗が２３μΩ
・cmであるにも拘らず、前記反応スパッタ法により堆積
されたチタン窒化膜は柱状組織をもつので、比抵抗が２
００乃至１０００μΩ・cmに増加することになる。従っ
て、完璧な拡散バリヤとしての機能をし、比抵抗を減少
するためには粗い構造でない緻密なチタン窒化膜が得ら
れるべきである。
【０００７】本発明の目的は、表面にチタン窒化膜が形
成されたチタンターゲットを用いたスパッタ法によりＮ
が過量に含まれた緻密なチタン膜を形成する方法を提供
することである。本発明の他の目的は、熱安定性と伝導
度に優れ、且つ緻密なチタン窒化膜を形成する方法を提
供することである。本発明の別の目的は、熱安定性と伝
導度に優れ、且つ緻密なチタン窒化膜／薄膜のチタンシ
リサイド膜を形成する方法を提供することである。本発
明の別の目的は、緻密なチタン窒化膜／薄膜のチタンシ
リサイドを形成する方法を用いたＭＯＳトランジスタの
製造方法を提供することである。本発明の別の目的は、
緻密なチタン窒化膜／薄膜のチタンシリサイドを形成す
る方法を用いたＣＯＢ（Ｃａｐａｃｉｔｏｒ ｏｎ Ｂ
ｉｔ ｌｉｎｅ）ＤＲＡＭの製造方法を提供することで
ある。本発明の別の目的は、緻密なチタン窒化膜／薄膜
のチタンシリサイドを形成する方法を用いた半導体素子
の金属配線方法を提供することである。
成されたチタンターゲットを用いたスパッタ法によりＮ
が過量に含まれた緻密なチタン膜を形成する方法を提供
することである。本発明の他の目的は、熱安定性と伝導
度に優れ、且つ緻密なチタン窒化膜を形成する方法を提
供することである。本発明の別の目的は、熱安定性と伝
導度に優れ、且つ緻密なチタン窒化膜／薄膜のチタンシ
リサイド膜を形成する方法を提供することである。本発
明の別の目的は、緻密なチタン窒化膜／薄膜のチタンシ
リサイドを形成する方法を用いたＭＯＳトランジスタの
製造方法を提供することである。本発明の別の目的は、
緻密なチタン窒化膜／薄膜のチタンシリサイドを形成す
る方法を用いたＣＯＢ（Ｃａｐａｃｉｔｏｒ ｏｎ Ｂ
ｉｔ ｌｉｎｅ）ＤＲＡＭの製造方法を提供することで
ある。本発明の別の目的は、緻密なチタン窒化膜／薄膜
のチタンシリサイドを形成する方法を用いた半導体素子
の金属配線方法を提供することである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明はチタン窒化膜が形成されたチタンターゲッ
トをスパッタリングして半導体基板上に窒素原子を過量
に含有したチタン膜を堆積し、２回にわたって急速熱処
理して半導体基板上に薄膜のチタンシリサイドと緻密な
窒化膜を形成する。
に、本発明はチタン窒化膜が形成されたチタンターゲッ
トをスパッタリングして半導体基板上に窒素原子を過量
に含有したチタン膜を堆積し、２回にわたって急速熱処
理して半導体基板上に薄膜のチタンシリサイドと緻密な
窒化膜を形成する。
【０００９】本発明は第１導電型の半導体基板上にゲー
ト酸化膜を形成するステップと、ゲート酸化膜上にポリ
シリコン膜を形成するステップと、チタンターゲットを
準備するステップと、チタンターゲットの表面にチタン
窒化膜を形成するステップと、チタン窒化膜が形成され
たチタンターゲットをスパッタリングしてポリシリコン
膜上に窒素原子を過量に含有したチタン膜を堆積するス
テップと、窒素原子を過量に含有したチタン膜を急速熱
処理してポリシリコン膜上に薄膜の緻密なチタン膜を形
成し、ポリシリコン膜と緻密な窒化膜との間に薄膜のチ
タンシリサイドを形成するステップと、前記チタン窒化
膜、チタンシリサイド及びポリシリコン膜を順次パター
ニングしてゲートを形成するステップと、前記ゲートを
マスクとして基板に第２導電型の不純物をイオン注入し
て不純物領域を形成するステップと、を含むことを特徴
とするＭＯＳトランジスタの製造方法を提供する。
ト酸化膜を形成するステップと、ゲート酸化膜上にポリ
シリコン膜を形成するステップと、チタンターゲットを
準備するステップと、チタンターゲットの表面にチタン
窒化膜を形成するステップと、チタン窒化膜が形成され
たチタンターゲットをスパッタリングしてポリシリコン
膜上に窒素原子を過量に含有したチタン膜を堆積するス
テップと、窒素原子を過量に含有したチタン膜を急速熱
処理してポリシリコン膜上に薄膜の緻密なチタン膜を形
成し、ポリシリコン膜と緻密な窒化膜との間に薄膜のチ
タンシリサイドを形成するステップと、前記チタン窒化
膜、チタンシリサイド及びポリシリコン膜を順次パター
ニングしてゲートを形成するステップと、前記ゲートを
マスクとして基板に第２導電型の不純物をイオン注入し
て不純物領域を形成するステップと、を含むことを特徴
とするＭＯＳトランジスタの製造方法を提供する。
【００１０】本発明は第１導電型の半導体基板上に第２
導電型の不純物領域を形成するステップと、不純物領域
が形成された半導体基板上に絶縁膜を形成するステップ
と、前記不純物領域の上部の絶縁膜を取り除いてコンタ
クトホールを形成するステップと、チタンターゲットを
準備するステップと、チタンターゲットの表面にチタン
窒化膜を形成するステップと、チタン窒化膜が形成され
たチタンターゲットをスパッタリングして窒素原子を過
量に含有したチタン膜を基板の全面にわたって堆積する
ステップと、窒素原子を過量に含有したチタン膜を急速
熱処理して基板の全面にわたってチタン窒化膜を形成
し、コンタクトホール内の不純物領域とチタン窒化膜と
の境界に薄膜のチタンシリサイドを形成するステップ
と、チタン窒化膜上にビットライン用金属層を形成する
ステップと、チタン窒化膜と金属層を順次パターニング
してコンタクトホールを介して不純物領域と接触するよ
うにビットラインを形成するステップと、通常のキャパ
シタ形成工程を行ってキャパシタを形成するステップ
と、を含むことを特徴とするＣＯＢ ＤＲＡＭ素子の製
造方法を提供する。
導電型の不純物領域を形成するステップと、不純物領域
が形成された半導体基板上に絶縁膜を形成するステップ
と、前記不純物領域の上部の絶縁膜を取り除いてコンタ
クトホールを形成するステップと、チタンターゲットを
準備するステップと、チタンターゲットの表面にチタン
窒化膜を形成するステップと、チタン窒化膜が形成され
たチタンターゲットをスパッタリングして窒素原子を過
量に含有したチタン膜を基板の全面にわたって堆積する
ステップと、窒素原子を過量に含有したチタン膜を急速
熱処理して基板の全面にわたってチタン窒化膜を形成
し、コンタクトホール内の不純物領域とチタン窒化膜と
の境界に薄膜のチタンシリサイドを形成するステップ
と、チタン窒化膜上にビットライン用金属層を形成する
ステップと、チタン窒化膜と金属層を順次パターニング
してコンタクトホールを介して不純物領域と接触するよ
うにビットラインを形成するステップと、通常のキャパ
シタ形成工程を行ってキャパシタを形成するステップ
と、を含むことを特徴とするＣＯＢ ＤＲＡＭ素子の製
造方法を提供する。
【００１１】さらに、第１導電型の半導体基板上に第２
導電型の不純物領域を形成するステップと、不純物領域
が形成された半導体基板上に絶縁膜を形成するステップ
と、前記不純物領域の上部の絶縁膜を取り除いてコンタ
クトホールを形成するステップと、チタンターゲットを
準備するステップと、チタンターゲットの表面にチタン
窒化膜を形成するステップと、チタン窒化膜が形成され
たチタンターゲットをスパッタリングして窒素原子を過
量に含有したチタン膜を基板の全面にわたって堆積する
ステップと、窒素原子を過量に含有したチタン膜上に金
属配線用アルミニウム層を高温でフローイングさせて堆
積させるとともに、基板の全面にわたってチタン窒化膜
を形成し、不純物領域とチタン窒化膜との境界に薄膜の
チタンシリサイドを形成するステップと、前記チタン窒
化膜とアルミニウム層を順次パターニングして金属配線
を形成するステップと、を含むことを特徴とする半導体
素子の金属配線形成方法を提供する。
導電型の不純物領域を形成するステップと、不純物領域
が形成された半導体基板上に絶縁膜を形成するステップ
と、前記不純物領域の上部の絶縁膜を取り除いてコンタ
クトホールを形成するステップと、チタンターゲットを
準備するステップと、チタンターゲットの表面にチタン
窒化膜を形成するステップと、チタン窒化膜が形成され
たチタンターゲットをスパッタリングして窒素原子を過
量に含有したチタン膜を基板の全面にわたって堆積する
ステップと、窒素原子を過量に含有したチタン膜上に金
属配線用アルミニウム層を高温でフローイングさせて堆
積させるとともに、基板の全面にわたってチタン窒化膜
を形成し、不純物領域とチタン窒化膜との境界に薄膜の
チタンシリサイドを形成するステップと、前記チタン窒
化膜とアルミニウム層を順次パターニングして金属配線
を形成するステップと、を含むことを特徴とする半導体
素子の金属配線形成方法を提供する。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。本発明の緻密なチタン窒化膜を形成するた
めのメカニズムを図３を参照して説明すると、次の通り
である。窒素Ｎ2 の量が図１のＮ１以上であり、Ｎ2 と
Ａｒの混合気体の雰囲気で反応スパッタ工程を行うと、
チタンターゲット１０の表面にチタン窒化膜１１が形成
される。次に、このように表面にチタン窒化膜１１が形
成されたチタンターゲット１０を用いて純粋なＡｒ雰囲
気、即ち、Ｎ2 が０である図１のＮ０で反応スパッタ工
程を行うと、チタンターゲット１０の表面に形成された
チタン窒化膜１１がスパッタリングされて図４（Ａ）の
ようにシリコン基板２０の表面にチタン膜２１が形成さ
れる。図３でチタンターゲット１０の表面上に形成され
るチタン窒化膜１１の膜厚をＸ０と表示したが、この
際、チタン窒化膜１１の膜厚Ｘ０は窒素Ｎ2 の量が多け
れば多いほど厚く形成される。
に説明する。本発明の緻密なチタン窒化膜を形成するた
めのメカニズムを図３を参照して説明すると、次の通り
である。窒素Ｎ2 の量が図１のＮ１以上であり、Ｎ2 と
Ａｒの混合気体の雰囲気で反応スパッタ工程を行うと、
チタンターゲット１０の表面にチタン窒化膜１１が形成
される。次に、このように表面にチタン窒化膜１１が形
成されたチタンターゲット１０を用いて純粋なＡｒ雰囲
気、即ち、Ｎ2 が０である図１のＮ０で反応スパッタ工
程を行うと、チタンターゲット１０の表面に形成された
チタン窒化膜１１がスパッタリングされて図４（Ａ）の
ようにシリコン基板２０の表面にチタン膜２１が形成さ
れる。図３でチタンターゲット１０の表面上に形成され
るチタン窒化膜１１の膜厚をＸ０と表示したが、この
際、チタン窒化膜１１の膜厚Ｘ０は窒素Ｎ2 の量が多け
れば多いほど厚く形成される。
【００１３】図４（Ａ）はチタンターゲットの表面に形
成されたチタン窒化膜をＮ2 の量がＮ０である条件で、
即ち、純粋なアルゴン雰囲気でスパッタリングしてチタ
ン膜を基板上に堆積した場合の断面図を示す。図４
（Ａ）を参照すると、上記方法により基板２０上にチタ
ン膜２１を堆積した場合、基板２０との境界では窒素を
過量に含有したチタン膜（Ｎ−ｅｘｃｅｓｓｅｄ Ｔｉ
ｌａｙｅｒ）が得られる。このようにチタンターゲッ
トの表面にチタン窒化膜が形成された後、Ｎ2 の無い条
件、即ち、純粋なアルゴン雰囲気でチタン薄膜を基板上
に堆積する場合、チタン膜２１のうち過量に窒素を含有
した部分Ｘ１はチタンターゲット１０の表面に形成され
たチタン窒化膜１１の厚さＸ０に対応する。
成されたチタン窒化膜をＮ2 の量がＮ０である条件で、
即ち、純粋なアルゴン雰囲気でスパッタリングしてチタ
ン膜を基板上に堆積した場合の断面図を示す。図４
（Ａ）を参照すると、上記方法により基板２０上にチタ
ン膜２１を堆積した場合、基板２０との境界では窒素を
過量に含有したチタン膜（Ｎ−ｅｘｃｅｓｓｅｄ Ｔｉ
ｌａｙｅｒ）が得られる。このようにチタンターゲッ
トの表面にチタン窒化膜が形成された後、Ｎ2 の無い条
件、即ち、純粋なアルゴン雰囲気でチタン薄膜を基板上
に堆積する場合、チタン膜２１のうち過量に窒素を含有
した部分Ｘ１はチタンターゲット１０の表面に形成され
たチタン窒化膜１１の厚さＸ０に対応する。
【００１４】図４（Ｂ）はチタン膜２１に含まれている
窒素の濃度分布を示す図で、チタン膜２１の中の部分Ｘ
１は通常的な方法により形成されるＴｉＮ膜に相当する
だけの窒素原子Ｎが含有されている。即ち、チタン膜２
１は基板との境界から一定の厚さＸ１までは一定濃度の
窒素原子が含有されており、チタン膜の表面に行けば行
くほど、チタン膜内に含有されているＮが減少してチタ
ン膜２１の上部表面では零状態になる。
窒素の濃度分布を示す図で、チタン膜２１の中の部分Ｘ
１は通常的な方法により形成されるＴｉＮ膜に相当する
だけの窒素原子Ｎが含有されている。即ち、チタン膜２
１は基板との境界から一定の厚さＸ１までは一定濃度の
窒素原子が含有されており、チタン膜の表面に行けば行
くほど、チタン膜内に含有されているＮが減少してチタ
ン膜２１の上部表面では零状態になる。
【００１５】図５はスパッタ法を用いた薄膜堆積工程の
順序図で、従来では図５（Ａ）に示すように、スパッタ
チャンバ内で一つのウェーハ上に薄膜を堆積し、堆積が
完了すると薄膜が堆積されたウェーハはスパッタチャン
バを出て、新たなウェーハがスパッタチャンバ内に搬送
されて薄膜が堆積される一連の工程を繰り返し行った。
順序図で、従来では図５（Ａ）に示すように、スパッタ
チャンバ内で一つのウェーハ上に薄膜を堆積し、堆積が
完了すると薄膜が堆積されたウェーハはスパッタチャン
バを出て、新たなウェーハがスパッタチャンバ内に搬送
されて薄膜が堆積される一連の工程を繰り返し行った。
【００１６】しかし、本発明では薄膜を堆積するため
に、図５（Ｂ）のようにスパッタチャンバ内で一つのウ
ェーハ上に薄膜を堆積し、薄膜が堆積されたウェーハを
搬送するステップの間Ｎ2 ガスのみがある状態でグロー
放電を行って、チタンターゲットの表面にチタン窒化膜
を形成するターゲットクリーニング工程が同時に行わ
れ、再び新たなウェーハがチャンバ内に搬送されて前記
チタンターゲットの表面に形成されたチタン窒化膜をＡ
ｒ雰囲気でスパッタリングしてチタン膜を堆積する一連
の工程が繰り返し行われる。この際、チタン膜のうち、
過量の窒素が含有されている部分の膜厚Ｘ１は、図３の
チタンターゲットの表面に形成されたチタン窒化膜の膜
厚Ｘ０に対応し、厚さＸ０はスパッタリング雰囲気のＮ
2 ％又はパワーを調整してコントロールすることができ
る。チタン膜のうち、Ｎが過量に含有された薄膜層はＴ
ｉ−Ｎ結合をしており、含有された窒素の量は５〜４５
％であり、総チタン膜の膜厚に対する過量の窒素が含有
された部分の膜厚Ｘ１の比は０．０５〜０．９５であ
る。
に、図５（Ｂ）のようにスパッタチャンバ内で一つのウ
ェーハ上に薄膜を堆積し、薄膜が堆積されたウェーハを
搬送するステップの間Ｎ2 ガスのみがある状態でグロー
放電を行って、チタンターゲットの表面にチタン窒化膜
を形成するターゲットクリーニング工程が同時に行わ
れ、再び新たなウェーハがチャンバ内に搬送されて前記
チタンターゲットの表面に形成されたチタン窒化膜をＡ
ｒ雰囲気でスパッタリングしてチタン膜を堆積する一連
の工程が繰り返し行われる。この際、チタン膜のうち、
過量の窒素が含有されている部分の膜厚Ｘ１は、図３の
チタンターゲットの表面に形成されたチタン窒化膜の膜
厚Ｘ０に対応し、厚さＸ０はスパッタリング雰囲気のＮ
2 ％又はパワーを調整してコントロールすることができ
る。チタン膜のうち、Ｎが過量に含有された薄膜層はＴ
ｉ−Ｎ結合をしており、含有された窒素の量は５〜４５
％であり、総チタン膜の膜厚に対する過量の窒素が含有
された部分の膜厚Ｘ１の比は０．０５〜０．９５であ
る。
【００１７】次に、前記のように形成されたチタン膜を
用いて緻密なチタン膜及び緻密なチタン窒化膜／薄膜の
チタンシリサイドを形成する方法を説明する。図６
（Ａ）、（Ｂ）を参照して本発明の緻密なチタン窒化膜
を形成する方法を説明する。先ず、図３及び図４で説明
したように、表面に酸化膜３１が形成されているシリコ
ン基板３０上に反応スパッタ法を用いて窒素原子が過量
に含有されたチタン膜３２を形成する。純粋なチタン薄
膜がＳｉＯ2 上に形成されてチタン薄膜が直接シリコン
酸化膜と接触している場合には、チタン酸化膜の形成エ
ネルギーがシリコン酸化膜に比べて一層大きいので、シ
リコン酸化膜が分解されてチタン酸化膜とチタンシリサ
イドが形成される。
用いて緻密なチタン膜及び緻密なチタン窒化膜／薄膜の
チタンシリサイドを形成する方法を説明する。図６
（Ａ）、（Ｂ）を参照して本発明の緻密なチタン窒化膜
を形成する方法を説明する。先ず、図３及び図４で説明
したように、表面に酸化膜３１が形成されているシリコ
ン基板３０上に反応スパッタ法を用いて窒素原子が過量
に含有されたチタン膜３２を形成する。純粋なチタン薄
膜がＳｉＯ2 上に形成されてチタン薄膜が直接シリコン
酸化膜と接触している場合には、チタン酸化膜の形成エ
ネルギーがシリコン酸化膜に比べて一層大きいので、シ
リコン酸化膜が分解されてチタン酸化膜とチタンシリサ
イドが形成される。
【００１８】この際、各物質のギブスの形成自由エネル
ギー（Ｇｉｂｂｓ ｆｏｒｍａｔｉｏｎ ｆｒｅｅ ｅ
ｎｅｒｇｙ）は次の通りである。 SiO2 = -231.8Kcal/g.mole、TiO = -139.5Kcal/g.mol
e、 Ti2O3 = -392.2Kcal/g.mole 、Ti3O5 = -635.6Kcal/g.m
ole TiO2 = -242.5Kcal/g.mole 、Ti5Si3 = -204.6Kcal/g.m
ole TiSi = -46.2Kcal/g.mole 、TiSi2 = -52.1Kcal/g.mole
ギー（Ｇｉｂｂｓ ｆｏｒｍａｔｉｏｎ ｆｒｅｅ ｅ
ｎｅｒｇｙ）は次の通りである。 SiO2 = -231.8Kcal/g.mole、TiO = -139.5Kcal/g.mol
e、 Ti2O3 = -392.2Kcal/g.mole 、Ti3O5 = -635.6Kcal/g.m
ole TiO2 = -242.5Kcal/g.mole 、Ti5Si3 = -204.6Kcal/g.m
ole TiSi = -46.2Kcal/g.mole 、TiSi2 = -52.1Kcal/g.mole
【００１９】しかし、本発明の窒素が過量に含有された
チタン膜３２が酸化膜３１と接触している場合には、チ
タン膜３２に過量に含有されている窒素によりチタン膜
−シリコン酸化膜の反応が抑制される。従って、図６
（Ｂ）のように窒素原子が過量に含有されたチタン膜３
２を急速熱処理すると、緻密なチタン窒化膜３３とな
る。一方、チタン膜と酸化膜との反応がチタン膜に含有
されている窒素により抑制されるので、緻密なチタン窒
化膜３３の下部の酸化膜３１は、急速熱処理後にも損傷
されない。
チタン膜３２が酸化膜３１と接触している場合には、チ
タン膜３２に過量に含有されている窒素によりチタン膜
−シリコン酸化膜の反応が抑制される。従って、図６
（Ｂ）のように窒素原子が過量に含有されたチタン膜３
２を急速熱処理すると、緻密なチタン窒化膜３３とな
る。一方、チタン膜と酸化膜との反応がチタン膜に含有
されている窒素により抑制されるので、緻密なチタン窒
化膜３３の下部の酸化膜３１は、急速熱処理後にも損傷
されない。
【００２０】図７（Ａ）、（Ｂ）は本発明の実施例２に
よる緻密なチタン窒化膜／薄膜のチタンシリサイドを形
成する工程図を示す。図７（Ａ）を参照すると、シリコ
ン基板４０上に前記方法により窒素原子が過量に含有さ
れたチタン膜４１を形成し、急速熱処理工程を行うと図
７（Ｂ）のように、緻密なチタン窒化膜４３がシリコン
基板４０上に形成されるとともに、シリコン基板４０と
緻密なチタン窒化膜４３との境界には薄膜のチタンシリ
サイド４２が形成される。即ち、チタン膜４１内に含有
された過量な窒素原子によりチタン膜４１とシリコン基
板４０との反応が抑制されることにより、図７（Ｂ）の
ようにチタン窒化膜４３とシリコン基板４０との間には
均一で薄膜のチタンシリサイドが形成される。
よる緻密なチタン窒化膜／薄膜のチタンシリサイドを形
成する工程図を示す。図７（Ａ）を参照すると、シリコ
ン基板４０上に前記方法により窒素原子が過量に含有さ
れたチタン膜４１を形成し、急速熱処理工程を行うと図
７（Ｂ）のように、緻密なチタン窒化膜４３がシリコン
基板４０上に形成されるとともに、シリコン基板４０と
緻密なチタン窒化膜４３との境界には薄膜のチタンシリ
サイド４２が形成される。即ち、チタン膜４１内に含有
された過量な窒素原子によりチタン膜４１とシリコン基
板４０との反応が抑制されることにより、図７（Ｂ）の
ようにチタン窒化膜４３とシリコン基板４０との間には
均一で薄膜のチタンシリサイドが形成される。
【００２１】図６と図７に示すように、緻密なチタン窒
化膜と緻密なチタン窒化膜／薄膜のチタンシリサイドの
形成のための窒素原子が過量に含有されたチタン膜の熱
処理工程は１〜３回にわたって行われる。本発明では、
先ず５００℃の低温で４０秒間行った後、８００℃で３
０秒間行う。この際、熱処理工程はＮ2又はＮＨ3の雰囲
気で行われる。このように低温が長い熱処理工程を行う
理由は、低温ではチタン窒化膜がチタンシリサイドより
速く形成されるためである。従って、低温における熱処
理工程でチタンシリサイドに比べて相対的にチタン窒化
膜が速く形成されるので、チタンシリサイドが薄く形成
される。
化膜と緻密なチタン窒化膜／薄膜のチタンシリサイドの
形成のための窒素原子が過量に含有されたチタン膜の熱
処理工程は１〜３回にわたって行われる。本発明では、
先ず５００℃の低温で４０秒間行った後、８００℃で３
０秒間行う。この際、熱処理工程はＮ2又はＮＨ3の雰囲
気で行われる。このように低温が長い熱処理工程を行う
理由は、低温ではチタン窒化膜がチタンシリサイドより
速く形成されるためである。従って、低温における熱処
理工程でチタンシリサイドに比べて相対的にチタン窒化
膜が速く形成されるので、チタンシリサイドが薄く形成
される。
【００２２】図８は、本発明のチタン窒化膜／薄膜のチ
タンシリサイドの形成方法を半導体素子のゲート電極形
成に用いた実施例を示す。図８（Ａ）のように、シリコ
ン基板５０の表面上に１００Å厚のゲート酸化膜５１を
形成し、図８（Ｂ）のようにゲート酸化膜５１上に５０
０Å厚のドープされたポリシリコン膜５２を堆積する。
次に、図３で説明したように、チタンターゲットの表面
に形成されたチタン窒化膜を純粋なアルゴン雰囲気でス
パッタリングして、ポリシリコン膜５２上に窒素原子が
過量に含有されたチタン膜５３を図８（Ｃ）のように１
０００Å厚に堆積する。前記で形成された窒素原子が過
量に含有されたチタン膜５３をＮ2 又はＮＨ3 の雰囲気
で１〜３回にわたって熱処理する。本発明では最初に５
００℃で４０秒間行った後、次に８００℃で３０秒間行
うと、図８（Ｄ）に示すように、ポリシリコン膜５２上
に緻密なチタン窒化膜５５が形成され、ポリシリコン膜
５２と緻密なチタン窒化膜５５との境界には薄膜のチタ
ンシリサイド５４が形成される。前記の熱処理工程にお
いても、ポリシリコン膜５２とチタン膜５３との反応が
チタン膜５２内に含有されている窒素により抑制され
て、ポリシリコン膜５２と緻密なチタン窒化膜５５との
間には薄膜のチタンシリサイド５４が形成される。図８
（Ｅ）のように、前記チタン窒化膜５５、薄膜のチタン
シリサイド５４及びポリシリコン膜５２をパターニング
して、ポリシリコン膜５２、チタンシリサイド５４及び
チタン窒化膜５５からなるゲート５６が形成される。次
に、ゲートをマスクとして基板に基板と反対の導電型を
有する不純物をイオン注入してソース／ドレーン用不純
物領域５７を形成すると、ＭＯＳトランジスタが形成さ
れる。
タンシリサイドの形成方法を半導体素子のゲート電極形
成に用いた実施例を示す。図８（Ａ）のように、シリコ
ン基板５０の表面上に１００Å厚のゲート酸化膜５１を
形成し、図８（Ｂ）のようにゲート酸化膜５１上に５０
０Å厚のドープされたポリシリコン膜５２を堆積する。
次に、図３で説明したように、チタンターゲットの表面
に形成されたチタン窒化膜を純粋なアルゴン雰囲気でス
パッタリングして、ポリシリコン膜５２上に窒素原子が
過量に含有されたチタン膜５３を図８（Ｃ）のように１
０００Å厚に堆積する。前記で形成された窒素原子が過
量に含有されたチタン膜５３をＮ2 又はＮＨ3 の雰囲気
で１〜３回にわたって熱処理する。本発明では最初に５
００℃で４０秒間行った後、次に８００℃で３０秒間行
うと、図８（Ｄ）に示すように、ポリシリコン膜５２上
に緻密なチタン窒化膜５５が形成され、ポリシリコン膜
５２と緻密なチタン窒化膜５５との境界には薄膜のチタ
ンシリサイド５４が形成される。前記の熱処理工程にお
いても、ポリシリコン膜５２とチタン膜５３との反応が
チタン膜５２内に含有されている窒素により抑制され
て、ポリシリコン膜５２と緻密なチタン窒化膜５５との
間には薄膜のチタンシリサイド５４が形成される。図８
（Ｅ）のように、前記チタン窒化膜５５、薄膜のチタン
シリサイド５４及びポリシリコン膜５２をパターニング
して、ポリシリコン膜５２、チタンシリサイド５４及び
チタン窒化膜５５からなるゲート５６が形成される。次
に、ゲートをマスクとして基板に基板と反対の導電型を
有する不純物をイオン注入してソース／ドレーン用不純
物領域５７を形成すると、ＭＯＳトランジスタが形成さ
れる。
【００２３】図９は本発明のチタン窒化膜／薄膜のチタ
ンシリサイド形成方法を半導体素子のビットライン形成
に用いた実施例を示す。図９（Ａ）のように、シリコン
基板６０上に基板と反対導電型の不純物領域をイオン注
入して不純物領域６１を形成し、不純物領域６１が形成
されたシリコン基板６０上に酸化膜６２を厚く形成す
る。前記不純物領域６１の上部の酸化膜６２を取り除い
てビットラインコンタクトホール６３を形成する。図９
（Ｂ）に示すように、チタン窒化膜が形成されたチタン
ターゲットをスパッタリングして窒素原子が過量に含有
されたチタン膜６４を基板の全面にわたって５００Å厚
に堆積し、熱処理工程を行って図９（Ｃ）のように基板
の全面にわたって緻密なチタン窒化膜６５を形成すると
ともに、コンタクトホール６３内の不純物領域６１と緻
密なチタン窒化膜６５との境界に薄膜のチタンシリサイ
ド６６を形成する。前記図８（Ｃ）では、ポリシリコン
膜５２とチタン膜５３が反応してポリシリコン膜５２の
全面上にチタンシリサイド膜５４が形成された。しか
し、図９（Ｃ）ではチタン膜６４が酸化膜６２とは反応
しないため、酸化膜６２上にはチタンシリサイド膜が形
成されなく、チタン膜６４が不純物領域６１と反応して
ビットラインコンタクトホール６３内にのみ薄膜のチタ
ンシリサイド６６が形成される。図９（Ｄ）のように、
チタン窒化膜６５上に化学堆積法によりタングステン６
７を２０００Å厚に堆積し、図９（Ｅ）のようにタング
ステン６７とチタン窒化膜６５をパターニングして、タ
ングステン６７と緻密なチタン窒化膜６５とからなるビ
ットライン６８を形成する。この際、ビットライン６８
はコンタクトホール内のチタンシリサイド６６を介して
不純物領域６１と接触してその接触特性が向上する。こ
の後、通常のキャパシタ形成工程を行うと、本発明の実
施例によるＤＲＡＭ素子が製造される。
ンシリサイド形成方法を半導体素子のビットライン形成
に用いた実施例を示す。図９（Ａ）のように、シリコン
基板６０上に基板と反対導電型の不純物領域をイオン注
入して不純物領域６１を形成し、不純物領域６１が形成
されたシリコン基板６０上に酸化膜６２を厚く形成す
る。前記不純物領域６１の上部の酸化膜６２を取り除い
てビットラインコンタクトホール６３を形成する。図９
（Ｂ）に示すように、チタン窒化膜が形成されたチタン
ターゲットをスパッタリングして窒素原子が過量に含有
されたチタン膜６４を基板の全面にわたって５００Å厚
に堆積し、熱処理工程を行って図９（Ｃ）のように基板
の全面にわたって緻密なチタン窒化膜６５を形成すると
ともに、コンタクトホール６３内の不純物領域６１と緻
密なチタン窒化膜６５との境界に薄膜のチタンシリサイ
ド６６を形成する。前記図８（Ｃ）では、ポリシリコン
膜５２とチタン膜５３が反応してポリシリコン膜５２の
全面上にチタンシリサイド膜５４が形成された。しか
し、図９（Ｃ）ではチタン膜６４が酸化膜６２とは反応
しないため、酸化膜６２上にはチタンシリサイド膜が形
成されなく、チタン膜６４が不純物領域６１と反応して
ビットラインコンタクトホール６３内にのみ薄膜のチタ
ンシリサイド６６が形成される。図９（Ｄ）のように、
チタン窒化膜６５上に化学堆積法によりタングステン６
７を２０００Å厚に堆積し、図９（Ｅ）のようにタング
ステン６７とチタン窒化膜６５をパターニングして、タ
ングステン６７と緻密なチタン窒化膜６５とからなるビ
ットライン６８を形成する。この際、ビットライン６８
はコンタクトホール内のチタンシリサイド６６を介して
不純物領域６１と接触してその接触特性が向上する。こ
の後、通常のキャパシタ形成工程を行うと、本発明の実
施例によるＤＲＡＭ素子が製造される。
【００２４】通常、ビットラインの形成後キャパシタ形
成工程を行う時、キャパシタ形成工程は８７０℃で９時
間熱処理工程が行われる。従って、本発明では高温の熱
処理工程が行われてもビットラインコンタクトホール６
３に形成された緻密なチタン窒化膜とチタンシリサイド
が拡散バリヤとして作用するので、タングステンの高温
拡散を防ぐことができる。よって、接触特性が優れ、バ
リヤ特性が保存されたタングステンからなるビットライ
ンを形成することができる。
成工程を行う時、キャパシタ形成工程は８７０℃で９時
間熱処理工程が行われる。従って、本発明では高温の熱
処理工程が行われてもビットラインコンタクトホール６
３に形成された緻密なチタン窒化膜とチタンシリサイド
が拡散バリヤとして作用するので、タングステンの高温
拡散を防ぐことができる。よって、接触特性が優れ、バ
リヤ特性が保存されたタングステンからなるビットライ
ンを形成することができる。
【００２５】図１０は本発明のチタン窒化膜／薄膜のチ
タンシリサイドの形成方法を半導体素子の金属配線に用
いた実施例を示す。図１０（Ａ）に示すように、シリコ
ン基板７０に基板と反対の導電型を有する不純物をイオ
ン注入してシリコン基板７０に不純物領域７１を形成す
る。不純物領域７１が形成されたシリコン基板７０上に
酸化膜７２を形成し、前記不純物領域７１の上部の酸化
膜７２を取り除いて金属配線用コンタクトホール７３を
形成する。図１０（Ｂ）に示すように、チタン窒化膜が
形成されたチタンターゲットをスパッタリングして、窒
素原子が過量に含有されたチタン膜７４を基板の全面に
わたって５００Å厚に堆積する。図１０（Ｃ）のよう
に、窒素原子が過量に含まれたチタン膜７４上に金属配
線用アルミニウム層７７を５５０℃の高温でフローイン
グさせて５０００Åの厚さに堆積する。アルミニウム層
７７を形成するための高温フローイング工程時、窒素原
子が過量に含有されたチタン膜７４が熱処理されて基板
の全面にわたって緻密なチタン窒化膜７５が形成され、
コンタクトホール７３内の不純物領域７１と緻密なチタ
ン窒化膜７５との境界には薄膜のチタンシリサイド７６
が形成される。さらに、チタン窒化膜７５とアルミニウ
ム層７７との境界にはＴｉＡｌ3 のような化合物７８が
形成されて金属配線の電子移動特性を向上させる。前記
形成されたアルミニウム層７７とチタン窒化膜７５をパ
ターニングして金属配線７８を形成する。
タンシリサイドの形成方法を半導体素子の金属配線に用
いた実施例を示す。図１０（Ａ）に示すように、シリコ
ン基板７０に基板と反対の導電型を有する不純物をイオ
ン注入してシリコン基板７０に不純物領域７１を形成す
る。不純物領域７１が形成されたシリコン基板７０上に
酸化膜７２を形成し、前記不純物領域７１の上部の酸化
膜７２を取り除いて金属配線用コンタクトホール７３を
形成する。図１０（Ｂ）に示すように、チタン窒化膜が
形成されたチタンターゲットをスパッタリングして、窒
素原子が過量に含有されたチタン膜７４を基板の全面に
わたって５００Å厚に堆積する。図１０（Ｃ）のよう
に、窒素原子が過量に含まれたチタン膜７４上に金属配
線用アルミニウム層７７を５５０℃の高温でフローイン
グさせて５０００Åの厚さに堆積する。アルミニウム層
７７を形成するための高温フローイング工程時、窒素原
子が過量に含有されたチタン膜７４が熱処理されて基板
の全面にわたって緻密なチタン窒化膜７５が形成され、
コンタクトホール７３内の不純物領域７１と緻密なチタ
ン窒化膜７５との境界には薄膜のチタンシリサイド７６
が形成される。さらに、チタン窒化膜７５とアルミニウ
ム層７７との境界にはＴｉＡｌ3 のような化合物７８が
形成されて金属配線の電子移動特性を向上させる。前記
形成されたアルミニウム層７７とチタン窒化膜７５をパ
ターニングして金属配線７８を形成する。
【００２６】
【発明の効果】以上説明したように本発明によれば、表
面にチタン窒化膜が形成されたチタンターゲットをスパ
ッタリングしてＮが過量に含有されたチタン膜を形成す
ることができ、これを熱処理して熱安定性と伝導度に優
れ、且つ緻密なチタン窒化膜／チタンシリサイドが得ら
れる。さらに、緻密なチタン窒化膜／薄膜のチタンシリ
サイドの形成方法をＭＯＳトランジスタ及びＣＯＢ Ｄ
ＲＡＭ又は金属配線を製造する方法に適用することによ
り、その特性を向上させることができるという利点があ
る。
面にチタン窒化膜が形成されたチタンターゲットをスパ
ッタリングしてＮが過量に含有されたチタン膜を形成す
ることができ、これを熱処理して熱安定性と伝導度に優
れ、且つ緻密なチタン窒化膜／チタンシリサイドが得ら
れる。さらに、緻密なチタン窒化膜／薄膜のチタンシリ
サイドの形成方法をＭＯＳトランジスタ及びＣＯＢ Ｄ
ＲＡＭ又は金属配線を製造する方法に適用することによ
り、その特性を向上させることができるという利点があ
る。
【図１】 チタンＴｉのスパッタリング時、窒素Ｎ2 の
量によるチタン膜の堆積速度の変化を示す図である。
量によるチタン膜の堆積速度の変化を示す図である。
【図２】 通常の反応スパッタ法により堆積された窒化
チタン膜の結晶粒の構造を示す図である。
チタン膜の結晶粒の構造を示す図である。
【図３】 本発明のチタン窒化膜を形成するためのメカ
ニズムを説明するための図である。
ニズムを説明するための図である。
【図４】 （Ａ）は図２のメカニズムにより基板上に形
成されたチタン窒化膜の断面構造図であり、（Ｂ）は図
２のメカニズムにより形成されたチタン窒化膜の窒素濃
度分布図である。
成されたチタン窒化膜の断面構造図であり、（Ｂ）は図
２のメカニズムにより形成されたチタン窒化膜の窒素濃
度分布図である。
【図５】 スパッタ法を用いた従来と本発明の薄膜堆積
工程の順序図である。
工程の順序図である。
【図６】 本発明の実施例１による緻密なチタンの形成
工程図である。
工程図である。
【図７】 本発明の実施例２による緻密なチタン窒化膜
／薄膜のチタンシリサイドの形成工程図である。
／薄膜のチタンシリサイドの形成工程図である。
【図８】 本発明の実施例３による半導体素子の製造工
程図である。
程図である。
【図９】 本発明の実施例４による半導体素子の製造工
程図である。
程図である。
【図１０】 本発明の実施例５による半導体素子の製造
工程図である。
工程図である。
１０…チタンターゲット、２０…シリコン基板、１１…
チタンターゲットの表面上に形成されたチタン窒化膜、
２１…シリコン基板上に形成されたチタン膜、Ｘ１…チ
タン膜２１のうち過量の窒素が含有されている部分、３
１，６２，７２…酸化膜、３２，４１，５３，６４，７
４…過量の窒素が含まれたチタン膜、３３，４３，６
５，７５…チタン窒化膜、５１…ゲート酸化膜、６３，
７３…コンタクトホール、４２，５４，６６，７６…チ
タンシリサイド、６１，７１…不純物領域、５２…ポリ
シリコン膜、６７…ビットライン用タングステン、７７
…アルミニウム配線層。
チタンターゲットの表面上に形成されたチタン窒化膜、
２１…シリコン基板上に形成されたチタン膜、Ｘ１…チ
タン膜２１のうち過量の窒素が含有されている部分、３
１，６２，７２…酸化膜、３２，４１，５３，６４，７
４…過量の窒素が含まれたチタン膜、３３，４３，６
５，７５…チタン窒化膜、５１…ゲート酸化膜、６３，
７３…コンタクトホール、４２，５４，６６，７６…チ
タンシリサイド、６１，７１…不純物領域、５２…ポリ
シリコン膜、６７…ビットライン用タングステン、７７
…アルミニウム配線層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/285 Ｈ０１Ｌ 21/285 Ｓ ３０１ ３０１Ｒ ３０１Ｔ 21/822 27/04 Ｃ 27/04 (72)発明者 ハク・ナム・キム 大韓民国・チュンチョンブク−ド・チョ ンズ−シ・ヒャンゾン−ドン・ラッキー アパートメント ３−1107 (56)参考文献 特開 平８−144057（ＪＰ，Ａ) 特開 平７−193025（ＪＰ，Ａ)
Claims (22)
- 【請求項１】 チタンターゲットを準備するステップ
と、前記 チタンターゲットの表面にチタン窒化膜を形成する
ステップと、 半導体基板の表面に酸化膜を形成するステップと、前記 チタン窒化膜が形成されたチタンターゲットをスパ
ッタリングして窒素原子を過量に含有した部分を有する
チタン膜を前記酸化膜上に堆積するステップと、前記 窒素原子を過量に含有した部分を有するチタン膜を
急速熱処理して前記酸化膜上に緻密な窒化膜を形成する
ステップと、 を含むことを特徴とする緻密なチタン窒化膜の形成方
法。 - 【請求項２】 前記チタン窒化膜が表面に形成されたチ
タンターゲットを用いた前記チタン膜の堆積は純粋なア
ルゴン雰囲気で行われることを特徴とする請求項１記載
の緻密なチタン窒化膜の形成方法。 - 【請求項３】 前記窒素原子を過量に含有した部分を有
するチタン膜を１〜３回にわたって急速熱処理すること
を特徴とする請求項１記載の緻密なチタン窒化膜の形成
方法。 - 【請求項４】 前記熱処理工程は、５００℃で４０秒間
行った後、８００℃で３０秒間行うことを特徴とする請
求項１記載の緻密なチタン窒化膜の形成方法。 - 【請求項５】 前記チタン膜の熱処理工程は、Ｎ２又は
ＮＨ３の雰囲気で行われることを特徴とする請求項１記
載の緻密なチタン窒化膜の形成方法。 - 【請求項６】 前記チタン膜のうち窒素原子を過量に含
有した部分は、前記チタンターゲットの表面に形成され
たチタン窒化膜の厚さに対応する厚さに形成されること
を特徴とする請求項１記載の緻密なチタン窒化膜の形成
方法。 - 【請求項７】 前記チタン膜のうち窒素原子を過量に含
有した部分に窒素原子は５〜４５％含まれていることを
特徴とする請求項６記載の緻密なチタン窒化膜の形成方
法。 - 【請求項８】 前記チタン膜の総厚さに対して前記過量
の窒素が含有されている部分の比は０．０５〜０．９５
であることを特徴とする請求項６記載の緻密なチタン窒
化膜の形成方法。 - 【請求項９】 チタンターゲットを準備するステップ
と、前記 チタンターゲットの表面にチタン窒化膜を形成する
ステップと、前記 チタン窒化膜が形成されたチタンターゲットをスパ
ッタリングしてシリコン半導体基板上に窒素原子を過量
に含有した部分を有するチタン膜を堆積するステップ
と、前記 窒素原子を過量に含有した部分を有するチタン膜を
急速熱処理して前記シリコン半導体基板上に緻密なチタ
ン窒化膜を形成し、前記シリコン半導体基板と前記緻密
なチタン窒化膜の境界には薄膜のチタンシリサイドを形
成するステップと、 を含むことを特徴とする緻密なチタン窒化膜／薄膜のチ
タンシリサイドの形成方法。 - 【請求項１０】 前記チタン窒化膜が表面に形成された
チタンターゲットを用いた前記チタン膜の堆積は、純粋
なアルゴン雰囲気で行われることを特徴とする請求項９
記載の緻密なチタン窒化膜／薄膜のチタンシリサイドの
形成方法。 - 【請求項１１】 前記窒素原子を過量に含有した部分を
有するチタン膜を２回にわたって急速熱処理することを
特徴とする請求項９記載の緻密なチタン窒化膜／薄膜の
チタンシリサイドの形成方法。 - 【請求項１２】 前記熱処理工程は５００℃で４０秒間
行った後、８００℃で３０秒間行うことを特徴とする請
求項１１記載の緻密なチタン窒化膜／薄膜のチタンシリ
サイドの形成方法。 - 【請求項１３】 前記チタン膜の熱処理工程はＮ２又は
ＮＨ３の雰囲気で行われることを特徴とする請求項９記
載の緻密なチタン窒化膜／薄膜のチタンシリサイドの形
成方法。 - 【請求項１４】 前記チタン膜のうち窒素原子を過量に
含有した部分は、前記チタンターゲットの表面に形成さ
れたチタン窒化膜の厚さに対応して形成されることを特
徴とする請求項９記載の緻密なチタン窒化膜／薄膜のチ
タンシリサイドの形成方法。 - 【請求項１５】 前記チタン膜のうち窒素原子を過量に
含有した部分に窒素原子は５〜４５％含まれていること
を特徴とする請求項１４記載の緻密なチタン窒化膜／薄
膜のチタンシリサイドの形成方法。 - 【請求項１６】 前記チタン膜の総厚さに対して、前記
過量の窒素が含有されている部分の厚さの比は０．０５
〜０．９５であることを特徴とする請求項１４記載の緻
密なチタン窒化膜／薄膜のチタンシリサイドの形成方
法。 - 【請求項１７】 第１導電型のシリコン半導体基板上に
ゲート酸化膜を形成するステップと、前記 ゲート酸化膜上にポリシリコン膜を形成するステッ
プと、 チタンターゲットを準備するステップと、前記 チタンターゲットの表面にチタン窒化膜を形成する
ステップと、前記 チタン窒化膜が形成されたチタンターゲットをスパ
ッタリングして前記ポリシリコン膜上に窒素原子を過量
に含有したチタン膜を堆積するステップと、前記 窒素原子を過量に含有したチタン膜を急速熱処理し
て前記ポリシリコン膜上に薄膜の緻密なチタン窒化膜を
形成し、前記ポリシリコン膜と前記緻密なチタン窒化膜
との間に薄膜のチタンシリサイドを形成するステップ
と、 前記チタン窒化膜、前記チタンシリサイド及び前記ポリ
シリコン膜を順次パターニングしてゲートを形成するス
テップと、 前記ゲートをマスクとして前記シリコン半導体基板に第
２導電型の不純物をイオン注入して不純物領域を形成す
るステップと、 を含むことを特徴とする半導体素子の製造方法。 - 【請求項１８】 第１導電型のシリコン半導体基板上に
第２導電型の不純物領域を形成するステップと、前記 不純物領域が形成されたシリコン半導体基板上に絶
縁膜を形成するステップと、 前記不純物領域の上部の絶縁膜を取り除いてコンタクト
ホールを形成するステップと、 チタンターゲットを準備するステップと、前記 チタンターゲットの表面にチタン窒化膜を形成する
ステップと、前記 チタン窒化膜が形成されたチタンターゲットをスパ
ッタリングして窒素原子を過量に含有したチタン膜を前
記シリコン半導体基板の全面にわたって堆積するステッ
プと、前記 窒素原子を過量に含有したチタン膜を急速熱処理し
て前記シリコン半導体基板の全面にわたってチタン窒化
膜を形成し、前記コンタクトホール内の前記不純物領域
と前記チタン窒化膜の境界に薄膜のチタンシリサイドを
形成するステップと、前記 チタン窒化膜上にビットライン用金属層を形成する
ステップと、 前記チタン窒化膜と前記金属層を順次パターニングして
コンタクトホールを介して前記不純物領域と接触するよ
うにビットラインを形成するステップと、キャ パシタ形成工程を行ってキャパシタを形成するステ
ップと、 を含むことを特徴とする半導体素子の形成方法。 - 【請求項１９】 前記ビットライン用金属層がタングス
テンであることを特徴とする請求項１８記載の半導体素
子の製造方法。 - 【請求項２０】 前記ビットライン用金属層を化学的堆
積法により堆積することを特徴とする請求項１８記載の
半導体素子の製造方法。 - 【請求項２１】 第１導電型のシリコン半導体基板上に
第２導電型の不純物領域を形成するステップと、前記 不純物領域が形成されたシリコン半導体基板上に絶
縁膜を形成するステップと、 前記不純物領域の上部の絶縁膜を取り除いてコンタクト
ホールを形成するステップと、 チタンターゲットを準備するステップと、前記 チタンターゲットの表面にチタン窒化膜を形成する
ステップと、前記 チタン窒化膜が形成されたチタンターゲットをスパ
ッタリングして窒素原子を過量に含有したチタン膜を前
記シリコン半導体基板の全面にわたって堆積するステッ
プと、前記 窒素原子を過量に含有したチタン膜上に金属配線用
アルミニウム層を高温でフローイングさせて堆積させる
とともに、前記シリコン半導体基板の全面にわたってチ
タン窒化膜を形成し、前記不純物領域と前記チタン窒化
膜との境界に薄膜のチタンシリサイドを形成するステッ
プと、 前記チタン窒化膜と前記アルミニウム層を順次パターニ
ングして金属配線を形成するステップと、 を含むことを特徴とする半導体素子の金属配線形成方
法。 - 【請求項２２】 前記高温のフローイング工程時、前記
チタン窒化膜と前記アルミニウム層との境界にはＴｉＡ
ｌ３が形成されることを特徴とする請求項２１記載の半
導体素子の金属配線形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079355A JP2754176B2 (ja) | 1995-03-13 | 1995-03-13 | 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法 |
| US08/423,916 US5597745A (en) | 1995-03-13 | 1995-04-17 | Method for forming TiN film and TiN film/thin TiSi2 film, and method for fabricating semiconductor element utilizing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079355A JP2754176B2 (ja) | 1995-03-13 | 1995-03-13 | 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法 |
| US08/423,916 US5597745A (en) | 1995-03-13 | 1995-04-17 | Method for forming TiN film and TiN film/thin TiSi2 film, and method for fabricating semiconductor element utilizing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264448A JPH08264448A (ja) | 1996-10-11 |
| JP2754176B2 true JP2754176B2 (ja) | 1998-05-20 |
Family
ID=26420371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079355A Expired - Lifetime JP2754176B2 (ja) | 1995-03-13 | 1995-03-13 | 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5597745A (ja) |
| JP (1) | JP2754176B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125627A (ja) * | 1996-10-24 | 1998-05-15 | Fujitsu Ltd | 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法 |
| US6071811A (en) * | 1997-02-26 | 2000-06-06 | Applied Materials, Inc. | Deposition of titanium nitride films having improved uniformity |
| US6004869A (en) * | 1997-04-25 | 1999-12-21 | Micron Technology, Inc. | Method for making a low resistivity electrode having a near noble metal |
| TW322608B (en) * | 1997-07-31 | 1997-12-11 | United Microelectronics Corp | Manufacturing method of self-aligned salicide |
| KR100294637B1 (ko) * | 1998-06-29 | 2001-10-19 | 박종섭 | 모스펫의폴리사이드게이트형성방법 |
| US6187674B1 (en) * | 1998-12-08 | 2001-02-13 | United Microelectronics Corp. | Manufacturing method capable of preventing corrosion and contamination of MOS gate |
| JP3437801B2 (ja) | 1999-07-28 | 2003-08-18 | 沖電気工業株式会社 | 半導体装置のための配線構造および配線形成方法 |
| US6153470A (en) * | 1999-08-12 | 2000-11-28 | Advanced Micro Devices, Inc. | Floating gate engineering to improve tunnel oxide reliability for flash memory devices |
| US6420263B1 (en) | 2000-02-28 | 2002-07-16 | International Business Machines Corporation | Method for controlling extrusions in aluminum metal lines and the device formed therefrom |
| US6436823B1 (en) * | 2000-10-05 | 2002-08-20 | International Business Machines Corporation | Method for forming a TiN layer on top of a metal silicide layer in a semiconductor structure and structure formed |
| US6903385B2 (en) * | 2002-10-09 | 2005-06-07 | Sensor Electronic Technology, Inc. | Semiconductor structure having a textured nitride-based layer |
| KR100681211B1 (ko) * | 2005-06-30 | 2007-02-09 | 주식회사 하이닉스반도체 | 이중 확산방지막을 갖는 게이트전극 및 그를 구비한반도체소자의 제조 방법 |
| JP2008085306A (ja) * | 2006-08-31 | 2008-04-10 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| US11401607B2 (en) * | 2017-06-02 | 2022-08-02 | Eugenus, Inc. | TiSiN coating method |
| US11942365B2 (en) | 2017-06-02 | 2024-03-26 | Eugenus, Inc. | Multi-region diffusion barrier containing titanium, silicon and nitrogen |
| CN108642446B (zh) * | 2018-06-01 | 2020-03-10 | 广东工业大学 | 一种多孔CrN涂层及其制备方法和一种超级电容器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017890A (en) * | 1975-10-24 | 1977-04-12 | International Business Machines Corporation | Intermetallic compound layer in thin films for improved electromigration resistance |
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| JPS6115739A (ja) * | 1984-04-25 | 1986-01-23 | Toa Nenryo Kogyo Kk | 水素化処理用触媒 |
| US4566177A (en) * | 1984-05-11 | 1986-01-28 | Signetics Corporation | Formation of electromigration resistant aluminum alloy conductors |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| US5108569A (en) * | 1989-11-30 | 1992-04-28 | Applied Materials, Inc. | Process and apparatus for forming stoichiometric layer of a metal compound by closed loop voltage controlled reactive sputtering |
| DE69102851T2 (de) * | 1990-10-09 | 1995-02-16 | Nippon Electric Co | Verfahren zur Herstellung eines Ti/TiN/Al Kontaktes unter Benutzung eines reaktiven Zerstäubungsprozesses. |
| US5170243A (en) * | 1991-11-04 | 1992-12-08 | International Business Machines Corporation | Bit line configuration for semiconductor memory |
| JPH0661179A (ja) * | 1992-08-04 | 1994-03-04 | Kawasaki Steel Corp | コンタクト抵抗の低減方法 |
| US5427666A (en) * | 1993-09-09 | 1995-06-27 | Applied Materials, Inc. | Method for in-situ cleaning a Ti target in a Ti + TiN coating process |
| US5360995A (en) * | 1993-09-14 | 1994-11-01 | Texas Instruments Incorporated | Buffered capped interconnect for a semiconductor device |
-
1995
- 1995-03-13 JP JP7079355A patent/JP2754176B2/ja not_active Expired - Lifetime
- 1995-04-17 US US08/423,916 patent/US5597745A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5597745A (en) | 1997-01-28 |
| JPH08264448A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2754176B2 (ja) | 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法 | |
| US5970370A (en) | Manufacturing capping layer for the fabrication of cobalt salicide structures | |
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| US5670432A (en) | Thermal treatment to form a void free aluminum metal layer for a semiconductor device | |
| JP3386385B2 (ja) | シリコン集積回路の製造方法 | |
| US4920073A (en) | Selective silicidation process using a titanium nitride protective layer | |
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| KR100266019B1 (ko) | 반도체장치의제조방법 | |
| US6100188A (en) | Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing | |
| JPH0786559A (ja) | 半導体装置 | |
| US5789318A (en) | Use of titanium hydride in integrated circuit fabrication | |
| JP3332909B2 (ja) | ゲート電極構造体、その形成方法及び電極構造体の形成方法 | |
| US7622386B2 (en) | Method for improved formation of nickel silicide contacts in semiconductor devices | |
| JPH07211668A (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US6514841B2 (en) | Method for manufacturing gate structure for use in semiconductor device | |
| JP3401757B2 (ja) | 半導体チップ上に低応力ポリサイド導体を形成する方法 | |
| US6069073A (en) | Method for forming diffusion barrier layers | |
| KR0156219B1 (ko) | 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법 | |
| US6187664B1 (en) | Method for forming a barrier metallization layer | |
| US6339246B1 (en) | Tungsten silicide nitride as an electrode for tantalum pentoxide devices | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| US5885898A (en) | Method for forming diffusion barrier layer | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| JPS63204743A (ja) | 半導体装置の製造方法 | |
| US6403473B1 (en) | Process for producing metal-containing layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100306 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100306 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 15 |