JP3437801B2 - 半導体装置のための配線構造および配線形成方法 - Google Patents
半導体装置のための配線構造および配線形成方法Info
- Publication number
- JP3437801B2 JP3437801B2 JP21297699A JP21297699A JP3437801B2 JP 3437801 B2 JP3437801 B2 JP 3437801B2 JP 21297699 A JP21297699 A JP 21297699A JP 21297699 A JP21297699 A JP 21297699A JP 3437801 B2 JP3437801 B2 JP 3437801B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wiring
- refractory metal
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000003870 refractory metal Substances 0.000 claims description 104
- 238000005530 etching Methods 0.000 claims description 54
- 229910000838 Al alloy Inorganic materials 0.000 claims description 41
- 150000001875 compounds Chemical class 0.000 claims description 30
- 229910052782 aluminium Inorganic materials 0.000 claims description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 23
- 229910045601 alloy Inorganic materials 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 14
- 238000002844 melting Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 187
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000000059 patterning Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum compound Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
構造および配線形成方法に関する。
配線の主材料には、一般的に、銅に次いで良好な導電性
を示すアルミニゥムが用いられている。しかしながら、
アルミニゥム配線には、エレクトロマイグレーションに
よる断線が生じやすい。このエレクトロマイグレーショ
ン耐性を高め、配線寿命の増大を図るべく、Al−Cu、Al
−Si−Cuのようなアルミニゥム系合金を用い、さらに該
アルミニゥム系合金層を上層として、その下層にTi、Ti
NあるいはWsiのような高融点金属層を備える積層構造を
採用する技術が提案されている。
点金属層を介してアルミニゥム系合金層を形成すること
により、エレクトロマイグレーションの原因となる欠陥
の少ない、しかも粒径の大きな良質のアルミニゥム系合
金層を形成することができ、また下層の高融点層がエレ
クトロマイグレーションを生じた部分のバイパス路とし
て機能することから、配線寿命の増大が図られる。
うな高融点金属層上にアルミニゥム系合金層を形成する
とき、両層間に例えばAl3Tiのような化合物層が生成さ
れ、この化合物層の界面がアルミニゥムの拡散経路とな
ることが、M. Hosaka 氏等により、Proceedingsof 36th
International Reliability Physics Symposium (1
998年)、第329頁で報告された。このようなアル
ミニゥムと高融点金属との化合物層が配線経路に連続し
て形成されると、エレクトロマイグレーション耐性が著
しく低下する。そこで、本願発明の目的は、エレクトロ
マイグレーション耐性に優れ、配線寿命の増大を図り得
る配線構造およびその製造方法を提供することにある。
構成を採用する。 〈構成〉本発明は、基本的に、半導体基板上に形成され
た高融点金属層と、該高融点金属層上に堆積されたアル
ミニゥム系合金層とを含み、該両層間に前記アルミニゥ
ム系合金層のアルミニゥムと前記高融点金属層の金属と
の化合物層が生成される積層構造を有する配線におい
て、前記高融点金属層と前記アルミニゥム系合金層との
間に生成される前記化合物層が配線の伸長方向に連続し
て生成することを阻止すべく、前記高融点金属層を前記
配線の伸長方向に分断し、この分断された高融点金属層
部分間の間隔寸法を、前記化合物層の厚さ寸法の2倍よ
りも大きい値に設定することにより、この高融点金属層
部分の対向面間に成長する前記化合物層が相互に連続す
ることを防止することを特徴とする。
向の長さ寸法をブレッヒ(Blech)の臨界長さよりも小
さい値に設定することにより、より一層、エレクトロマ
イグレーション耐性を高めることができる。このブレッ
ヒの臨界長さは、高融点金属層上の前記アルミニゥム系
合金層に導入される応力の大きさに応じて増減するが、
ほぼ100μmであることから、前記高融点金属層部分
における前記配線方向の長さ寸法を約100μm以下と
することが望ましい。
領域を、前記配線の伸長方向に関して斜角をもって角度
的に伸長させる。前記高融点金属層は、望ましくは、前
記半導体基板上に形成された絶縁膜層上に堆積される。
前記絶縁膜には、該絶縁膜上に前記高融点金属層を分断
して形成するために相互に対向する壁面間隔を下方へ向
けて増大する凹所を形成することができる。前記高融点
金属層は、チタンで形成することが望ましい。
層上に、高融点金属層をほぼ均一の厚さ寸法に形成し、
配線を施すべき配線領域に沿って前記高融点金属層から
前記絶縁層を部分的に露出させるべく前記高融点金属層
に選択的にエッチング処理を施し、前記絶縁層の露出領
域を含む前記高融点金属層上にアルミニゥム系合金層を
形成し、前記配線領域に沿って前記高融点金属層および
前記アルミニゥム系合金層とを含む積層構造の不要部分
をエッチング処理により除去することにより、形成する
ことができる。
により該金属層から露出する前記絶縁層の露出領域にお
ける前記配線領域の伸長方向に沿った長さ寸法は、前記
高融点金属層と前記アルミニゥム系合金層のアルミニゥ
ムとの化合により生成される化合物の膜厚の2倍以上の
値に設定し、前記露出領域における前記伸長方向と直角
な幅寸法は、前記配線部分の幅寸法よりも大きく設定す
ることにより、確実かつ容易に本願発明に係る配線を形
成することができる。
の寸法は、前記ブレッヒ(Blech)の臨界長さよりも小
さくすることが望ましい。
て矩形エッチング孔を形成し、このエッチング孔により
前記高融点金属層からの前記露出領域を形成することが
できる。この露出領域は、前記配線領域に該配線領域の
伸長方向に関して傾斜角度をなすべく格子状に配置され
たエッチング溝により、形成することができる。これら
露出領域は、高融点金属層の分断領域を規定することか
ら、格子状にエッチング溝を形成することにより、配線
方向の如何に拘わらず高融点金属層に分断領域を確実に
導入することができ、これにより配線方向の設定に、自
由度が増す。前記格子状のエッチング溝により区画され
る高融点金属層部分の対角線長さは、ブレッヒ(Blec
h)の臨界長さよりも小さくすることが望ましい。
してこれを高融点金属層部分に分断することに代えて、
前記半導体基板上の絶縁層に配線領域に沿って、相互に
対向する壁面間隔が下方へ向けて増大するエッチング孔
を形成し、前記絶縁層のエッチング孔を除く領域上に高
融点金属層を堆積させると共にエッチング孔内にエッチ
ング孔壁面に沿って該エッチング孔の底面から頂面に連
続して成長することなくかつ前記エッチング孔を埋設す
ることのない厚さ寸法で孔内高融点金属層を堆積させ、
孔内高融点金属層及び高融点金属層上にアルミニゥム系
合金層を形成した後、前記配線領域に沿って前記高融点
金属層および前記アルミニゥム系合金層とを含む積層構
造の不要部分をエッチング処理により除去することによ
り、前記したと同様な配線を形成することができる。
について詳細に説明する。 〈具体例1〉図1は、本発明に係る配線構造を、半導体
基板を有する半導体素子に適用した例を概略的に示す。
本発明に係る配線構造10は、図1に示されているよう
に、例えばSi(シリコン)半導体基板11上を覆って形
成される例えば酸化シリコンのような絶縁膜12上に形
成される。
よく知られているとおり、図示しないが、例えばMOS
トランジスタ等の多数のトランジスタあるいはその他の
回路素子および配線回路等が組み込まれ、これらを覆う
ように、層間絶縁膜として前記した絶縁膜12が形成さ
れている。
膜12に形成される従来よく知られたコンタクトホール
あるいはビアホールを経て、絶縁膜12下の前記した素
子部分あるいは配線部分に必要に応じて接続される複数
の配線13が形成されている。
点金属層14で形成される多数の帯状の高融点金属層部
分14aと、高融点金属層14上に堆積される例えばAl
−Cu、Al−Si−Cuのようなアルミニゥム系合金層15で
形成されるアルミニゥム合金層部分15aとを含む積層
構造を有する。後述する製造方法で説明するフォトリソ
グラフィを用いたパターニング工程で、アルミニゥム系
合金層15の表面からの照射光の反射を抑制するために
例えばTiNからなる反射防止膜16がアルミニゥム系合
金層15上に形成されるが、図示の例では、この反射防
止膜16の残存部16aが各アルミニゥム合金層部分1
5a上に残っている。
さ寸法L1を有し、それぞれが配線13の伸長方向に沿
って、相互に間隔y1をおいて、整列して形成されてい
る。各配線13のアルミニゥム合金層部分15aは、そ
れらの下方で直線状に整列して配置された複数の各高融
点金属層部分14aを覆うように、しかも端部を相互に
対向させて間隔y1をおいて配列された各高融点金属層
部分14a間に入り込むように、配線13の伸長方向に
沿って形成されている。
ゥム合金層部分15aとの界面には、後述する製造工程
で説明するとおり、アルミニゥム系合金層15のスパッ
タ時あるいは熱処理時等の熱により、アルミニゥムと高
融点金属材料であるチタンとの化合物層17が生成され
ている。化合物層17は、その熱履歴の温度に応じた、
ほぼ均一な厚さ寸法t1で生成され、アルミニゥム合金
層部分15aと各高融点金属層部分14aとの界面を覆
うべく、各高融点金属層部分14aの端面および上面を
ほぼ均一に覆う。
で、各高融点金属層部分14aの相互間隔y1は、化合
物層17の成長厚さ寸法t1の2倍よりも大きい値に設
定されている。従って、各高融点金属層部分14aの対
向する端面間には、前記したとおり、アルミニゥム合金
層部分15aと高融点金属層部分14aとの界面に生成
する化合物層17が存在するが、対をなす両対向部分間
には、アルミニゥム合金層部分15aの割り込み部15
a−1が確実に進入しており、各配線13で、隣り合う
高融点金属層部分14aを覆う化合物層17が、直接的
に相互に接触することはなく、その間に介在するアルミ
ニゥム合金層部分15aの割り込み部15a−1によ
り、高融点金属層部分14aおよび化合物層17は、配
線13の伸長方向へ確実に分断されている。
線13のアルミニゥム合金層部分15a下で間隔y1を
おいて存在する各高融点金属層部分14aは、その上方
に位置するアルミニゥム合金層部分15aがエレクトロ
マイグレーションによって部分的に高抵抗を示したと
き、この高抵抗下の通電による高温化によって損傷を受
けることなく、その高抵抗部分のバイパス路として機能
することにより、従来におけると同様に、配線13の耐
久性を高める作用をなす。
に割り込むアルミニゥム合金層部分15aの割り込み部
15a−1により、分断され、また対向する化合物層1
7間に、アルミニゥム系合金層15の割り込み部15a
−1が介在することから、化合物層17が配線13の長
手方向に連続することはなく、その長手方向に分断され
ることから、従来のような配線の長手方向に連続する一
続きの化合物層が形成されることはない。従って、化合
物層17の分断化により、アルミニゥム合金層部分15
aのエレクトロマイグレーションの発生が抑制されるこ
とから、従来に比較してエレクトロマイグレーション耐
性を高めることができ、これにより配線13の耐久性の
向上が図られる。
は、エレクトロマイグレーションを引き起こす目安の一
つである Blech (ブレッヒ)の臨界長さより、小さく
することが望ましい。このブレッヒの臨界長さは、アル
ミニゥム系合金層15の応力に応じて増減するが、おお
よそ100μmであることから、各高融点金属層部分1
4aの長さ寸法L1は100μmよりも小さな値とする
ことが望ましい。
造10の製造方法を説明する。半導体基板11上に形成
された絶縁膜12を均一に覆うべく、例えばスパッタ法
あるいはCVD法を用いて、図2に示すように、ほぼ均
等な所定の厚さ寸法を有するチタンからなる高融点金属
層14を形成する。
aに沿って、間隔L1をおいて高融点金属層14下の絶
縁膜12を部分的に露出させるために、高融点金属層1
4に開口18を形成する。図示の例では、開口18は、
図2に示すX方向に沿った一辺x1およびY方向に沿っ
た他辺y1を有する矩形開口であり、このような開口1
8は、従来よく知られたフォトリソグラフィおよびエッ
チング技術により、形成することができる。また、その
エッチングには、エッチング媒体にフッ素系あるいは塩
素系のエッチングガスを用いる従来よく知られたドライ
エッチングを用いることが望ましい。
に一致する配線領域13aの幅寸法Wの方向に一致して
おり、開口18の一辺x1は幅寸法Wよりも大きい値に
設定される。これにより、製造誤差のばらつきに拘わら
ず、確実に分断される高融点金属層部分14aを形成す
ることが可能となる。
領域13aの伸長方向に沿った開口18の他辺y1の寸
法は、高融点金属層14とアルミニゥム系合金層15と
の境界に生成する化合物層17の厚さ寸法t1の2倍を
越える値が与えられる。各配線領域13a上に整列する
開口18間の間隔L1は、前記した Blech (ブレッヒ)
の臨界長さより小さな値に設定することが望ましい。
後、図3に示すように、各開口18を埋め込むように、
高融点金属層14上にアルミニゥム系合金層15が形成
される。このアルミニゥム系合金層15は、従来よく知
られるように、スパッタ法あるいはCVD法により、所
定の厚さ寸法に形成することができる。必要に応じて、
アルミニゥム系合金層15上には、例えばTiN膜からな
る反射防止膜16が形成され、さらに、パターニングの
ために、反射防止膜16上にはフォトレジスト19が塗
布される。
配線領域13aに対応するパターンが投影される。これ
に続く現像処理により、配線領域13aに対応して残さ
れるフォトレジスト19からなるレジストパターンが形
成され、このレジストパターンをエッチングマスクとす
る従来よく知られたドライエッチング技術により、配線
領域13aに対応する下層部分が残され、不要部分が削
除される。この選択エッチング処理により、残存する前
記下層部分からなる各配線13が形成される。
エッチング処理を施すことにより、配線領域13aに整
列する多数の開口すなわちエッチング孔18を形成する
例について、説明した。この多数のエッチング孔18を
高融点金属層14に形成する例に代えて、図4に示すよ
うに、前記したと同様なフォトリソグラフィおよびエッ
チング技術を用いて、絶縁膜12上の高融点金属層14
に格子状にエッチング溝18aおよび18bを形成する
ことができる。
び18bの幅寸法w1およびw2は、前記した化合物層1
7の厚さ寸法t1より大きい値に設定される。エッチン
グ溝18aおよび18bの交差角度は、90度とするこ
とができ、また必要に応じて適宜90度よりも増減する
ことができる。また、高融点金属層14の格子状のエッ
チング溝18aおよび18bにより区画される各矩形部
分の対角線寸法z1およびz2は、いずれも前記した Ble
ch (ブレッヒ)の臨界長さより小さな値に設定するこ
とが望ましい。
ッチング溝18aおよび18bは、その下方にある絶縁
膜12を格子状に露出させる。従って、前記したと同様
に高融点金属層14上にアルミニゥム系合金層15が形
成されるとき、各エッチング溝18aおよび18b内に
アルミニゥム系合金層15が進入することにより、前記
したと同様な割り込み部15a−1が格子状に形成され
る。
8aおよび18b内に入り込む割り込み部15a−1を
有するアルミニゥム系合金層15とを備える積層構造
は、図3に示したと同様なパターニング工程および前記
したエッチングにより、選択エッチング処理を受ける。
り込み部15a−1を受け入れるエッチング溝18aお
よび18bは格子状に形成されていることから、配線領
域13aが高融点金属層14上で例えば図4に示すY方
向から角度的にずれたとしても、また配線領域13aが
X方向に変位したとしても、そのようなずれに拘わら
ず、各配線13にその伸長方向に関して斜角をもって角
度的に伸長する分断領域を形成することができ、これに
より、パターニングの誤差等に拘わらず、高融点金属層
部分14aを分断する割り込み部15a−1を確実に形
成することができる。従って、図4に示した例によれ
ば、前記したと同様な配線13を一層容易に形成するこ
とが可能となる。
にエッチング処理を施すことに代えて、図5に示すよう
に、この高融点金属層14が堆積される絶縁膜12に、
予め多数の凹所20を形成することができる。凹所20
は、前記開口18におけると同様に、配線領域13aに
沿って相互に間隔L1をおいて形成されている。この間
隔L1は、前記した Blech (ブレッヒ)の臨界長さより
小さな値に設定することが望ましい。
るX方向に沿った一辺x1および配線領域13aの伸長
方向に沿った他辺y1を有する矩形開口である。一辺x1
の長さ寸法は配線領域13aの幅寸法Wよりも大きく、
また他辺y1のそれは、前記した化合物層17の厚さ寸
法t1の2倍の値を越える。
む一つの側壁20aおよび20a間の間隔は、凹所20
の開口である頂部からその底部へ向けて増大する。ま
た、凹所20の深さ寸法は、絶縁膜12上に高融点金属
層14を堆積させたとき、凹所20内に堆積する高融点
金属層部分が絶縁膜12上の高融点金属層14部分に連
ならないように、充分な深さ寸法を有する。凹所20
は、従来よく知られたエッチングにより、形成すること
ができる。
D法を用いて、絶縁膜12上には、高融点金属層14が
堆積される。この高融点金属層14の堆積に際し、その
成長に方向性を与えることにより、図6に示されている
ように、凹所20の一対の側壁20aおよび20aへの
高融点金属の成長を防止することができる。その結果、
凹所20の底部には、高融点金属が堆積されるものの、
この堆積部分が絶縁膜12の表面に堆積した高融点金属
層14に連なることはない。
おけると同様に、高融点金属層14上にアルミニゥム系
合金層15が堆積される。このアルミニゥム系合金層1
5の堆積により、図7に示されているとおり、割り込み
部15a−1が凹所20内に伸長する。
に応じて反射防止膜16が形成され、前記したと同様な
フォトリソグラフィおよびエッチング技術により、不要
部が選択的に除去され、これにより図7に示す配線13
が形成される。
15の割り込み部15a−1は、アルミニゥム系合金層
15と高融点金属層14との間に生成される化合物層1
7間に伸長することにより、前記した例におけると同様
に、化合物層17が配線13の伸長方向に連なることを
確実に阻止する。従って、図1に示した例におけると同
様に、化合物層17の分断化により、アルミニゥム合金
層部分15aのエレクトロマイグレーションの発生が抑
制されることから、従来に比較してエレクトロマイグレ
ーション耐性を高めることができ、これにより配線13
の耐久性の向上が図られる。
ニゥム系合金層下の高融点金属層が配線の伸長方向で分
断されていることから、アルミニゥム系合金層と高融点
金属層との間に生成されるアルミニゥム化合物層が配線
の伸長方向に連続することはなく、この化合物層の連続
によるエレクトロマイグレーション耐性の低下を防止す
ることができ、これにより配線の断線寿命の増大を図る
ことが可能となる。
ば、前記したように、絶縁層または高融点層にエッチン
グ処理を施すことにより、アルミニゥム系合金層下の高
融点金属層を配線方向に分断して形成することができる
ことから、該高融点金属層が配線の伸長方向で分断され
た配線構造を比較的容易に製造することが可能となる。
ある。
層形成工程を示す斜視図である。
ニング工程を示す斜視図である。
を示す図2と同様な図面である。
を示す絶縁層へのエッチング処理工程を示す斜視図であ
る。
についての高融点金属層形成工程を示す図2と同様な図
面である。
の配線構造をその一部を破断して示す斜視図である。
Claims (7)
- 【請求項1】 半導体基板上に形成された高融点金属層
と、該高融点金属層上に堆積されたアルミニゥム系合金
層とを含み、該両層間に前記アルミニゥム系合金層のア
ルミニゥムと前記高融点金属層の金属との化合物層が生
成される積層構造を有する配線の構造であって、 前記高融点金属層は、前記アルミニゥム系合金層により
前記配線の伸長方向に分断され、分断された高融点金属
層部分間の間隔寸法は、前記化合物層の厚さ寸法の2倍
よりも大きい値に設定され、 かつ前記高融点金属層部分間の前記分断領域は、前記配
線の伸長方向に関して斜角をもって角度的に伸長する、
半導体装置のための配線構造。 - 【請求項2】 前記高融点金属層は、前記半導体基板上
に形成された絶縁膜層上に堆積され、前記絶縁膜には、
前記高融点金属層部分間に対応して、相互に対向する壁
面間隔を下方へ向けて増大する凹所が形成されている請
求項1記載の配線構造。 - 【請求項3】 半導体基板上の絶縁層上に、高融点金属
層をほぼ均一の厚さ寸法に形成すること、配線を施すべ
き配線領域に沿って前記高融点金属層から前記絶縁層が
部分的に露出する露出領域を形成すべく前記高融点金属
層に選択的にエッチング処理を施すこと、前記絶縁層の
露出領域を含む前記高融点金属層上にアルミニゥム系合
金層を形成すること、前記配線領域に沿って前記高融点
金属層および前記アルミニゥム系合金層とを含む積層構
造の配線を形成すべく、前記積層構造の不要部分をエッ
チング処理により除去する配線の形成方法であって、 前記絶縁層の前記露出領域は、前記配線領域に該配線領
域の伸長方向に関して傾斜角度をなすべく格子状に配置
されたエッチング溝により規定される配線形成方法。 - 【請求項4】 前記格子状のエッチング溝により区画さ
れる高融点金属層部分の対角線長さは、ブレッヒ(Blec
h)の臨界長さよりも小さいことを特徴とする請求項3
記載の配線形成方法。 - 【請求項5】 半導体基板上の絶縁層に配線領域に沿っ
て、相互に対向する壁面間隔が下方へ向けて増大するエ
ッチング孔を形成すること、前記絶縁層の前記エッチン
グ孔を除いた領域上に高融点金属層を堆績させると共に
前記エッチング孔内に前記エッチング孔壁面に沿って該
エッチング孔の底面から頂面に連続して成長することな
くかつ前記エッチング孔を埋設することのない厚さ寸法
で孔内高融点金属層を堆積させること、該孔内高融点金
属層及び前記高融点金属層上にアルミニゥム系合金層を
形成すること、前記配線領域に沿って前記高融点金属層
および前記アルミニゥム系合金層とを含む積層構造の配
線を形成すべく、前記積層構造の不要部分をエッチング
処理により除去することを特徴とする配線形成方法。 - 【請求項6】 前記絶縁層の前記エッチング孔に対応し
て形成される前記高融点金属層の開口における前記配線
領域の伸長方向に沿った長さ寸法は、前記高融点金属層
と前記アルミニゥム系合金層のアルミニゥムとの化合に
より生成される化合物の膜厚の2倍以上の値を有し、前
記開口における前記伸長方向と直角な幅寸法は、前記配
線部分の幅寸法よりも大きいことを特徴とする請求項5
記載の配線形成方法。 - 【請求項7】 前記配線領域に沿った前記エッチング孔
の間隔寸法は、ブレッヒ(Blech)の臨界長さよりも小
さいことを特徴とする請求項5記載の形成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21297699A JP3437801B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置のための配線構造および配線形成方法 |
US09/449,908 US6288450B1 (en) | 1999-07-28 | 1999-12-02 | Wiring structure for semiconductor device |
KR1020000011744A KR100695823B1 (ko) | 1999-07-28 | 2000-03-09 | 반도체장치를 위한 배선구조 및 배선 형성방법 |
TW089104571A TW465029B (en) | 1999-07-28 | 2000-03-14 | Wiring structure for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21297699A JP3437801B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置のための配線構造および配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044199A JP2001044199A (ja) | 2001-02-16 |
JP3437801B2 true JP3437801B2 (ja) | 2003-08-18 |
Family
ID=16631424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21297699A Expired - Fee Related JP3437801B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置のための配線構造および配線形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6288450B1 (ja) |
JP (1) | JP3437801B2 (ja) |
KR (1) | KR100695823B1 (ja) |
TW (1) | TW465029B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100741877B1 (ko) | 2005-12-29 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 이의 제조 방법 |
US20070284662A1 (en) * | 2006-06-09 | 2007-12-13 | International Business Machines Corporation | Microelectronic structure including high current density resistor |
JP2009146958A (ja) * | 2007-12-12 | 2009-07-02 | Panasonic Corp | 半導体装置及びその製造方法 |
US7981771B2 (en) * | 2008-06-04 | 2011-07-19 | International Business Machines Corporation | Structures and methods to enhance Cu interconnect electromigration (EM) performance |
US8421239B2 (en) * | 2010-03-16 | 2013-04-16 | International Business Machines Corporation | Crenulated wiring structure and method for integrated circuit interconnects |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4017890A (en) * | 1975-10-24 | 1977-04-12 | International Business Machines Corporation | Intermetallic compound layer in thin films for improved electromigration resistance |
US4485675A (en) * | 1982-09-17 | 1984-12-04 | Verret Willie M | Pneumatic fluid densiometer |
EP0223698A3 (en) * | 1985-11-14 | 1987-11-19 | Thomson Components-Mostek Corporation | Hillock immunization mask |
JPH06196483A (ja) * | 1992-12-24 | 1994-07-15 | Sony Corp | 半導体装置およびその製造方法 |
US5439731A (en) | 1994-03-11 | 1995-08-08 | Cornell Research Goundation, Inc. | Interconnect structures containing blocked segments to minimize stress migration and electromigration damage |
JP2754176B2 (ja) | 1995-03-13 | 1998-05-20 | エルジイ・セミコン・カンパニイ・リミテッド | 緻密なチタン窒化膜及び緻密なチタン窒化膜/薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法 |
US5712510A (en) * | 1995-08-04 | 1998-01-27 | Advanced Micro Devices, Inc. | Reduced electromigration interconnection line |
JPH09115829A (ja) * | 1995-10-17 | 1997-05-02 | Nissan Motor Co Ltd | アルミニウム配線部を有する半導体装置およびその製造方法 |
JP3415387B2 (ja) * | 1997-02-18 | 2003-06-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH10335330A (ja) | 1997-05-29 | 1998-12-18 | Sony Corp | 多層溝配線 |
US6191481B1 (en) * | 1998-12-18 | 2001-02-20 | Philips Electronics North America Corp. | Electromigration impeding composite metallization lines and methods for making the same |
-
1999
- 1999-07-28 JP JP21297699A patent/JP3437801B2/ja not_active Expired - Fee Related
- 1999-12-02 US US09/449,908 patent/US6288450B1/en not_active Expired - Fee Related
-
2000
- 2000-03-09 KR KR1020000011744A patent/KR100695823B1/ko not_active IP Right Cessation
- 2000-03-14 TW TW089104571A patent/TW465029B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW465029B (en) | 2001-11-21 |
JP2001044199A (ja) | 2001-02-16 |
KR20010014554A (ko) | 2001-02-26 |
US6288450B1 (en) | 2001-09-11 |
KR100695823B1 (ko) | 2007-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61172351A (ja) | 集積回路およびその製法 | |
JPH0645457A (ja) | 集積回路においてコンタクトビアを製造する方法 | |
JP3453163B2 (ja) | 集積回路においてコンタクト構成体を製造する方法 | |
US5561084A (en) | Method of making an interconnection structure of a semiconductor device | |
JPH08306774A (ja) | 半導体装置及びその製造方法 | |
US6133635A (en) | Process for making self-aligned conductive via structures | |
JP3437801B2 (ja) | 半導体装置のための配線構造および配線形成方法 | |
JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
JP4068845B2 (ja) | 配線構造 | |
JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
JP3375460B2 (ja) | 半導体装置 | |
JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
KR0143037B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP3065153B2 (ja) | 半導体集積回路装置のグリッドライン製造方法 | |
JPH07235594A (ja) | 半導体装置の製造方法 | |
JPH0582521A (ja) | 集積回路用の導電性構成体 | |
KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
KR100447977B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법 | |
JP3955806B2 (ja) | 半導体装置 | |
US20050136664A1 (en) | Novel process for improved hot carrier injection | |
JPH0338832A (ja) | 半導体装置の配線構造 | |
JPH02156537A (ja) | 半導体装置の製造方法 | |
JPS61179555A (ja) | 集積回路の製法 | |
JPH1084041A (ja) | 半導体装置及びその製造方法 | |
JPH05218208A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |