JP4068845B2 - 配線構造 - Google Patents
配線構造 Download PDFInfo
- Publication number
- JP4068845B2 JP4068845B2 JP2001571468A JP2001571468A JP4068845B2 JP 4068845 B2 JP4068845 B2 JP 4068845B2 JP 2001571468 A JP2001571468 A JP 2001571468A JP 2001571468 A JP2001571468 A JP 2001571468A JP 4068845 B2 JP4068845 B2 JP 4068845B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- conductive layer
- copper alloy
- metal
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000012010 growth Effects 0.000 claims description 48
- 239000013078 crystal Substances 0.000 claims description 41
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 23
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 description 121
- 229910052751 metal Inorganic materials 0.000 description 121
- 238000001465 metallisation Methods 0.000 description 33
- 238000000034 method Methods 0.000 description 19
- 229910018182 Al—Cu Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 2
- 235000017491 Bambusa tulda Nutrition 0.000 description 2
- 241001330002 Bambuseae Species 0.000 description 2
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011425 bamboo Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24777—Edge feature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
- Y10T428/2495—Thickness [relative or absolute]
- Y10T428/24967—Absolute thicknesses specified
- Y10T428/24975—No layer or component greater than 5 mils thick
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に、マイクロエレクトロニクス用途向けのメタライゼーションなど、多結晶材料から形成されたマイクロスケール・フィーチャに関する。詳細には、本発明は、長時間の加熱中に起こる横方向の結晶粒成長によってブリッジングおよび短絡が生じないように金属線を形成する方法に関する。
【０００２】
【従来の技術】
図１に示すように、バック・エンド・オブ・ザ・ライン（ＢＥＯＬ）相互接続メタライゼーション１０はしばしば、一対の拡散障壁層１４の間にはさまれた多結晶アルミニウム銅合金の導電層１２を含む。拡散障壁層１４は、導電層１２と周囲の金属構造からの金属との間の固体拡散速度を低減して、メタライゼーション１０の信頼性およびシート抵抗を高める。しかし、アニールまたはその後の他の熱プロセスなどの場合のようにメタライゼーション１０を十分な期間、加熱した場合には、障壁層１４が導電層１２の熱膨張を拘束する結果、メタライゼーション１０内に応力が生じることが分かっている。ある条件下では、特にメタライゼーション１０が十分に薄い（例えば０．２５マイクロメートル以下）場合に、これらの応力によって、導電層１２内に導電層１２の平面に平行な結晶粒成長（以下、横方向の結晶粒成長と呼ぶ）が引き起されることがあり、その結果、隣接するメタライゼーション構造間の金属短絡が生じることがある。その一例として図２に、横方向の結晶粒成長（すなわち金属パッド１６の平面内での結晶粒成長）が起こって、そこから金属ブリッジ２０が突き出し、隣接する金属線１８と接触した金属パッド１６を示す。図２に示した金属短絡が起こりうることは、メタライゼーション１０の歩留りおよび信頼性上の重大な問題である。金属パッド１６と金属線１８の間の間隔を大きくすれば金属短絡は回避されるが、エレクトロニクス業界で「デザイン・シュリンク（design shrink）」と呼ばれているマイクロ回路のさらなる小型化の要求を考慮すれば、このような選択は実行不能であり、または非実際的である。
【０００３】
したがって、微細なメタライゼーション・フィーチャ間のブリッジングを、フィーチャ間の間隔を大きくすることなしに抑制し、または防止する方法が提供されることが望ましい。
【０００４】
【発明が解決しようとする課題】
本発明は、隣接する多結晶材料間のブリッジングを防ぎ、または少なくともその可能性を大幅に低減する方法、具体的には、マイクロ回路の隣接するメタライゼーション間の短絡を低減する方法を提供する。本発明はさらに、この方法に従って形成されたメタライゼーションを含む。
【０００５】
【課題を解決するための手段】
本発明の重要な側面は、結晶粒成長が起こり易い機構が決定されたこと、すなわちパターニングによって６よりも少ない結晶粒界を有するように切断された金属結晶粒で成長が起こりやすいことが分かったことである。結晶粒界が６つあることは熱力学的に最も安定した状態である。一対の拡散障壁層間の導電層の場合のように結晶粒成長が拘束された場合、過剰の結晶粒成長は、６よりも少ない粒界を有する結晶粒で最も起こりやすく、その方向は主に横方向（２次元）である。さらに、このタイプの結晶粒成長は細い金属線に比べ、金属パッドなどの幅の広いメタライゼーション・フィーチャで起こりやすいことが分かっている（本明細書では金属パッドが幅の広い金属線を含む）。横方向の結晶粒成長を受けやすいメタライゼーション・フィーチャからの横方向の結晶粒成長を抑制または抑止することによって、フィーチャ間の金属ブリッジングの発生は大幅に低減され、または完全に排除される。
【０００６】
本発明の方法は一般に、基板上に金属層を形成することを含む。次いでこの金属層をパターニングして少なくとも２つの金属構造を生み出す。第１の金属構造は、第２の金属構造のパターニングされた縁から離隔したパターニングされた縁を有し、そのため、第１および第２の金属構造は互いから電気的に絶縁されている。しかし後に説明するように、ある熱処理によって、第１の金属構造のパターニングされた縁に沿った結晶粒が横方向に成長することがあり、第１の金属構造と第２の金属構造が十分に近く、結晶粒成長が過度である場合にはこれによって、金属構造間に金属ブリッジが生み出される。したがって本発明はさらに、第１の金属構造のパターニングされた縁に沿って過度の横方向の結晶粒成長が続いて起こる場合に、第１の金属構造と第２の金属構造の間の短絡を防ぐメタライゼーション・フィーチャを形成する。本発明が企図するメタライゼーション・フィーチャには、金属層をパターニングして、第１の金属構造と第２の金属構造の間に第１の金属構造および第２の金属構造から離隔したダミーの金属線を形成すること、第１の金属構造のパターニングされた縁の近くに穴をパターニングすること、第１の金属構造のパターニングされた縁を、第２の金属構造に向かって突き出た歯を有するように形成すること、および第１の金属構造のパターニングされた縁を、第１の金属構造がパターニングされた縁の両端にコーナ領域を有するように階段状に形成することであって、コーナ領域が、パターニングされた縁の残りの部分よりも前記第２の構造に近くなるようにすることが含まれる。
【０００７】
本発明によれば、第１の金属構造と第２の金属構造の間にダミーの金属線があることによって、第１の金属構造からの横方向の結晶粒成長が起こっても有害な影響が生じない。これは、ダミー金属線が、マイクロ回路の電気構成要素に電気的に接続されておらず、そのため、第１の金属構造とダミー線の間に生じる可能性がある金属ブリッジが短絡を生み出さないためである。重要には、本発明によれば、ダミー構造および／または第２の金属構造の横方向の結晶粒成長によって生じるダミー線と第２の金属構造の間の金属ブリッジングに対する心配は、より大きな第１の金属構造からの横方向の結晶粒成長によって生じる金属ブリッジングに比べて少ない。本発明の残りのブリッジ抑制メタライゼーション・フィーチャ、すなわち第１の金属構造のパターニングされた縁に沿って形成されたパターニングされた穴、歯および階段は、隣接する第２の金属構造に向けての外向きの結晶粒成長とは対照的に、第１の金属構造のパターニングされた縁からの内向きの結晶粒成長を収容する。本発明が企図するそれぞれの方法の効果は、横方向の結晶粒成長が起こった場合であっても、ごく近くに隣接したメタライゼーション・フィーチャ間の金属ブリッジングを低減または排除することである。
【０００８】
【発明の実施の形態】
図３に、図１に示したメタライゼーション１０の平面図を示す。その下の多結晶導電層１２が見えるように上面の拡散層１４は省略されている。当技術分野で知られているとおり、チタン、窒化チタン、チタンと窒化チタンの組合せなどの材料から成る拡散障壁層１４は、導電層１２と周囲の金属構造からの金属との間の固体拡散速度を低減する役目を果たす。メタライゼーション１０の厚さは変更することができ、ある応用では一般に約０．２５μｍ以下である。後に明らかになるが、メタライゼーションの厚さは、本発明の利点を実現する見地から特に重要なパラメータである。導電層１２に対してはAl-Cu合金が好ましく、障壁層１４に対してはチタンおよび窒化チタンが好ましい材料だが、予測可能なとおり、他の材料を使用してメタライゼーション１０を形成することもできる。さらに、一方の拡散層１４を省略することができ、拡散層１４の間に追加の金属層を封入することもできる。
【０００９】
図２を参照して先に説明したとおり、横方向の結晶粒成長は、メタライゼーション１０をパターニングして微細な金属線１８、および本明細書ではパッド１６と呼ぶ相対的に大きな金属構造を形成する従来技術のメタライゼーション・プロセスによって形成された多結晶メタライゼーションで起こることが分かっている。図３から６には導電層１２の結晶粒界が示されている。これは、図２の金属パッド１６から金属線１８に向かっての横方向の結晶粒成長（すなわち導電層１２の平面内での２次元結晶粒成長）が生じるのに能動的に関わっていることが分かった機構を例証するためである。図３に、付着後のAl-Cu合金導電層１２の一般的な結晶粒構造を示す。Al-Cu導電層１２の結晶粒構造およびテクスチャは、付着条件、基板のタイプおよび使用される障壁材料を含む多くの因子によって決定される。一例では、電気めっき、スパッタリング、蒸着、化学蒸着、物理蒸着などによって付着させた場合、Al-Cu導電層１２の平均結晶粒径が約０．００５から約２μｍ程度である。
【００１０】
図４ではメタライゼーション１０が、リソグラフィ、金属反応性イオン・エッチング（ＲＩＥ）などの周知の方法によってパターニングされ、それによって金属パッド１６および２本の金属線１８がメタライゼーション１０中のトレンチ２２によって画定されていることが示されている。トレンチ２２は、金属パッド１６および最も近い金属線１８の対向する縁２４および２６を画定する。これらの縁２４と２６の間隔は、導電層１２の平均結晶粒径（例えば約０．９μｍ）にほぼ等しいか、またはそれよりも狭く示されている。金属パッド１６および金属線１８の縁２４および２６の結晶粒は、トレンチ２２によって切断されて示されている。以下の議論のため、図４では、パッド１６の縁２４に沿った２つの結晶粒２８が選び出されている。図５に、メタライゼーション１０をアニールなどで加熱した影響を示す。加熱の間に、結晶粒２８の横方向の結晶粒成長が起こり、片方の結晶粒２８は、隣接する線１８の縁２６との間で金属ブリッジ２０を形成している。
【００１１】
本発明によればこの金属ブリッジ２０は、熱サイクル中にAl-Cu導電層１２内に生じた応力条件の結果である。相対的に高い熱膨張率を有する結果、Al-Cu導電層１２は障壁層１４によって物理的に拘束される。パターニング・プロセスの結果、金属パッド１６のパターニングされた縁２４に沿った結晶粒は、６よりも多い、または６よりも少ない結晶粒界を有している。図４に示した結晶粒２８は、６よりも少ない結晶粒界を有している。本発明によれば、拡散障壁層１４によって導電層１２が拘束されている結果、６よりも少ない結晶粒界を有する結晶粒は横方向の（２次元の）結晶粒成長をうけやすい。Mullins-Von Neumannモデルなどのモデルを使用して、このような条件下での結晶粒成長を予測することができる。２次元結晶粒成長モデルによれば、金属パッド１６を十分に、例えばAl-Cu導電層１２では２００℃から３００℃に加熱すると、６つの結晶粒界を有する結晶粒は結晶粒成長を最も受けにくく、６つよりも多い結晶粒界を有する結晶粒は収縮しやすく、６つよりも少ない結晶粒界を有する結晶粒（例えば図４および５の結晶粒２８）は成長しやすい。重要なのは、図５に示すように幅が狭い線１８では結晶粒成長が開始されにくいことである。特定の理論に当てはめようとは思わないが、２通りの説明が考えられる。第１の説明によれば、結晶粒成長が起こりにくいのは、金属ＲＩＥによって線１８の隣接する結晶粒間に比較的にまっすぐな結晶粒界が生み出され、本明細書では「バンブー（bamboo）」結晶粒構造と呼ぶ構造が得られるため、細い線１８では結晶粒成長を駆動する力があまり存在しないためである。提案される第２の説明は、２次元結晶粒成長モデルが当てはまらず、結晶粒成長が、結晶粒成長の高さ−面積則（height-to-area rule）の制限条件に従う容積性（volumetric）の成長であるからである。原因がなんであれ、導電層１２のパターニングされた縁２４の結晶粒２８にはより重大な力がかかり、障壁層１４が存在するためこれらの結晶粒２８は２次元結晶粒成長モデルに従う。応力と結晶粒２８の結晶粒界の不安定さとが組み合わさって、後のアニールまたは他の高温エクスカーション中に結晶粒が成長する。図５の結晶粒２８に対して示した結晶粒成長は、実際のハードウェアで見られたものであり、金属パッドとそれに隣接する金属線との間の距離が、金属パッドの結晶粒の平均粒径以下である場合に金属短絡が起こる。
【００１２】
本発明が提供する、この課題を解決するための第１の解決策を図６に示す。この図では、どの回路デバイスにも電気的に接続されていない「ダミー」の金属線３２を画定する追加のトレンチ３０が金属パッド１６に形成されている。金属パッド１６は、ダミー線３２の隣接する縁３６に面したパターニングされた縁３４を有する。ダミー線３２およびトレンチ３０の幅は、導電層１２の平均結晶粒径に等しいか、またはそれよりも小さく示されている。図６は、メタライゼーション１０のアニール後の導電層１２の外観を示しており、このアニール中に金属パッド１６の２つの結晶粒３８が横方向に成長し、ダミー線３２と接触した。先の説明によれば、結晶粒３８が成長したのは、アニール前に結晶粒３８が６よりも少ない結晶粒界を有していた結果、結晶粒３８が不安定であったためである。大きいほうの結晶粒３８はダミー線３２と接触しているが、ダミー線３２はどの回路デバイスにも接続されていないので有害な影響はない。一方、大きいほうの結晶粒２８は図５では元々不安定で結晶粒成長を受けやすかったが、追加のトレンチ３０により、ダミー線３２の縁３６によって第６の結晶粒界が生み出された結果、安定化された。その結果、熱処理中に大きいほうの結晶粒２８は成長せず、したがって図５に示した金属ブリッジ２０は図６では起こっていない。
【００１３】
図７から１０に、金属ブリッジングを防ぎまたは少なくとも抑制する本発明の教示に基づく他の実施形態を示す。図７では、金属パッド１６のパターニングされた縁２４の近くに一列の穴４０がエッチングまたは他の方法で形成されている。穴４０のサイズおよび位置は、穴４０の周囲の結晶粒が、金属パッド１６とこれに隣接する金属線１８との間のトレンチ２２中に押し出されることなく、その代わりに穴４０の中へ成長するように決められる。効果的であるためには、隣接する穴４０と穴４０の間の距離、および穴４０と金属パッド１６の縁２４との間の距離が、導電層１２の平均結晶粒径にほぼ等しいか、またはそれよりも小さくなければならない。穴４０の形状はそれほど重要ではなく、したがって図に示した形状とは異なっていてもよい。
【００１４】
図８および９では、図７に示した一列の穴４０に加えて、四角形の一列の歯４２が提供されている。図８では、それぞれの穴４０が歯４２からまっすぐ内側にあり、図９では、それぞれの穴４０が歯４２と歯４２の間のすき間４４からまっすぐ内側にある。これらのそれぞれの実施形態では、穴４０、歯４２およびすき間４４のサイズ、ならびにそれぞれの穴４０と最も近い縁２４またはすき間４４との距離が、導電層１２の平均結晶粒径にほぼ等しいか、またはそれよりも小さい。本発明によれば、図６の金属線１８およびダミー線３２に関して先に論じた理由から、歯４２のサイズ／幅の結果としてそれぞれの歯４２がバンブー結晶粒構造を有するため、それぞれの歯４２の導電層１２は、線１８の中へは押し出されない。すなわち横方向に成長しない。さらに、それぞれのすき間４４のところでトレンチ２２の幅が広くなっている結果、たとえすき間４４の中で横方向の結晶粒成長が起こったとしても金属ブリッジは形成されない。
【００１５】
最後に図１０に、エッチングまたはその他の方法で階段状の輪郭を有するように形成された金属パッド１６のパターニングされた縁２４を示す。金属パッド１６の縁２４の両端のコーナ４６は、縁２４の残りの内側領域４８よりも隣接する金属線１８に近くなっている。図８および９の歯４２と同様に、四角形のコーナ４６のサイズは、導電層１２の平均結晶粒径にほぼ等しいか、またはそれよりも小さい。その結果、コーナ４６は横方向の結晶粒成長を受けにくく、また、金属線１８と金属パッド１６の縁２４の内側領域４８との間の距離がより大きいことによって、金属線１８に向かって結晶粒が横方向に成長した結果として内側領域４８と金属線１８の間に金属ブリッジが形成される可能性が実質上排除される。
【００１６】
好ましい実施形態に関して本発明を説明してきたが、当業者が他の形態を採用できることは明白である。例えば、マイクロ回路のメタライゼーションの文脈で説明してきたが、本発明の教示は、実質上任意のタイプの材料（例えば導体、誘電体または半導体材料）から成る、狭い間隔で配置された微細な多結晶構造が望ましい他の応用へも適用可能である。したがって本発明の範囲は、上記の請求項によってのみ限定される。
【図面の簡単な説明】
【図１】 従来技術の金属パッドおよび金属線を示す図である。
【図２】 金属パッドからの横方向の成長の結果として金属ブリッジングが生じた、従来技術の金属パッドおよび金属線を示す図である。
【図３】 メタライゼーション・プロセスの一段階を示す図である。
【図４】 メタライゼーション・プロセスの一段階を示す図である。
【図５】 メタライゼーション・プロセスの一段階を示す図であって、従来技術に従って生じた金属ブリッジングを示す図である。
【図６】 メタライゼーション・プロセスの一段階を示す図であって、金属ブリッジングを防ぐ本発明に基づくダミー金属線の使用を示す図である。
【図７】 金属パッドと金属線の間の金属ブリッジングを抑制する本発明に基づく代替方法および実施形態を示す図である。
【図８】 金属パッドと金属線の間の金属ブリッジングを抑制する本発明に基づく代替方法および実施形態を示す図である。
【図９】 金属パッドと金属線の間の金属ブリッジングを抑制する本発明に基づく代替方法および実施形態を示す図である。
【図１０】 金属パッドと金属線の間の金属ブリッジングを抑制する本発明に基づく代替方法および実施形態を示す図である。
【発明の属する技術分野】
本発明は一般に、マイクロエレクトロニクス用途向けのメタライゼーションなど、多結晶材料から形成されたマイクロスケール・フィーチャに関する。詳細には、本発明は、長時間の加熱中に起こる横方向の結晶粒成長によってブリッジングおよび短絡が生じないように金属線を形成する方法に関する。
【０００２】
【従来の技術】
図１に示すように、バック・エンド・オブ・ザ・ライン（ＢＥＯＬ）相互接続メタライゼーション１０はしばしば、一対の拡散障壁層１４の間にはさまれた多結晶アルミニウム銅合金の導電層１２を含む。拡散障壁層１４は、導電層１２と周囲の金属構造からの金属との間の固体拡散速度を低減して、メタライゼーション１０の信頼性およびシート抵抗を高める。しかし、アニールまたはその後の他の熱プロセスなどの場合のようにメタライゼーション１０を十分な期間、加熱した場合には、障壁層１４が導電層１２の熱膨張を拘束する結果、メタライゼーション１０内に応力が生じることが分かっている。ある条件下では、特にメタライゼーション１０が十分に薄い（例えば０．２５マイクロメートル以下）場合に、これらの応力によって、導電層１２内に導電層１２の平面に平行な結晶粒成長（以下、横方向の結晶粒成長と呼ぶ）が引き起されることがあり、その結果、隣接するメタライゼーション構造間の金属短絡が生じることがある。その一例として図２に、横方向の結晶粒成長（すなわち金属パッド１６の平面内での結晶粒成長）が起こって、そこから金属ブリッジ２０が突き出し、隣接する金属線１８と接触した金属パッド１６を示す。図２に示した金属短絡が起こりうることは、メタライゼーション１０の歩留りおよび信頼性上の重大な問題である。金属パッド１６と金属線１８の間の間隔を大きくすれば金属短絡は回避されるが、エレクトロニクス業界で「デザイン・シュリンク（design shrink）」と呼ばれているマイクロ回路のさらなる小型化の要求を考慮すれば、このような選択は実行不能であり、または非実際的である。
【０００３】
したがって、微細なメタライゼーション・フィーチャ間のブリッジングを、フィーチャ間の間隔を大きくすることなしに抑制し、または防止する方法が提供されることが望ましい。
【０００４】
【発明が解決しようとする課題】
本発明は、隣接する多結晶材料間のブリッジングを防ぎ、または少なくともその可能性を大幅に低減する方法、具体的には、マイクロ回路の隣接するメタライゼーション間の短絡を低減する方法を提供する。本発明はさらに、この方法に従って形成されたメタライゼーションを含む。
【０００５】
【課題を解決するための手段】
本発明の重要な側面は、結晶粒成長が起こり易い機構が決定されたこと、すなわちパターニングによって６よりも少ない結晶粒界を有するように切断された金属結晶粒で成長が起こりやすいことが分かったことである。結晶粒界が６つあることは熱力学的に最も安定した状態である。一対の拡散障壁層間の導電層の場合のように結晶粒成長が拘束された場合、過剰の結晶粒成長は、６よりも少ない粒界を有する結晶粒で最も起こりやすく、その方向は主に横方向（２次元）である。さらに、このタイプの結晶粒成長は細い金属線に比べ、金属パッドなどの幅の広いメタライゼーション・フィーチャで起こりやすいことが分かっている（本明細書では金属パッドが幅の広い金属線を含む）。横方向の結晶粒成長を受けやすいメタライゼーション・フィーチャからの横方向の結晶粒成長を抑制または抑止することによって、フィーチャ間の金属ブリッジングの発生は大幅に低減され、または完全に排除される。
【０００６】
本発明の方法は一般に、基板上に金属層を形成することを含む。次いでこの金属層をパターニングして少なくとも２つの金属構造を生み出す。第１の金属構造は、第２の金属構造のパターニングされた縁から離隔したパターニングされた縁を有し、そのため、第１および第２の金属構造は互いから電気的に絶縁されている。しかし後に説明するように、ある熱処理によって、第１の金属構造のパターニングされた縁に沿った結晶粒が横方向に成長することがあり、第１の金属構造と第２の金属構造が十分に近く、結晶粒成長が過度である場合にはこれによって、金属構造間に金属ブリッジが生み出される。したがって本発明はさらに、第１の金属構造のパターニングされた縁に沿って過度の横方向の結晶粒成長が続いて起こる場合に、第１の金属構造と第２の金属構造の間の短絡を防ぐメタライゼーション・フィーチャを形成する。本発明が企図するメタライゼーション・フィーチャには、金属層をパターニングして、第１の金属構造と第２の金属構造の間に第１の金属構造および第２の金属構造から離隔したダミーの金属線を形成すること、第１の金属構造のパターニングされた縁の近くに穴をパターニングすること、第１の金属構造のパターニングされた縁を、第２の金属構造に向かって突き出た歯を有するように形成すること、および第１の金属構造のパターニングされた縁を、第１の金属構造がパターニングされた縁の両端にコーナ領域を有するように階段状に形成することであって、コーナ領域が、パターニングされた縁の残りの部分よりも前記第２の構造に近くなるようにすることが含まれる。
【０００７】
本発明によれば、第１の金属構造と第２の金属構造の間にダミーの金属線があることによって、第１の金属構造からの横方向の結晶粒成長が起こっても有害な影響が生じない。これは、ダミー金属線が、マイクロ回路の電気構成要素に電気的に接続されておらず、そのため、第１の金属構造とダミー線の間に生じる可能性がある金属ブリッジが短絡を生み出さないためである。重要には、本発明によれば、ダミー構造および／または第２の金属構造の横方向の結晶粒成長によって生じるダミー線と第２の金属構造の間の金属ブリッジングに対する心配は、より大きな第１の金属構造からの横方向の結晶粒成長によって生じる金属ブリッジングに比べて少ない。本発明の残りのブリッジ抑制メタライゼーション・フィーチャ、すなわち第１の金属構造のパターニングされた縁に沿って形成されたパターニングされた穴、歯および階段は、隣接する第２の金属構造に向けての外向きの結晶粒成長とは対照的に、第１の金属構造のパターニングされた縁からの内向きの結晶粒成長を収容する。本発明が企図するそれぞれの方法の効果は、横方向の結晶粒成長が起こった場合であっても、ごく近くに隣接したメタライゼーション・フィーチャ間の金属ブリッジングを低減または排除することである。
【０００８】
【発明の実施の形態】
図３に、図１に示したメタライゼーション１０の平面図を示す。その下の多結晶導電層１２が見えるように上面の拡散層１４は省略されている。当技術分野で知られているとおり、チタン、窒化チタン、チタンと窒化チタンの組合せなどの材料から成る拡散障壁層１４は、導電層１２と周囲の金属構造からの金属との間の固体拡散速度を低減する役目を果たす。メタライゼーション１０の厚さは変更することができ、ある応用では一般に約０．２５μｍ以下である。後に明らかになるが、メタライゼーションの厚さは、本発明の利点を実現する見地から特に重要なパラメータである。導電層１２に対してはAl-Cu合金が好ましく、障壁層１４に対してはチタンおよび窒化チタンが好ましい材料だが、予測可能なとおり、他の材料を使用してメタライゼーション１０を形成することもできる。さらに、一方の拡散層１４を省略することができ、拡散層１４の間に追加の金属層を封入することもできる。
【０００９】
図２を参照して先に説明したとおり、横方向の結晶粒成長は、メタライゼーション１０をパターニングして微細な金属線１８、および本明細書ではパッド１６と呼ぶ相対的に大きな金属構造を形成する従来技術のメタライゼーション・プロセスによって形成された多結晶メタライゼーションで起こることが分かっている。図３から６には導電層１２の結晶粒界が示されている。これは、図２の金属パッド１６から金属線１８に向かっての横方向の結晶粒成長（すなわち導電層１２の平面内での２次元結晶粒成長）が生じるのに能動的に関わっていることが分かった機構を例証するためである。図３に、付着後のAl-Cu合金導電層１２の一般的な結晶粒構造を示す。Al-Cu導電層１２の結晶粒構造およびテクスチャは、付着条件、基板のタイプおよび使用される障壁材料を含む多くの因子によって決定される。一例では、電気めっき、スパッタリング、蒸着、化学蒸着、物理蒸着などによって付着させた場合、Al-Cu導電層１２の平均結晶粒径が約０．００５から約２μｍ程度である。
【００１０】
図４ではメタライゼーション１０が、リソグラフィ、金属反応性イオン・エッチング（ＲＩＥ）などの周知の方法によってパターニングされ、それによって金属パッド１６および２本の金属線１８がメタライゼーション１０中のトレンチ２２によって画定されていることが示されている。トレンチ２２は、金属パッド１６および最も近い金属線１８の対向する縁２４および２６を画定する。これらの縁２４と２６の間隔は、導電層１２の平均結晶粒径（例えば約０．９μｍ）にほぼ等しいか、またはそれよりも狭く示されている。金属パッド１６および金属線１８の縁２４および２６の結晶粒は、トレンチ２２によって切断されて示されている。以下の議論のため、図４では、パッド１６の縁２４に沿った２つの結晶粒２８が選び出されている。図５に、メタライゼーション１０をアニールなどで加熱した影響を示す。加熱の間に、結晶粒２８の横方向の結晶粒成長が起こり、片方の結晶粒２８は、隣接する線１８の縁２６との間で金属ブリッジ２０を形成している。
【００１１】
本発明によればこの金属ブリッジ２０は、熱サイクル中にAl-Cu導電層１２内に生じた応力条件の結果である。相対的に高い熱膨張率を有する結果、Al-Cu導電層１２は障壁層１４によって物理的に拘束される。パターニング・プロセスの結果、金属パッド１６のパターニングされた縁２４に沿った結晶粒は、６よりも多い、または６よりも少ない結晶粒界を有している。図４に示した結晶粒２８は、６よりも少ない結晶粒界を有している。本発明によれば、拡散障壁層１４によって導電層１２が拘束されている結果、６よりも少ない結晶粒界を有する結晶粒は横方向の（２次元の）結晶粒成長をうけやすい。Mullins-Von Neumannモデルなどのモデルを使用して、このような条件下での結晶粒成長を予測することができる。２次元結晶粒成長モデルによれば、金属パッド１６を十分に、例えばAl-Cu導電層１２では２００℃から３００℃に加熱すると、６つの結晶粒界を有する結晶粒は結晶粒成長を最も受けにくく、６つよりも多い結晶粒界を有する結晶粒は収縮しやすく、６つよりも少ない結晶粒界を有する結晶粒（例えば図４および５の結晶粒２８）は成長しやすい。重要なのは、図５に示すように幅が狭い線１８では結晶粒成長が開始されにくいことである。特定の理論に当てはめようとは思わないが、２通りの説明が考えられる。第１の説明によれば、結晶粒成長が起こりにくいのは、金属ＲＩＥによって線１８の隣接する結晶粒間に比較的にまっすぐな結晶粒界が生み出され、本明細書では「バンブー（bamboo）」結晶粒構造と呼ぶ構造が得られるため、細い線１８では結晶粒成長を駆動する力があまり存在しないためである。提案される第２の説明は、２次元結晶粒成長モデルが当てはまらず、結晶粒成長が、結晶粒成長の高さ−面積則（height-to-area rule）の制限条件に従う容積性（volumetric）の成長であるからである。原因がなんであれ、導電層１２のパターニングされた縁２４の結晶粒２８にはより重大な力がかかり、障壁層１４が存在するためこれらの結晶粒２８は２次元結晶粒成長モデルに従う。応力と結晶粒２８の結晶粒界の不安定さとが組み合わさって、後のアニールまたは他の高温エクスカーション中に結晶粒が成長する。図５の結晶粒２８に対して示した結晶粒成長は、実際のハードウェアで見られたものであり、金属パッドとそれに隣接する金属線との間の距離が、金属パッドの結晶粒の平均粒径以下である場合に金属短絡が起こる。
【００１２】
本発明が提供する、この課題を解決するための第１の解決策を図６に示す。この図では、どの回路デバイスにも電気的に接続されていない「ダミー」の金属線３２を画定する追加のトレンチ３０が金属パッド１６に形成されている。金属パッド１６は、ダミー線３２の隣接する縁３６に面したパターニングされた縁３４を有する。ダミー線３２およびトレンチ３０の幅は、導電層１２の平均結晶粒径に等しいか、またはそれよりも小さく示されている。図６は、メタライゼーション１０のアニール後の導電層１２の外観を示しており、このアニール中に金属パッド１６の２つの結晶粒３８が横方向に成長し、ダミー線３２と接触した。先の説明によれば、結晶粒３８が成長したのは、アニール前に結晶粒３８が６よりも少ない結晶粒界を有していた結果、結晶粒３８が不安定であったためである。大きいほうの結晶粒３８はダミー線３２と接触しているが、ダミー線３２はどの回路デバイスにも接続されていないので有害な影響はない。一方、大きいほうの結晶粒２８は図５では元々不安定で結晶粒成長を受けやすかったが、追加のトレンチ３０により、ダミー線３２の縁３６によって第６の結晶粒界が生み出された結果、安定化された。その結果、熱処理中に大きいほうの結晶粒２８は成長せず、したがって図５に示した金属ブリッジ２０は図６では起こっていない。
【００１３】
図７から１０に、金属ブリッジングを防ぎまたは少なくとも抑制する本発明の教示に基づく他の実施形態を示す。図７では、金属パッド１６のパターニングされた縁２４の近くに一列の穴４０がエッチングまたは他の方法で形成されている。穴４０のサイズおよび位置は、穴４０の周囲の結晶粒が、金属パッド１６とこれに隣接する金属線１８との間のトレンチ２２中に押し出されることなく、その代わりに穴４０の中へ成長するように決められる。効果的であるためには、隣接する穴４０と穴４０の間の距離、および穴４０と金属パッド１６の縁２４との間の距離が、導電層１２の平均結晶粒径にほぼ等しいか、またはそれよりも小さくなければならない。穴４０の形状はそれほど重要ではなく、したがって図に示した形状とは異なっていてもよい。
【００１４】
図８および９では、図７に示した一列の穴４０に加えて、四角形の一列の歯４２が提供されている。図８では、それぞれの穴４０が歯４２からまっすぐ内側にあり、図９では、それぞれの穴４０が歯４２と歯４２の間のすき間４４からまっすぐ内側にある。これらのそれぞれの実施形態では、穴４０、歯４２およびすき間４４のサイズ、ならびにそれぞれの穴４０と最も近い縁２４またはすき間４４との距離が、導電層１２の平均結晶粒径にほぼ等しいか、またはそれよりも小さい。本発明によれば、図６の金属線１８およびダミー線３２に関して先に論じた理由から、歯４２のサイズ／幅の結果としてそれぞれの歯４２がバンブー結晶粒構造を有するため、それぞれの歯４２の導電層１２は、線１８の中へは押し出されない。すなわち横方向に成長しない。さらに、それぞれのすき間４４のところでトレンチ２２の幅が広くなっている結果、たとえすき間４４の中で横方向の結晶粒成長が起こったとしても金属ブリッジは形成されない。
【００１５】
最後に図１０に、エッチングまたはその他の方法で階段状の輪郭を有するように形成された金属パッド１６のパターニングされた縁２４を示す。金属パッド１６の縁２４の両端のコーナ４６は、縁２４の残りの内側領域４８よりも隣接する金属線１８に近くなっている。図８および９の歯４２と同様に、四角形のコーナ４６のサイズは、導電層１２の平均結晶粒径にほぼ等しいか、またはそれよりも小さい。その結果、コーナ４６は横方向の結晶粒成長を受けにくく、また、金属線１８と金属パッド１６の縁２４の内側領域４８との間の距離がより大きいことによって、金属線１８に向かって結晶粒が横方向に成長した結果として内側領域４８と金属線１８の間に金属ブリッジが形成される可能性が実質上排除される。
【００１６】
好ましい実施形態に関して本発明を説明してきたが、当業者が他の形態を採用できることは明白である。例えば、マイクロ回路のメタライゼーションの文脈で説明してきたが、本発明の教示は、実質上任意のタイプの材料（例えば導体、誘電体または半導体材料）から成る、狭い間隔で配置された微細な多結晶構造が望ましい他の応用へも適用可能である。したがって本発明の範囲は、上記の請求項によってのみ限定される。
【図面の簡単な説明】
【図１】 従来技術の金属パッドおよび金属線を示す図である。
【図２】 金属パッドからの横方向の成長の結果として金属ブリッジングが生じた、従来技術の金属パッドおよび金属線を示す図である。
【図３】 メタライゼーション・プロセスの一段階を示す図である。
【図４】 メタライゼーション・プロセスの一段階を示す図である。
【図５】 メタライゼーション・プロセスの一段階を示す図であって、従来技術に従って生じた金属ブリッジングを示す図である。
【図６】 メタライゼーション・プロセスの一段階を示す図であって、金属ブリッジングを防ぐ本発明に基づくダミー金属線の使用を示す図である。
【図７】 金属パッドと金属線の間の金属ブリッジングを抑制する本発明に基づく代替方法および実施形態を示す図である。
【図８】 金属パッドと金属線の間の金属ブリッジングを抑制する本発明に基づく代替方法および実施形態を示す図である。
【図９】 金属パッドと金属線の間の金属ブリッジングを抑制する本発明に基づく代替方法および実施形態を示す図である。
【図１０】 金属パッドと金属線の間の金属ブリッジングを抑制する本発明に基づく代替方法および実施形態を示す図である。
Claims (10)
- 基板上に設けられた多結晶アルミニウム銅合金の導電層及び該多結晶アルミニウム銅合金の導電層の上に設けられた拡散障壁層を有するパッドと、
前記基板上に前記パッドの前記多結晶アルミニウム銅合金の導電層から間隔をおいて設けられ、前記パッドの前記多結晶アルミニウム銅合金の導電層の幅よりも狭く且つ応力による結晶粒の成長を生じさせない幅を有する多結晶アルミニウム銅合金の導電層及び該多結晶アルミニウム銅合金の導電層の上に設けられた拡散障壁層を有する導電線とを備え、
前記パッドは、前記導電線の縁に対向する縁を有し、
前記パッドの前記縁から離れて且つ該縁に沿って１列の孔が設けられており、前記パッドの前記縁に複数個の四角形の歯が該歯相互間に隙間を有して１列に設けられており、前記パッドの前記縁に対して垂直な方向において１つの穴と１つの歯が整列しており、
前記１列の穴のうち隣接する穴相互間の距離と、前記穴のそれぞれ及び前記パッドの縁の間の距離と、前記パッドの前記縁に沿った方向及び該方向に垂直な方向のそれぞれにおける前記歯の寸法と、前記歯相互間の前記隙間の寸法とが、前記パッドの前記多結晶アルミニウム銅合金の導電層の平均結晶粒径以下であることを特徴とする配線構造。 - 前記結晶粒の成長は、前記多結晶アルミニウム銅合金の導電層の平面に平行な横方向の結晶粒成長である、請求項１に記載の配線構造。
- 前記拡散障壁層の材料が、チタンおよび窒化チタンから成るグループから選択された材料である、請求項１に記載の配線構造。
- 前記パッド及び前記導電線の厚さが、０．２５マイクロメートル以下の厚さを有する、請求項１に記載の配線構造。
- 前記パッドの前記多結晶アルミニウム銅合金の導電層及び前記基板の間並びに前記導電線の前記多結晶アルミニウム銅合金の導電層及び前記基板の間に拡散障壁層が設けられている、請求項１に記載の配線構造。
- 基板上に設けられた多結晶アルミニウム銅合金の導電層及び該多結晶アルミニウム銅合金の導電層の上に設けられた拡散障壁層を有するパッドと、
前記基板上に前記パッドの前記多結晶アルミニウム銅合金の導電層から間隔をおいて設けられ、前記パッドの前記多結晶アルミニウム銅合金の導電層の幅よりも狭く且つ応力による結晶粒の成長を生じさせない幅を有する多結晶アルミニウム銅合金の導電層及び該多結晶アルミニウム銅合金の導電層の上に設けられた拡散障壁層を有する導電線とを備え、
前記パッドは前記導電線の縁に対向する縁を有し、
前記パッドの前記縁から離れて且つ該縁に沿って１列の孔が設けられており、前記パッドの前記縁に複数個の四角形の歯が該歯相互間に隙間を有して１列に設けられており、前記パッドの前記縁に対して垂直な方向において１つの穴と１つの隙間が整列しており、
前記１列の穴のうち隣接する穴相互間の距離と、前記穴のそれぞれ及び前記パッドの縁の間の距離と、前記パッドの前記縁に沿った方向及び該方向に垂直な方向のそれぞれにおける前記歯の寸法と、前記歯相互間の前記隙間の寸法とが、前記パッドの前記多結晶アルミニウム銅合金の導電層の平均結晶粒径以下であることを特徴とする配線構造。 - 前記結晶粒の成長は、前記多結晶アルミニウム銅合金の導電層の平面に平行な横方向の結晶粒成長である、請求項６に記載の配線構造。
- 前記拡散障壁層の材料が、チタンおよび窒化チタンから成るグループから選択された材料である、請求項６に記載の配線構造。
- 前記パッド及び前記導電線の厚さが、０．２５マイクロメートル以下の厚さを有する、請求項６に記載の配線構造。
- 前記パッドの前記多結晶アルミニウム銅合金の導電層及び前記基板の間並びに前記導電線の前記多結晶アルミニウム銅合金の導電層及び前記基板の間に拡散障壁層が設けられている、請求項６に記載の配線構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/525,095 US6555204B1 (en) | 2000-03-14 | 2000-03-14 | Method of preventing bridging between polycrystalline micro-scale features |
| PCT/EP2001/002797 WO2001073841A2 (en) | 2000-03-14 | 2001-03-13 | Method of preventing bridging between polycrystalline micro-scale features |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004511082A JP2004511082A (ja) | 2004-04-08 |
| JP4068845B2 true JP4068845B2 (ja) | 2008-03-26 |
Family
ID=24091891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001571468A Expired - Fee Related JP4068845B2 (ja) | 2000-03-14 | 2001-03-13 | 配線構造 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6555204B1 (ja) |
| EP (1) | EP1264341B1 (ja) |
| JP (1) | JP4068845B2 (ja) |
| KR (1) | KR100454783B1 (ja) |
| CN (1) | CN100338755C (ja) |
| AU (1) | AU5218801A (ja) |
| DE (1) | DE60143472D1 (ja) |
| IL (2) | IL140566A (ja) |
| MY (1) | MY124911A (ja) |
| TW (1) | TW517366B (ja) |
| WO (1) | WO2001073841A2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1272805C (zh) * | 2002-06-28 | 2006-08-30 | 住友精密工业株式会社 | 可动电路用导电体及振动式旋转仪 |
| KR101139630B1 (ko) | 2010-12-09 | 2012-05-30 | 한양대학교 산학협력단 | 식별키 생성 장치 및 방법 |
| KR101118826B1 (ko) | 2011-02-15 | 2012-04-20 | 한양대학교 산학협력단 | 물리적 공격을 방어하는 암호화 장치 및 암호화 방법 |
| KR101237456B1 (ko) | 2011-03-31 | 2013-02-26 | (주) 아이씨티케이 | 디지털 값 생성 장치 및 방법 |
| WO2013025060A2 (ko) | 2011-08-16 | 2013-02-21 | (주)아이씨티케이 | 사물지능통신에서 puf에 기반한 장치간 보안 인증 장치 및 방법 |
| KR102186475B1 (ko) | 2013-12-31 | 2020-12-03 | 주식회사 아이씨티케이 홀딩스 | 랜덤한 디지털 값을 생성하는 장치 및 방법 |
| US9184134B2 (en) * | 2014-01-23 | 2015-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device structure |
| CN113241366B (zh) * | 2021-07-09 | 2021-11-23 | 北京京东方技术开发有限公司 | 显示面板和显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980752A (en) * | 1986-12-29 | 1990-12-25 | Inmos Corporation | Transition metal clad interconnect for integrated circuits |
| JP2811126B2 (ja) | 1991-05-02 | 1998-10-15 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| US5441915A (en) * | 1992-09-01 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Process of fabrication planarized metallurgy structure for a semiconductor device |
| DE4232814A1 (de) * | 1992-09-30 | 1994-03-31 | Sel Alcatel Ag | Metallische Kontaktflächen auf einem Halbleitersubstrat |
| US5943601A (en) * | 1997-04-30 | 1999-08-24 | International Business Machines Corporation | Process for fabricating a metallization structure |
| KR100252846B1 (ko) * | 1997-12-26 | 2000-05-01 | 김영환 | 반도체소자의 배선 및 그의 제조방법 |
-
2000
- 2000-03-14 US US09/525,095 patent/US6555204B1/en not_active Expired - Fee Related
- 2000-12-26 IL IL14056600A patent/IL140566A/en not_active IP Right Cessation
-
2001
- 2001-02-15 MY MYPI20010682A patent/MY124911A/en unknown
- 2001-03-05 IL IL14183201A patent/IL141832A0/xx unknown
- 2001-03-09 TW TW090105511A patent/TW517366B/zh not_active IP Right Cessation
- 2001-03-13 EP EP01925433A patent/EP1264341B1/en not_active Expired - Lifetime
- 2001-03-13 JP JP2001571468A patent/JP4068845B2/ja not_active Expired - Fee Related
- 2001-03-13 DE DE60143472T patent/DE60143472D1/de not_active Expired - Lifetime
- 2001-03-13 KR KR10-2002-7011656A patent/KR100454783B1/ko not_active IP Right Cessation
- 2001-03-13 AU AU52188/01A patent/AU5218801A/en not_active Abandoned
- 2001-03-13 WO PCT/EP2001/002797 patent/WO2001073841A2/en active IP Right Grant
- 2001-03-13 CN CNB018078710A patent/CN100338755C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| IL141832A0 (en) | 2002-03-10 |
| AU5218801A (en) | 2001-10-08 |
| EP1264341B1 (en) | 2010-11-17 |
| MY124911A (en) | 2006-07-31 |
| TW517366B (en) | 2003-01-11 |
| IL140566A (en) | 2004-06-01 |
| KR20020086609A (ko) | 2002-11-18 |
| DE60143472D1 (de) | 2010-12-30 |
| IL140566A0 (en) | 2002-02-10 |
| US6555204B1 (en) | 2003-04-29 |
| JP2004511082A (ja) | 2004-04-08 |
| WO2001073841A2 (en) | 2001-10-04 |
| CN100338755C (zh) | 2007-09-19 |
| EP1264341A2 (en) | 2002-12-11 |
| WO2001073841A3 (en) | 2002-03-07 |
| KR100454783B1 (ko) | 2004-11-06 |
| CN1518764A (zh) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JP4068845B2 (ja) | 配線構造 | |
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPH09191051A (ja) | 半導体素子の配線構造及びその形成方法 | |
| JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
| JP3437801B2 (ja) | 半導体装置のための配線構造および配線形成方法 | |
| US7241685B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3962259B2 (ja) | 電気、機械、光学または流体処理装置のコンポーネントおよびその製造方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100268899B1 (ko) | 반도체소자의금속배선및그형성방법 | |
| KR100296708B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 | |
| JPH03262125A (ja) | 半導体装置 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPH0435035A (ja) | 半導体装置 | |
| JPH08213395A (ja) | 半導体装置の製造方法 | |
| JP5326386B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02140954A (ja) | 半導体装置 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JPH09115906A (ja) | 半導体装置の製造方法 | |
| JPH05102156A (ja) | 半導体装置 | |
| JPH04359452A (ja) | 配線の形成方法 | |
| JP2002343857A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061102 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |