DE4232814A1 - Metallische Kontaktflächen auf einem Halbleitersubstrat - Google Patents

Metallische Kontaktflächen auf einem Halbleitersubstrat

Info

Publication number
DE4232814A1
DE4232814A1 DE19924232814 DE4232814A DE4232814A1 DE 4232814 A1 DE4232814 A1 DE 4232814A1 DE 19924232814 DE19924232814 DE 19924232814 DE 4232814 A DE4232814 A DE 4232814A DE 4232814 A1 DE4232814 A1 DE 4232814A1
Authority
DE
Germany
Prior art keywords
contact surfaces
semiconductor
semiconductor substrate
crystallographic
opposing edges
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19924232814
Other languages
English (en)
Inventor
Jan-Hinnerk Dr Rer Na Reemtsma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Alcatel SEL AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel SEL AG filed Critical Alcatel SEL AG
Priority to DE19924232814 priority Critical patent/DE4232814A1/de
Publication of DE4232814A1 publication Critical patent/DE4232814A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft auf einem Halbleitersubstrat nebeneinander angeordnete metallische Kontaktflächen deren einander zugewandte Kanten einen geringen Abstand voneinander aufweisen.
Bei dem Halbleitersubstrat kann es sich beispielsweise um eine InAlAs/InGaAs/InP-Halbleiterheterostruktur handeln, auf die aus mehreren Schichten bestehende metallische Kontaktflächen durch Aufdampfen im Hochvakuum aufgebracht sind. Die einander zugewandten Kanten der Kontaktflächen weisen einen Abstand in der Größenordnung von 5 µm auf. Zwischen den Kanten kann auch noch eine parallel zu diesen verlaufende weitere Kontaktfläche von 1 µm Breite angeordnet sein. Die Kanten der Kontaktflächen müssen daher eine Kantenrauhigkeit 0,1 µm aufweisen. Die Kontaktflächen werden in der Regel nach ihrer Herstellung einem Temperungsprozeß unterworfen. Dabei ist wichtig, daß der Abstand der Kanten und die Kantenrauhigkeit nicht verändert werden.
Bei der Herstellung der Kontaktflächen hat sich nun gezeigt, daß die Kanten dieser Kontaktflächen nach der Temperung eine wesentlich größere Rauhigkeit als 0,1 µm aufweisen können, so daß die derart hergestellten Kontaktflächen unbrauchbar sind.
Das der Erfindung zugrundeliegende technische Problem besteht deshalb darin, sicherzustellen, daß die Kantenrauhigkeit derartiger Kontaktflächen keine unzulässig hohen Werte annimmt.
Dieses technische Problem ist erfindungsgemäß dadurch gelöst, daß die Kontaktflächen jeweils so angeordnet sind, daß ihre Kanten jeweils parallel zu einer bestimmten kristallographischen Gitterrichtung des Halbleiters verlaufen.
Es treten dann keine unzulässig hohen Kantenrauhigkeiten mehr auf. Außerdem ist es möglich, ein mit derart angeordneten Kontaktflächen versehenes Halbleitersubstrat bei höheren Temperaturen oder über eine längere Zeitspanne hinweg zu tempern, was andere prozeßtechnische Vorteile haben kann.
Die Erfindung wird nachstehend anhand der Fig. 1 und 2 erläutert. Es zeigen:
Fig. 1 einen Längsschnitt durch ein mit Kontaktflächen versehenes Halbleitersubstrat und
Fig. 2 eine Draufsicht auf die Anordnung nach Fig. 1.
In Fig. 1 sind auf einem Halbleitersubstrat 1 metallische Kontaktflächen 2 angeordnet. Diese können beispielsweise aus einem Mehrschichtensystem bestehen, in dem Schichten aus Gold-Zinn (3%), Titan, Platin und Gold übereinanderliegen. Zwischen den einander gegenüberliegenden Kanten der Kontaktflächen 2 ist eine weitere, sehr schmale Kontaktfläche 3 angeordnet.
In Fig. 2 sind für gleiche Bestandteile der Anordnung gleiche Bezugszeichen wie in Fig. 1 verwendet. Die Erfindung besteht darin, daß die Kanten 4 der Kontaktflächen 2 parallel zu einer eindeutig definierten kristallographischen Gitterrichtung (Richtungspfeil R) des Halbleitersubstrats 1 verlaufen.

Claims (1)

  1. Auf einem Halbleitersubstrat nebeneinander angeordnete metallische Kontaktflächen, deren einander zugewandte Kanten einen geringen Abstand voneinander aufweisen, dadurch gekennzeichnet, daß die einander zugewandten Kanten parallel zu einer kristallographischen Gitterrichtung des Halbleiters angeordnet sind.
DE19924232814 1992-09-30 1992-09-30 Metallische Kontaktflächen auf einem Halbleitersubstrat Withdrawn DE4232814A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924232814 DE4232814A1 (de) 1992-09-30 1992-09-30 Metallische Kontaktflächen auf einem Halbleitersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924232814 DE4232814A1 (de) 1992-09-30 1992-09-30 Metallische Kontaktflächen auf einem Halbleitersubstrat

Publications (1)

Publication Number Publication Date
DE4232814A1 true DE4232814A1 (de) 1994-03-31

Family

ID=6469256

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924232814 Withdrawn DE4232814A1 (de) 1992-09-30 1992-09-30 Metallische Kontaktflächen auf einem Halbleitersubstrat

Country Status (1)

Country Link
DE (1) DE4232814A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073841A3 (en) * 2000-03-14 2002-03-07 Ibm Method of preventing bridging between polycrystalline micro-scale features

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073841A3 (en) * 2000-03-14 2002-03-07 Ibm Method of preventing bridging between polycrystalline micro-scale features

Similar Documents

Publication Publication Date Title
DE1965546C3 (de) Halbleiterbauelement
DE1967363C2 (de)
DE3124633C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE3782748T2 (de) Feldeffekttransistor mit isoliertem gate.
DE2719731A1 (de) Mehrschichtschaltung
DE3346833C2 (de) Halbleiterelement
DE2002810C3 (de) Halbleiterdiode zum Erzeugen oder Verstarken von Mikrowellen und Verfahren zu ihrem Betrieb
DE3875174T2 (de) Verfahren zur herstellung einer verbindung zu einem kontaktstift auf einer integrierten schaltung und zugehoerige kontaktstruktur.
DE69029936T2 (de) Diodenmatrixtrennung
DE418116T1 (de) Metallische verstaerkung fuer leiste oder dichtung, insbesondere fuer die kraftfahrzeugindustrie.
DE3413885A1 (de) Halbleitervorrichtung
EP0057253B1 (de) Systemträgerband mit mehreren Systemträgern für integrierte Schaltkreise
DE3527363A1 (de) Verfahren zur herstellung einer raeumlich periodischen halbleiter-schichtenfolge
EP0135733A2 (de) Gleichrichterdiode für hohe Sperrspannung
DE4232814A1 (de) Metallische Kontaktflächen auf einem Halbleitersubstrat
DE3805489A1 (de) Halbleitervorrichtung
DE8605561U1 (de) Zweikomponenten-Kohlebürste
WO1989000339A1 (en) Flat bodies, in particular for use as heat sinks for electronic power components
DE2855972C2 (de) Halbleiteranordnung mit zwei integrierten und antiparallel geschalteten Dioden sowie Verfahren zu ihrer Herstellung
DE1813551C3 (de) Hochfrequenz-Planartransistor
DE2325351A1 (de) Verfahren zur herstellung von gleichrichtern mit hoher durchbruchsspannung
DE1816439C3 (de) Leistungstransistor
DE19544326A1 (de) Halbleiterbauelement mit Schottkykontakt
DE3106193A1 (de) Systemtraeger fuer mit kunststoff umhuellte elektrische bauelemente

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal