DE3413885A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE3413885A1
DE3413885A1 DE19843413885 DE3413885A DE3413885A1 DE 3413885 A1 DE3413885 A1 DE 3413885A1 DE 19843413885 DE19843413885 DE 19843413885 DE 3413885 A DE3413885 A DE 3413885A DE 3413885 A1 DE3413885 A1 DE 3413885A1
Authority
DE
Germany
Prior art keywords
semiconductor device
layer
alloy layer
metal layer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843413885
Other languages
English (en)
Other versions
DE3413885C2 (de
Inventor
Hiroyuki Himeji Hyogo Baba
Toshio Hyogo Tetsuya
Osamu Tatsuno Hyogo Usuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3413885A1 publication Critical patent/DE3413885A1/de
Application granted granted Critical
Publication of DE3413885C2 publication Critical patent/DE3413885C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Description

PATENT- UND RECHTSANWÄLTE PATENTANWÄLTE DIPL.-ΙΝβ. W. EITLE · DR. RER. NAT. K. HOFFMANN · DIPL.-ING. W. LEHN DIPL-ING. K. FCICHSLE · DR. RER. NAT. B. HANSEN . DR. RER. NAT. H-A. BRAUNS · DIPL.-ING. K. GORG DIPL.-ING. K. KOHLMANN · RECHTSANWALT A. NETTE
- 4 - 40 127 q/sm
Kabushiki Kaisha Toshiba Kawasaki-shi / Japan
Halbleitervorrichtung
Die Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine solche Halbleitervorrichtung, in der ein Halbleiterchip und ein Leitungsrahmen durch ein Lötmittel, das aus einer Legierung aus Zinn und Kupfer hergestellt ist, zusammengefügt bzw. gebondet werden.
Fig. 1 zeigt die Konstruktion einer herkömmlichen Halbleitervorrichtung, die z. B. in den japanischen Patentanmeldungsveröffentlichungen Nr. 55-19805 und 55-19806 beschrieben sind. Bezugnehmend auf die Halbleitervorrichtung nach Fig. 1 ist eine Vanadiumschicht 3 auf einer Bodenebene eines Halbleiterchips 1 angeordnet. Eine Nickelschicht 5 befindet sich unterhalb der Vanadiumschicht 3, um zu verhindern, daß die Goldkomponente der nachfolgend beschriebenen GoId-Germaniumlegierung (Au-Ge) den Halbleiterchip 1 in schädlicher Weise mit einer P-Typ-Verunreinigung befällt bzw. angreift. Diese Nickelschicht 5 ist mit einem Leitungsrahmen 9 durch eine Lötschicht 7 verbunden bzw. gebondet, die aus einer Legierung präpariert ist, die in. der Hauptsache aus Gold und Germanium besteht (nachfolgend als die Legierungsschicht 7 bezeichnet).
Die konventionelle Halbleitervorrichtung, die in dieser Weise aufgebaut ist, wird im allgemeinen als Form bzw. Gießformteil von z. B. synthetischem Kunststoff (nicht darge-
BELLASTRASSE A ■ D-8OOO MÜNCHEN 81 · TELEFON ςΟβ»} 811O87 · TELEX 5-2OO19 CPATHEJ ■ TELEKOPIERER O183Ö6
stellt) erhalten. Wenn jedoch eine Halbleitervorrichtung einer solchen Konstruktion für mehrere Stunden der Atmosphäre mit z. B. hoher Feuchtigkeit ausgesetzt wird, besteht die Gefahr, daß diese Feuchtigkeit dazu neigt, in den Zwischenraum einzudringen, der zwischen der synthetischen Kunststofform und der Halbleitervorrichtung sich gebildet hat. Als Ergebnis kann sich eine lokale Batterie zwischen der Nickelschicht 5 und der Legierungsschicht 7 bilden. In solchen Fällen wirkt die Nickelschicht 5 als eine negative Elektrode, während die Legierungsschicht 7 die Funktion einer positiven Elektrode aufweist. Die nun als negative Elektrode wirkende Nickelschicht 5 vollzieht eine elektrolytische Korrosion und schmilzt mit dem wahrscheinlichen Ergebnis der Bildung eines Spaltes in einem Teil der Schnittstelle zwischen der Vanadiumschicht 3 und der Legierungsschicht 7. Eine solche elektrolytische Korrosion kann aber auch zu einem brüchigen Zustand der Nickelschicht 5 selbst führen. Wenn daher die Nickelschicht 5 eine elektrolytische Korrosion durchmacht, neigt der HaIbleiterchip 1 dazu, vom Leitungsrahmen 9 verdrängt bzw. abgetrennt zu werden. Wenn außerdem der Leitungsrahmen 9 als Kollektorelektrode benützt wird und die Nickelschicht 5 eine elektrolytische Korrosion durchmacht, resultiert hierdurch eine unzureichende elektrische Verbindung zwisehen dem Halbleiterchip 1 und dem Leitungsrahmen 9, wodurch die elektrische Eigenschaft der Halbleitervorrichtung verschlechtert wird. So steigt z. B. die gesättigte Spannung Vce (set) zwischen dem Kollektor und dem Emitter während des Betriebes der Halbleitervorrichtung. Es ist auch möglich, daß seine elektrische Eigenschaft unter den zuvor beschriebenen Anfangspegel absinkt. Wenn außerdem die Nickelschicht 5 Gegenstand der elektrolytischen Korrosion ist, fällt die Wärmeübertragung zwischen dem Halbleiterchip 1 und dem Leitungsrahmen 9 (Abnahme der thermisehen Leitfähigkeit). In solchen Fällen wird die von der
Halbleitervorrichtung abgestrahlte Wärme nicht vollständig freigegeben, und zwar aufgrund des mangelnden bzw. nicht ausreichenden Wärmeüberganges auf den Leitungsrahmen 9. Die Au-Ge-Legierung, die als Lötmittel benötigt wird, ist extrem teuer, da sie in der Hauptsache aus Gold besteht. Dies läuft einer Kostenreduzierung der Halbleitervorrichtung entgegen.
Die Erfindung befaßt sich, mit der zuvor beschriebenen Problematik und hat die Aufgabe, eine Halbleitervorrichtung mit hoher Zuverlässigkeit zu schaffen, und zwar bei preiswerter Fertigung.
Um diese Aufgabe zu lösen, ist erfindungsgemäß eine Halbleitervorrichtung vorgesehen, die einen Halbleiterchip, mindestens eine Metallschicht, die auf der Bodenebene der Halbleiterschicht fest vorgesehen ist, einen Leitungsrahmen und eine Zinn-Kupfer-Legierungsschicht als Lötmittel aufweist, um zumindest die eine Metallschicht und den Leitungsrahmen zusammenzulöten.
Mit Hilfe der erfindungsgemäßen Halbleitervorrichtung ist eine preiswerte Halbleitervorrichtung von hoher Zuverlässigkeit geschaffen worden, die die Vorteile aufweist, daß trotz des starren oder festen Zustandes, in dem diese Halbleitervorrichtung für viele Stunden betrieben wird, keine lokale Batterie zwischen der zumindest einen Metallschicht und der Legierungsschicht entsteht. Der Halbleiterchip löst sich nicht vom Leitungsrahmen. Die Halbleitervorrichtung verschlechtert nicht ihre elektrischen Eigenschaften. Die gesättigte Spannung zwischen Kollektor und Emitter der Halbleitervorrichtung steigt nicht an. Die elektrische Eigenschaft der Halbleitervorrichtung sinkt nicht unter den spezifischen Anfangspegel. Die Wärmeübertragung zwischen dem Halbleiterchip und dem Leitungsrahmen nimmt nicht ab. Eine
bemerkenswerte Reduzierung der Herstellungskosten der Halbleitervorrichtung ist sichergestellt, und zwar teilweise aufgrund der Kosten der Legierungsschicht. Die normalen Kosten einer Zinn-Kupfer-Legierung sind niedriger als 1/10 der einer Gold-Germanium-Legierung.
Im folgenden werden im einzelnen die Figuren beschrieben. Es zeigen:
Fig. 1 eine Querschnittsansicht einer herkömmlichen Halbleitervorrichtung ;
Fig. 2 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung mit einem Schritt der Folgeschritte ihrer Herstellung und
Fig. 3 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung mit einem Schritt der Folgeschritte ihrer Herstellung.
Es wird nun eine Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel anhand der Fig. 1 und 2 beschrieben. Eine Halbleitervorrichtung, bei der die erfindungsgemäßen Merkmale verwendet werden, ist dadurch gekennzeichnet, daß die Legierungsschicht 7, die in Fig. 1 dargestellt ist, aus einer Zinn-Kupfer-Legierung hergestellt ist. Eine Halbleitervorrichtung einer solchen Ausbildung kann nun durch die nachfolgend erwähnten Schritte gefertigt werden.
Eine Vanadiumschicht 3 ist auf der Unterseite (die mit einem Leitungsrahmen gebondet ist) eines Halbleiter-
Wafers vorgesehen, bevor sie als ein Halbleiterchip aufgeteilt wird. Diese Vanadiumschicht 3 wird durch ein Aufdampfverfahren mit einer Dicke hergestellt, die z. B. zwischen 3 0 nm und 70 nm beträgt. Eine Nickelschicht 5 wird unterhalb dieser Vanadiumschicht ebenfalls durch einen Aufdampfprozeß mit einer Dicke gebildet, die z. B. zwischen 100 nm und 300 nm beträgt. Diese Nickelschicht 5 reduziert den P-Typ-Verunreinigungseffekt (Störstellen), der auf dem Halbleiterchip 1 durch das Kupfer ausgeführt wird, welches in der zuvor beschriebenen Zinn-Kupfer-Legierungsschicht 7 vorhanden ist. Die Zinn-Kupfer-Legierungsschicht 7 wird unterhalb der Nikkeischicht 5 ebenfalls durch einen Aufdampfungsprozeß gebildet. Die Zinn-Kupfer-Legierungsschicht 7 weist gewichtsmäßig 38 % bis 92,4 % Zinn und für die jeweils verbleibenden Prozente Kupfer auf. Diese Zinn-Kupfer-Legierungsschicht 7 wird mit einer Dicke aufgebracht bzw. aufgedampft, die z. B. zwischen 0,5 um und 10 μΐη beträgt. Zinn ' und Kupfer haben im wesentlichen die gleiehe Temperatur bei gleichem Dampfdruck. Wenn z. B. der Dampfdruck 0,1 Torr ist, weist Zinn eine Temperatur von 1685 K und Kupfer eine Temperatur von 1890 K auf. Daher weist die Zinn-Kupfer-Legierungsschicht 7, die durch den Aufdampfprozeß aufgedampft wird, die gleiche Zusammensetzung auf wie die Zinn-Kupfer-Legierung, die als Aufdampfquelle benutzt wird. Ein Halbleiter-Wafer, auf dessen Rückseite die vorerwähnten drei Schichten 3, 5, 7 aufgebracht sind, wird durch Ritzen in einzelne Halbleiterchips aufgeteilt. Auf diese Weise wird ein Halblei-0 terchip gemäß Fig. 2 erhalten, auf dessen Rückseite die drei Schichten 3,5, 7 aufgedampft sind. Die Legierungsschicht 7 wird gegen einen erhitzten Leitungsrahmen 9 gedrückt, um auf diese Weise das Schmelzen der Zinn-Kupfer-Legierungsschicht hervorzurufen, die dann zur BiI-
dung einer festen Form abgekühlt wird. Als Ergebnis werden die Nickelschicht 5, die unterhalb des Halbleiterchips 1 aufgedampft ist, und der Leitungsrahmen 9 in sicherer Weise durch die Legierungsschicht 7 zusammengefügt bzw. gebondet. Die Haupthalbleitervorrichtung mit der in Fig. 1 gezeigten Konstruktion wird durch diese Schritte hergestellt.
Die so hergestellte Halbleitervorrichtung wurde einem Dampfkodiertest ausgesetzt. Dieser Test wurde während einer Dauer von 30 h ausgeführt, und zwar unter Verwendung einer normal geformten Halbleitervorrichtung der erfindungsgemäßen Ausführungsform:
Druck 2 Atmosphären
Feuchtigkeit 100 %
Temperatur 121°C
Die erfindungsgemäße Halbleitervorrichtung bewies durch den Test die Vorteile, daß nämlich keine elektrolytische Korrosion in der Nickelschicht 5 auftrat, daß keine Änderungen im Verhalten der Halbleitervorrichtung stattfand und daß das Halbleiterchip 1 nicht sich vom Leitungsrahmen 9 löste.
25
Die vorgenannte Ausführungsform bezog sich auf eine Legierungsschicht 7 mit gewichtsmäßig 38 % bis 92/5 % Zinn und mit jeweils den restlichen Prozenten Kupfer. Die Zinn-Kupfer-Legierung, deren Zusammensetzung innerhalb des vorgenannten Bereiches fällt, hält bzw. sichert eine Flüssigphase oberhalb einer Temperatur von 41>5 C und schmilzt bei einer verhältnismäßig geringen Temperatur (415°C). Auf diese Weise kann der Halbleiterchip
einfach mit dem Leitungsrahmen 9 verbunden werden und ist darüber hinaus nicht thermisch beansprucht. Es ist zu bemerken, daß die Erfindung nicht auf die oben beschriebene Ausführungsform beschränkt ist. Zinn und Kupfer werden in wahlweisen Verhältnissen miteinander legiert.
Beim oben beschriebenen Ausführungsbeispiel wurde die Legierungsschicht 7 aus Zinn und Kupfer gebildet. Jedoch ist die Erfindung nicht auf diese spezifische Legierung beschränkt. Jede Legierung, die in der Hauptsache Zinn und Kupfer aufweist, dient dem Zweck, vorausgesetzt, daß die Legierung keine schädliche Wirkung auf den Halbleiterchip ausübt. Dies bedeutet mit anderen Worten, daß die Legierung 7 außerdem z. B. Antimon (Sb), Phosphor (P) oder Wismut (Bi) aufweist. Diese Metalle verringert die Wirkung der P-Typ-Verunreinigung, die durch die Kupferkomponente der Legierungsschicht 7 auf den Halbleiterchip 1 hervorgerufen wird. Wenn daher die vorerwähnte Vanadiumschicht 3 und die Nickelschicht 5 die schädliche Wirkung der P-Typ-Verunreinigung vollständig beseitigen können, die durch die Kupferkomponente der Legierungsschicht 7 auf den Halbleiterchip 1 verursacht wird, ist es nicht immer notwendig, eine der zuvor erwähnten Metalle hinzuzufügen: (Sb), (P) und (Bi).
In der vorbeschriebenen Vorrichtung wurde die Legierungsschicht 7 mit einer Dicke zwischen 0,5 μπι und 10 [im 0 aufgedampft. Jedoch ist diese Erfindung nicht auf diesem Bereich beschränkt. Die Dicke der Legierungsschicht 7 kann wahlweise unter Einbeziehen der Oberflächenrauhigkeit des Leitungsrahmens 9 ausgewählt werden.
Die vorbeschriebene Vorrichtung bezog sich auf den Fall, in dem die Legierungsschicht 7 zuerst gebildet wurde und danach mit dem Leitungsrahmen 9 verbunden wurde. Jedoch ist die Erfindung nicht auf diesen Prozeß beschränkt. Es ist z. B. möglich, eine Goldschicht 11 unterhalb der Legierungsschicht 7 aufzudampfen, wie aus Fig. 3 zu sehen ist. Die Goldschicht 11 verhindert die Oxidation der Legierungsschicht 7. Danach verbindet die Goldschicht 11 den Halbleiterchip 1 und den Leitungsrahmen 9 durch Bonden, und zwar den gleichen Verfahrensschritt wie früher erwähnt. Während dieses Schrittes schmelzen die Schichten 7 und 11, die danach zu einer festen Form abgekühlt werden. In diesem Zeitpunkt sickert das die Schicht 11 bildende Gold in die Legierungsschicht 7.
Bei den vorgenannten Ausführungsformen wurden die Vanadiumschicht 3 mit einer Dicke zwischen 30 mn und 70 nm und die Nickelschicht 5 mit einer Dicke zwischen 100 nm und 300 nm auf der Rückseite des Halbleiterchips 1 aufgedampft. Jedoch besteht keine Schranke hinsichtlich der Art, der Zahl und der Dicke der aufgedampfen Metallschichten auf der Rückseite des Halbleiterchips 1. Das bedeutet mit anderen Worten, daß es möglich ist, jede Schicht aus einem bekannten Material zu verwenden, vorausgesetzt, daß sie eine gute Löteigenschaft, eine hohe Leitfähigkeit und eine zufriedenstellende thermische Leitfähigkeit aufweist und daß sie zu keinem schädlichen elektrischen Effekt auf dem Halbleiterchip 1 führt und die Kupferkomponente der Legierungsschicht 7 daran hin-0 dert, den Halbleiterchip 1 in ungewünschter Weise anzugreifen. Außerdem ist es ratsam, daß die Anzahl und die Dicke der vorerwähnten Metallschichten, die auf der Rückseite der Halbleiterschicht 1 aufgedampft werden, bestimmt und ausgewählt werden unter Berücksichtigung des
Ausmaßes der Wirkung der Kupferkomponente der Legierungsschicht 7 auf den Halbleiterchip. Außerdem können die zuvor erwähnten Schichten wahlweise z. B. durch thermisches Aufdampfen oder Galvanisieren oder Plattieren gebildet werden.

Claims (9)

  1. hoffmannVeitle & partner 341388
    PATENT- UND RECHTSANWÄLTE
    PATENTANWÄLTE CMPL.-ING. W. EITLE · DR. RER. NAT. K. HOFFMANN · DIPL.-ΙΝβ. W. LEHN
    DIPL.-INQ. K. FOCHSLE · DR. RER. NAT. B. HANSEN . DR. RER. NAT. H -A. BRAUNS . DIPL.-INQ. K. 6DR3
    DIPU-ΙΝβ. K. KOHLMANN · RECHTSANWALT A. NETTE
    40 127 q/sm
    Kabushiki Kaisha Toshiba Kawasaki-shi / Japan
    Halbleitervorrichtung
    Patentansprüche
    Halbleitervorrichtung, dadurch gekennzeichnet , daß ein Halbleiterchip (1), mindestens eine Metallschicht auf der Bodenseite des Halbleiterchips (1), ein Leitungsrahmen (9) und eine Legierungsschicht (7) vorgesehen sind, die
    als ein Lötmittel zum Zusammenfügen bzw. Bonden der zumindest einen Metallschicht und des Leitungsrahmens dient, und die dadurch gekennzeichnet ist, daß die Legierungsschicht (7) Zinn und Kupfer aufweist. 10
  2. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Legierungsschicht (7) gewichtsmäßig 38 % bis 92,4 % Zinn und als Rest Kupfer aufweist.
    15
  3. 3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Legierungsschicht (7) eine Dicke zwischen 0,5 Mikron (pm) und 10 Mikron (pm) aufweist.
    ARABELLASTRASSE 4 . D-8000 MÖNCHEN 81 · TELEFON CO88> Θ11Ο87 ■ TELEX 0-2ββ1β CPATHE^ ■ TELEKOPIERER 01838
  4. 4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Legierungsschicht (7) außerdem Antimon (Sb) aufweist.
  5. 5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Legierungsschicht (7) außerdem Phosphor (P) aufweist.
  6. 6. Halbleitervorrichtung nach Anspruch 1, dadurch
    gekennzeichnet, daß die Halbleiterschicht (7) außerdem Wismut (Bi) aufweist.
  7. 7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß eine Goldschicht
    (11) auf der Ebene der Legierungsschicht (7) aufgedampft ist, welche Ebene mit dem Leitungsrahmen (9) gebondet werden soll, und daß danach die Legierungsschicht (7) und die Goldschicht (11) geschmolzen werden, wobei das geschmolzene Gold in die Legierungsschicht (7) einsickert.
  8. 8. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die zumindest eine Metallschicht (3, 5) eine erste Metallschicht (3), die auf der Bodenebene des Halbleiterchips (1) aufgedampft ist, und eine zweite Metallschicht (5), die aus einem gegenüber dem Metall der ersten Metallschicht (3) unterschiedlichen Metall gebildet ist und die auf der ersten Metallschicht vorgesehen ist, aufweist, und daß die Legierungsschicht (7) die zweite Metallschicht (5) und den Leitungsrahmen (9) zusammenfügt bzw. bondet.
  9. 9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet , daß die erste Metallschicht (3) aus Vanadium und die zweite Metallschicht (5) aus Nickel hergestellt ist.
DE19843413885 1983-04-16 1984-04-12 Halbleitervorrichtung Granted DE3413885A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58066340A JPS59193036A (ja) 1983-04-16 1983-04-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3413885A1 true DE3413885A1 (de) 1984-10-25
DE3413885C2 DE3413885C2 (de) 1990-02-22

Family

ID=13313027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843413885 Granted DE3413885A1 (de) 1983-04-16 1984-04-12 Halbleitervorrichtung

Country Status (3)

Country Link
JP (1) JPS59193036A (de)
DE (1) DE3413885A1 (de)
GB (1) GB2138633B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3446780A1 (de) * 1984-12-21 1986-07-03 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren und verbindungswerkstoff zum metallischen verbinden von bauteilen

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156823A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体装置
US4954870A (en) * 1984-12-28 1990-09-04 Kabushiki Kaisha Toshiba Semiconductor device
JPH0783034B2 (ja) * 1986-03-29 1995-09-06 株式会社東芝 半導体装置
JPS63110765A (ja) * 1986-10-29 1988-05-16 Sumitomo Metal Mining Co Ltd Ｉｃ用リ−ドフレ−ム
US7776452B2 (en) 2004-08-10 2010-08-17 Neomax Materials Co. Ltd. Heat sink member and method of manufacturing the same
CA2609252C (en) 2005-05-23 2012-01-10 Neomax Materials Co., Ltd. Cu-mo substrate and method for producing same
WO2008041350A1 (en) 2006-09-29 2008-04-10 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same joint
JP2008221290A (ja) * 2007-03-14 2008-09-25 Toshiba Corp 接合体および接合方法
JP5253794B2 (ja) * 2006-12-25 2013-07-31 山陽特殊製鋼株式会社 鉛フリー接合用材料およびその製造方法
JP5758242B2 (ja) * 2011-09-06 2015-08-05 山陽特殊製鋼株式会社 鉛フリー接合材料
JP5744080B2 (ja) * 2013-02-04 2015-07-01 株式会社東芝 接合体および半導体装置
JP2015056646A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置及び半導体モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1298387B (de) * 1964-02-06 1969-06-26 Semikron Gleichrichterbau Halbleiter-Anordnung
DE2229070A1 (de) * 1971-06-17 1973-01-11 Philips Nv Verfahren zum befestigen eines halbleiterkoerpers an einem substrat
DE2314731A1 (de) * 1972-03-27 1973-10-11 Signetics Corp Halbleiterbauteil mit vorspruengen und verfahren zur herstellung desselben
DE2930789A1 (de) * 1978-07-28 1980-02-07 Tokyo Shibaura Electric Co Halbleitervorrichtung
JPS5519805A (en) * 1978-07-28 1980-02-12 Toshiba Corp Semiconductor device
JPS5519806A (en) * 1978-07-28 1980-02-12 Toshiba Corp Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB907734A (en) * 1959-06-06 1962-10-10 Teizo Takikawa Method of soldering silicon or silicon alloy
DE2514922C2 (de) * 1975-04-05 1983-01-27 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Gegen thermische Wechselbelastung beständiges Halbleiterbauelement
JPS5521106A (en) * 1978-07-31 1980-02-15 Nec Home Electronics Ltd Method of forming ohmic electrode
JPS55107238A (en) * 1979-02-09 1980-08-16 Hitachi Ltd Semiconductor device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1298387B (de) * 1964-02-06 1969-06-26 Semikron Gleichrichterbau Halbleiter-Anordnung
DE2229070A1 (de) * 1971-06-17 1973-01-11 Philips Nv Verfahren zum befestigen eines halbleiterkoerpers an einem substrat
DE2314731A1 (de) * 1972-03-27 1973-10-11 Signetics Corp Halbleiterbauteil mit vorspruengen und verfahren zur herstellung desselben
DE2930789A1 (de) * 1978-07-28 1980-02-07 Tokyo Shibaura Electric Co Halbleitervorrichtung
JPS5519805A (en) * 1978-07-28 1980-02-12 Toshiba Corp Semiconductor device
JPS5519806A (en) * 1978-07-28 1980-02-12 Toshiba Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3446780A1 (de) * 1984-12-21 1986-07-03 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren und verbindungswerkstoff zum metallischen verbinden von bauteilen

Also Published As

Publication number Publication date
GB2138633B (en) 1986-10-01
GB2138633A (en) 1984-10-24
DE3413885C2 (de) 1990-02-22
JPH0226376B2 (de) 1990-06-08
JPS59193036A (ja) 1984-11-01

Similar Documents

Publication Publication Date Title
DE10066442B4 (de) Halbleitervorrichtung mit Abstrahlungs-Struktur
EP2003699B1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Metall-Halbleiter-Kontakts
DE2944185A1 (de) Solarzelle
DE3413885A1 (de) Halbleitervorrichtung
DE102008026839A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
DE2554398A1 (de) Lichtemissionsdiodenelement und -anordnung
DE2314731B2 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE2324780B2 (de) Verfahren zum herstellen eines halbleiterbauelements
EP0193127A1 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung
DE976348C (de) Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente
DE69133422T2 (de) Leiterrahmen und diesen verwendende halbleiter verpackung
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE4025163C2 (de) Unterlage für einen Halbleiterlaser
DE2062897A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE3419225A1 (de) Gaas-halbleitervorrichtung
DE1915148C3 (de) Verfahren zur Herstellung metallischer Höcker bei Halbleiteranordnungen
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2606885A1 (de) Halbleiterbauteil
DE2100731A1 (de) Dotierter metallischer, elektrischer Dünnschicht Verbindungsleiter fur mikroelektromsche Konfigurationen, insbesondere für Sihcium-Planardioden, Transistoren und monolithische integrierte Schaltungen
DE112021005246T5 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102023113753A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee