DE3413885C2 - - Google Patents

Info

Publication number
DE3413885C2
DE3413885C2 DE3413885A DE3413885A DE3413885C2 DE 3413885 C2 DE3413885 C2 DE 3413885C2 DE 3413885 A DE3413885 A DE 3413885A DE 3413885 A DE3413885 A DE 3413885A DE 3413885 C2 DE3413885 C2 DE 3413885C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
intermediate layer
lead frame
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3413885A
Other languages
English (en)
Other versions
DE3413885A1 (de
Inventor
Toshio Hyogo Jp Tetsuya
Hiroyuki Himeji Hyogo Jp Baba
Osamu Tatsuno Hyogo Jp Usuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3413885A1 publication Critical patent/DE3413885A1/de
Application granted granted Critical
Publication of DE3413885C2 publication Critical patent/DE3413885C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Description

Die Erfindung betrifft eine Halbleitervorrichtung nach dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zur Herstellung derselben.
Aus der DE-OS 22 29 070 ist bereits ein Verfahren zum Befestigen eines Halbleiterkörpers an einem Substrat bekannt. Die nach dem bekannten Verfahren hergestellte Halbleitervorrichtung weist einen Halbleiterchip, mindestens eine Metallschicht auf der Bodenseite des Halbleiterchips, einen Leitungsrahmen und eine Legierungsschicht auf, die als ein Lötmittel zum Verbinden der zumindest einen Metallschicht und des Leitungsrahmens dient. Die Legierungsschicht besteht dabei zunächst, d. h. vor dem Verbinden, aus Blei, Silber und Zinn. Da aber der Leitungsrahmen aus Kupfer besteht und bei der Verbindung des Leitungsrahmens mit der Legierungsschicht das Kupfer in die Legierungsschicht diffundiert, weist die bekannte Halbleitervorrichtung zwangsläufig eine Legierungsschicht auf, die Zinn und Kupfer aufweist. Hierbei ist jedoch das Kupfer nur wenige Atomlagen in die Legierungsschicht eindiffundiert, so daß es sich hier um eine äußerst dünne Schicht handelt.
Aus der DE-OS 29 30 789 ist eine Halbleitervorrichtung mit einem Chipbefestigungsteil und einem mit diesem verbundenen Halbleiterelement bekannt, wobei das wesentliche dieser bekannten Halbleitervorrichtung darin besteht, daß das Halbleiterelement eine erste auf eine Oberfläche des Halbleiterelements aufgebrachte Metallschicht aus Nickel oder einer Legierung auf der Basis von Nickel und eine auf die erste Metallschicht aufgebrachte zweite Metallschicht aufweist, die aus einer Gold-Germanium-Legierung oder aus einer Legierung auf der Basis von Gold-Germanium hergestellt ist, wobei diese als Lötmaterial wirkt und das Halbleiterelement auf dem Chipbefestigungsteil befestigt.
Aus der DE-AS 12 98 387 ist eine Halbleiteranordnung mit guter Beständigkeit gegenüber thermischen Wechselbeanspruchungen bekannt, wobei die Halbleiteranordnung über eine Weichlötung mit Leitungsanschlüssen flächenhaft leitend verbunden ist. Das dabei verwendete Weichlot kann aus Blei, Zinn oder einer Blei-Silber-Legierung bestehen.
Dem Weichlot können 10 bis 50% Kupfer in Form eines Metallpulvers zugesetzt sein, wobei sich aber das Metallpulver im Bereich der erforderlichen Löttemperatur unvollständig oder überhaupt nicht im Weichlot löst.
Fig. 1 zeigt die Konstruktion einer weiteren herkömmlichen Halbleitervorrichtung, die z. B. in den japanischen Patentanmeldungsveröffentlichungen Nr. 55-19 805 und 55-19 806 beschrieben sind. Bezugnehmend auf die Halbleitervorrichtung nach Fig. 1 ist eine Vanadiumschicht 3 auf einer Bodenseite eines Halbleiterchips 1 angeordnet. Eine Nickelschicht 5 befindet sich unterhalb der Vanadiumschicht 3 um zu verhindern, daß die Goldkomponente der nachfolgend beschriebenen Gold-Germanium-Legierung (Au-Ge) den Halbleiterchip 1 in schädlicher Weise mit einer P-Typ-Verunreinigung befällt. Diese Nickelschicht 5 ist mit einem Leitungsrahmen 9 durch eine Lötschicht 7 verbunden, die aus einer Legierung präpariert ist, die in der Hauptsache aus Gold und Germanium besteht (nachfolgend als die Legierungsschicht 7 bezeichnet).
Die konventionelle Halbleitervorrichtung, die in dieser Weise aufgebaut ist, wird im allgemeinen als Form bzw. Gießformteil von z. B. synthetischem Kunststoff (nicht dargestellt) erhalten. Wenn jedoch eine Halbleitervorrichtung einer solchen Konstruktion für mehrere Stunden der Atmosphäre mit z. B. hoher Feuchtigkeit ausgesetzt wird, besteht die Gefahr, daß diese Feuchtigkeit dazu neigt, in den Zwischenraum einzudringen, der sich zwischen der snythetischen Kunststoff-Form und der Halbleitervorrichtung gebildet hat. Als Ergebnis kann sich eine lokale Batterie zwischen der Nickelschicht 5 und der Legierungsschicht 7 bilden. In solchen Fällen wirkt die Nickelschicht 5 als eine negative Elektrode, während die Legierungsschicht 7 die Funktion einer positiven Elektrode aufweist. Die nun als negative Elektrode wirkende Nickelschicht 5 vollzieht eine elektrolytische Korrosion mit dem wahrscheinlichen Ergebnis der Bildung eines Spaltes in einem Teil der Schnittstelle zwischen der Vanadiumschicht 3 und der Legierungsschicht 7. Eine solche elektrolytische Korrosion kann aber auch zu einem brüchigen Zustand der Nickelschicht 5 selbst führen. Wenn daher die Nickelschicht 5 eine elektrolytische Korrosion durchmacht, neigt der Halbleiterchip 1 dazu, vom Leitungsrahmen 9 abgetrennt zu werden.
Wenn außerdem der Leitungsrahmen 9 als Kollektorelektrode benützt wird und die Nickelschicht 5 eine elektrolytische Korrosion durchmacht, resultiert hierdurch eine unzureichende elektrische Verbindung zwischen dem Halbleiterchip 1 und dem Leitungsrahmen 9, wodurch die elektrische Eigenschaft der Halbleitervorrichtung verschlechtert wird. So steigt z. B. die Sättigungsspannung Vce (sat) zwischen dem Kollektor und dem Emitter während des Betriebes der Halbleitervorrichtung. Wenn außerdem die Nickelschicht 5 Gegenstand der elektrolytischen Korrosion ist, sinkt die Wärmeübertragung zwischen dem Halbleiterchip 1 und dem Leitungsrahmen 9 (Abnahme der thermischen Leitfähigkeit). In solchen Fällen wird die von der Halbleitervorrichtung abgestrahlte Wärme nicht vollständig freigegeben, und zwar aufgrund des nicht ausreichenden Wärmeübergangs auf den Leitungsrahmen 9. Die Au-Ge-Legierung, die als Lötmittel benötigt wird, ist extrem teuer, da sie in der Hauptsache aus Gold besteht. Dies läuft einer Kostenreduzierung der Halbleitervorrichtung entgegen.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine Halbleitervorrichtung der angegebenen Gattung und ein Verfahren zur Herstellung derselben anzugeben, bei der auch bei hoher Feuchtigkeit keine elektrolytische Korrosion auftritt und die in einfacher Weise hergestellt werden kann.
Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichnungsteil des Anspruchs 1 aufgeführten Merkmale gelöst.
Durch die erfindungsgemäße Ausbildung der Halbleitervorrichtung werden die Vorteile erreicht, daß trotz der festen Verbindung zwischen Halbleiterchip und dem Leitungsrahmen keine lokale Batterie zwischen der zumindest einen Metallschicht und der Zwischenschicht entsteht. Der Halbleiterchip löst sich nicht vom Leitungsrahmen, und die gesamte Halbleitervorrichtung verschlechtert auch nicht nach längerem Betrieb ihre elektrischen Eigenschaften. Auch steigt die Sättigungsspannung zwischen Kollektor und Emitter der Halbleitervorrichtung im Laufe des Betriebes nicht an. Die Wärmeübertragung zwischen dem Halbleiterchip und dem Leitungsrahmen nimmt ferner nicht ab, und es wird gleichzeitig eine bemerkenswerte Reduzierung der Herstellungskosten der Halbleitervorrichtung sichergestellt, und zwar teilweise aufgrund der Kosten der Legierungsschicht. Die normalen Kosten einer Zinn-Kupfer-Legierung sind niedriger als ¹/₁₀ der einer Gold-Germanium- Legierung.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 5.
Die Erfindung betrifft auch ein Verfahren zur Herstellung der Halbleitervorrichtung, welche sich aus dem Patentanspruch 6 ergibt. Vorteilhafte Ausgestaltungen dieses Herstellungsverfahrens ergeben sich aus den Ansprüchen 7 und 8.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigt
Fig. 1 eine Querschnittsansicht einer herkömmlichen Halbleitervorrichtung,
Fig. 2 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel mit Merkmalen nach der Erfindung und
Fig. 3 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel mit Merkmalen nach der Erfindung.
Es wird nun eine Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel anhand der Fig. 2 beschrieben. Eine Halbleitervorrichtung mit den erfindungsgemäßen Merkmalen kann nun durch die nachfolgend erwähnten Schritte gefertigt werden.
Eine Vanadiumschicht 3 ist auf der Bodenseite (die mit einem Leitungsrahmen gebondet ist) eines Halbleiter- Wafers vorgesehen, bevor sie in Halbleiterchips aufgeteilt wird. Diese Vanadiumschicht 3 wird durch ein Aufdampfverfahren mit einer Dicke hergestellt, die z. B. zwischen 30 nm und 70 nm beträgt. Eine Nickelschicht 5 wird unterhalb dieser Vanadiumschicht ebenfalls durch einen Aufdampfprozeß mit einer Dicke gebildet, die z. B. zwischen 100 nm und 300 nm beträgt. Diese Nickelschicht 5 reduziert den P-Typ-Verunreinigungseffekt, der bei dem Halbleiterchip 1 durch das Kupfer bewirkt wird, welches in der zuvor beschriebenen Zinn-Kupfer-Zwischenschicht 7 vorhanden ist. Die Zinn-Kupfer-Zwischenschicht 7 wird unterhalb der Nickelschicht 5 ebenfalls durch einen Aufdampfungsprozeß gebildet. Die Zinn-Kupfer-Zwischenschicht 7 weist gewichtsmäßig 38% bis 92,4% Zinn und für die jeweils verbleibenden Prozente Kupfer auf. Diese Zinn-Kupfer-Zwischenschicht 7 wird mit einer Dicke aufgedampft, die z. B. zwischen 0,5 µm und 10 µm beträgt. Zinn und Kupfer haben im wesentlichen die gleiche Temperatur bei gleichem Dampfdruck. Wenn z. B. der Dampfdruck 0,1 Torr ist, weist Zinn eine Verdampfungstemperatur von 1685K und Kupfer eine Verdampfungstemperatur von 1890K auf. Daher weist die Zinn-Kupfer-Zwischenschicht 7, die durch den Aufdampfprozeß aufgedampft wird, die gleiche Zusammensetzung auf wie die Zinn-Kupfer-Legierung, welche zur Herstellung des Dampfes benutzt wird. Ein Halbleiter-Wafer, auf dessen Rückseite die vorerwähnten drei Schichten 3, 5, 7 aufgebracht sind, wird durch Ritzen in einzelne Halbleiterchips aufgeteilt. Auf diese Weise wird ein Halbleiterchip gemäß Fig. 2 erhalten, auf dessen Rückseite die drei Schichten 3, 5, 7 aufgedampft sind. Die Zwischenschicht 7 wird gegen einen erhitzten Leitungsrahmen 9 gedrückt, um auf diese Weise das Schmelzen der Zinn- Kupfer-Zwischenschicht hervorzurufen, die dann zur Bildung einer festen Form abgekühlt wird. Als Ergebnis werden die Nickelschicht 5, die unterhalb des Halbleiterchips 1 aufgedampft ist, und der Leitungsrahmen 9 in sicherer Weise durch die Zwischenschicht 7 verbunden.
Die so hergestellte Halbleitervorrichtung wurde einem Druck/Temperatur-Test ausgesetzt. Dieser Test wurde während einer Dauer von 30 Stunden ausgeführt:
Druck
2 Atmosphären
Feuchtigkeit 100%
Temperatur 121°C
Die erfindungsgemäße Halbleitervorrichtung bewies durch den Test die Vorteile, daß nämlich keine elektrolytische Korrosion in der Nickelschicht 5 auftrat, daß keine Änderungen im Verhalten der Halbleitervorrichtung stattfand und daß der Halbleiterchip 1 sich nicht vom Leitungsrahmen 9 löste.
Die Zwischenschicht 7 mit gewichtsmäßig 38% bis 92,5% Zinn und mit jeweils den restlichen Prozenten Kupfer schmilzt bei einer verhältnismäßig geringen Temperatur (415°C). Auf diese Weise kann der Halbleiterchip 1 einfach mit dem Leitungsrahmen 9 verbunden werden und wird darüber hinaus nicht thermisch beansprucht.
Beim oben beschriebenen Ausführungsbeispiel wurde die Zwischenschicht 7 aus Zinn und Kupfer gebildet. Die Legierung 7 kann außerdem z. B. Antimon (Sb), Phosphor (P) oder Wismut (Bi) aufweisen. Diese Metalle verringern die Wirkung der P-Typ-Verunreinigung, die durch die Kupferkomponente der Zwischenschicht 7 auf den Halbleiterchip 1 hervorgerufen wird. Wenn aber die vorerwähnte Vanadiumschicht 3 und die Nickelschicht 5 die schädliche Wirkung der P-Typ-Verunreinigung vollständig beseitigen können, die durch die Kupferkomponente der Zwischenschicht 7 auf den Halbleiterchip 1 verursacht wird, ist es nicht immer notwendig, eine der zuvor erwähnten Metalle hinzuzufügen.
In der vorbeschriebenen Vorrichtung wurde die Zwischenschicht 7 mit einer Dicke zwischen 0,5 µm und 10 µm aufgedampft. Die Dicke der Zwischenschicht 7 kann wahlweise unter Einbeziehen der Oberflächenrauhigkeit des Leitungsrahmens 9 ausgewählt werden.
Die vorbeschriebene Vorrichtung bezog sich auf den Fall, in dem die Zwischenschicht 7 zuerst gebildet wurde und danach mit dem Leitungsrahmen 9 verbunden wurde. Es ist z. B. auch möglich, eine Goldschicht 11 unterhalb der Zwischenschicht 7 aufzudampfen, wie aus Fig. 3 zu sehen ist. Die Goldschicht 11 verhindert die Oxidation der Zwischenschicht 7. Danach verbindet die Goldschicht 11 den Halbleiterchip 1 und den Leitungsrahmen 9 durch Bonden, und zwar im gleichen Verfahrensschritt wie früher erwähnt. Während dieses Schrittes schmelzen die Schichten 7 und 11, die danach zu einer festen Form abgekühlt werden. In diesem Zeitpunkt dringt das die Schicht 11 bildende Gold in die Zwischenschicht 7 ein.
Bei den vorgenannten Ausführungsformen wurden die Vanadiumschicht 3 mit einer Dicke zwischen 30 nm und 70 nm und die Nickelschicht 5 mit einer Dicke zwischen 100 nm und 300 nm auf der Bodenseite des Halbleiterchips 1 aufgedampft. Jedoch besteht keine Einschränkung hinsichtlich der Art, der Zahl und der Dicke der aufgedampften Metallschichten auf der Bodenseite des Halbleiterchips 1. Das bedeutet mit anderen Worten, daß es möglich ist, jede Schicht aus einem bekannten Material zu verwenden, vorausgesetzt daß sie eine gute Löteigenschaft, eine hohe Leitfähigkeit und eine zufriedenstellende thermische Leitfähigkeit aufweist und daß sie zu keinem schädlichen elektrischen Effekt auf dem Halbleiterchip 1 führt und die Kupferkomponente der Zwischenschicht 7 daran hindert, den Halbleiterchip 1 in ungewünschter Weise anzugreifen. Außerdem ist es ratsam, daß die Anzahl und die Dicke der vorerwähnten Metallschichten, die auf der Bodenseite der Halbleiterschicht 1 aufgedampft werden, ausgewählt werden unter Berücksichtigung des Ausmaßes der Wirkung der Kupferkomponente der Zwischenschicht 7 auf den Halbleiterchip. Außerdem können die zuvor erwähnten Schichten wahlweise z. B. durch thermisches Aufdampfen oder Galvanisieren oder Plattieren gebildet werden.

Claims (8)

1. Halbleitervorrichtung, mit einem Halbleiterchip (1), mindestens einer Metallschicht auf der Bodenseite des Halbleiterchips (1), einem Leitungsrahmen (9) und einer Zwischenschicht (7), die als ein Lötmittel zum Verbinden der zumindest einen Metallschicht und des Leitungsrahmens dient und die zumindest in einem Grenzbereich Zinn und Kupfer aufweist, dadurch gekennzeichnet, daß
  • a) die gesamte Zwischenschicht (7) aus einer Zinn- Kupfer-Legierung besteht, und
  • b) die Zwischenschicht (7) gewichtsmäßig 38 bis 92,4% Zinn und als Rest Kupfer aufweist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenschicht (7) eine Dicke zwischen 0,5 Mikron (µm) und 10 Mikron (µm) aufweist.
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenschicht (7) außerdem Antimon (Sb) aufweist.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenschicht (7) außerdem Phosphor (P) aufweist.
5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenschicht (7) außerdem Wismut (Bi) aufweist.
6. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Goldschicht (11) auf die Oberfläche der Zwischenschicht (7) aufgedampft wird, die auf den Leitungsrahmen (9) gebondet werden soll, und daß danach die Zwischenschicht (7) und die Goldschicht (11) geschmolzen werden, wobei das geschmolzene Gold in die Zwischenschicht (7) eindringt.
7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zumindest eine Metallschicht (3) auf der Bodenseite des Halbleiterchips (1) aufgedampft wird, und eine zweite Metallschicht (5), die aus einem gegenüber dem Metall der ersten Metallschicht (3) unterschiedlichen Metall gebildet ist, auf der ersten Metallschicht vorgesehen wird und daß die Zwischenschicht (7) mit der zweiten Metallschicht (5) und dem Leitungsrahmen (9) verbunden wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die erste Metallschicht (3) aus Vanadium und die zweite Metallschicht (5) aus Nickel hergestellt wird.
DE19843413885 1983-04-16 1984-04-12 Halbleitervorrichtung Granted DE3413885A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58066340A JPS59193036A (ja) 1983-04-16 1983-04-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3413885A1 DE3413885A1 (de) 1984-10-25
DE3413885C2 true DE3413885C2 (de) 1990-02-22

Family

ID=13313027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843413885 Granted DE3413885A1 (de) 1983-04-16 1984-04-12 Halbleitervorrichtung

Country Status (3)

Country Link
JP (1) JPS59193036A (de)
DE (1) DE3413885A1 (de)
GB (1) GB2138633B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3446780A1 (de) * 1984-12-21 1986-07-03 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren und verbindungswerkstoff zum metallischen verbinden von bauteilen
US4954870A (en) * 1984-12-28 1990-09-04 Kabushiki Kaisha Toshiba Semiconductor device
JPS61156823A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体装置
JPH0783034B2 (ja) * 1986-03-29 1995-09-06 株式会社東芝 半導体装置
JPS63110765A (ja) * 1986-10-29 1988-05-16 Sumitomo Metal Mining Co Ltd Ｉｃ用リ−ドフレ−ム
JP4350753B2 (ja) * 2004-08-10 2009-10-21 株式会社Ｎｅｏｍａｘマテリアル ヒートシンク部材およびその製造方法
CA2609252C (en) 2005-05-23 2012-01-10 Neomax Materials Co., Ltd. Cu-mo substrate and method for producing same
WO2008041350A1 (en) 2006-09-29 2008-04-10 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same joint
JP2008221290A (ja) * 2007-03-14 2008-09-25 Toshiba Corp 接合体および接合方法
JP5253794B2 (ja) * 2006-12-25 2013-07-31 山陽特殊製鋼株式会社 鉛フリー接合用材料およびその製造方法
JP5758242B2 (ja) * 2011-09-06 2015-08-05 山陽特殊製鋼株式会社 鉛フリー接合材料
JP5744080B2 (ja) * 2013-02-04 2015-07-01 株式会社東芝 接合体および半導体装置
JP2015056646A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置及び半導体モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB907734A (en) * 1959-06-06 1962-10-10 Teizo Takikawa Method of soldering silicon or silicon alloy
DE1298387C2 (de) * 1964-02-06 1973-07-26 Semikron Gleichrichterbau Halbleiter-Anordnung
GB1389542A (en) * 1971-06-17 1975-04-03 Mullard Ltd Methods of securing a semiconductor body to a support
US3821785A (en) * 1972-03-27 1974-06-28 Signetics Corp Semiconductor structure with bumps
DE2514922C2 (de) * 1975-04-05 1983-01-27 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Gegen thermische Wechselbelastung beständiges Halbleiterbauelement
JPS592175B2 (ja) * 1978-07-28 1984-01-17 株式会社東芝 半導体装置
JPS592174B2 (ja) * 1978-07-28 1984-01-17 株式会社東芝 半導体装置
DE2930789C2 (de) * 1978-07-28 1983-08-04 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung
JPS5521106A (en) * 1978-07-31 1980-02-15 Nec Home Electronics Ltd Method of forming ohmic electrode
JPS55107238A (en) * 1979-02-09 1980-08-16 Hitachi Ltd Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JPH0226376B2 (de) 1990-06-08
DE3413885A1 (de) 1984-10-25
JPS59193036A (ja) 1984-11-01
GB2138633A (en) 1984-10-24
GB2138633B (en) 1986-10-01

Similar Documents

Publication Publication Date Title
DE1965546C3 (de) Halbleiterbauelement
DE2930779C2 (de) Halbleitervorrichtung
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE2424857C2 (de) Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten
DE3204231C2 (de) Laminat mit einem Metall-Faser-Verbundmaterial und dessen Verwendung
DE3413885C2 (de)
DE2063579A1 (de) Halbleitereinnchtung
DE1789106A1 (de) Halbleiteranordnung
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
DE2314731B2 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
EP0193127A1 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung
WO2014154637A1 (de) Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern
DE112016002156T5 (de) Chip-Widerstand
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2109191A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE4025163C2 (de) Unterlage für einen Halbleiterlaser
DE19835443C2 (de) Chip-Thermistor und Verfahren zum Einstellen eines Chip-Thermistors
DE2702451B2 (de) Halbleiteranordnung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE1915148C3 (de) Verfahren zur Herstellung metallischer Höcker bei Halbleiteranordnungen
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE1816199A1 (de) Verfahren zur Befestigung von Anschlussleitern an einem Halbleiterbauelement
DE3523808C2 (de)
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee