DE4025163C2 - Unterlage für einen Halbleiterlaser - Google Patents

Unterlage für einen Halbleiterlaser

Info

Publication number
DE4025163C2
DE4025163C2 DE4025163A DE4025163A DE4025163C2 DE 4025163 C2 DE4025163 C2 DE 4025163C2 DE 4025163 A DE4025163 A DE 4025163A DE 4025163 A DE4025163 A DE 4025163A DE 4025163 C2 DE4025163 C2 DE 4025163C2
Authority
DE
Germany
Prior art keywords
layer
pad
base
metal block
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4025163A
Other languages
English (en)
Other versions
DE4025163A1 (de
Inventor
Mitsuo Ishii
Hidenori Nishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4025163A1 publication Critical patent/DE4025163A1/de
Application granted granted Critical
Publication of DE4025163C2 publication Critical patent/DE4025163C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor

Description

Die vorliegende Erfindung betrifft eine Unterlage zum Befestigen eines Halbleiterlaser-Chips auf einem zur Wärmeableitung dienenden Metallblock.
Ein Halbleiterlaser ist ein elektro-optischer Wandler, der bei Injektion von Strom Licht emittiert. Das Licht wird gewöhnlich in einem winzigen Raumbereich erzeugt. Ein Teil des injizierten Stromes, der nicht zur Lichterzeugung beiträgt, wird in Wärme umgewandelt. Die Eigenschaften eines Halbleiterlasers hängen stark davon ab, wie wirksam diese Wärme abgeleitet werden kann. Zur Ableitung der Verlustwärme wird der Chip des Lasers gewöhnlich auf einem Metallblock angeordnet, der eine hohe Wärmeleitfähigkeit aufweist. Normalerweise wird der Laser-Chip über eine Zwischen- oder Unterlage mit dem Metallblock verbunden, so daß thermisch bedingte, mechanische Spannungen infolge der unterschied­ lichen Wärmeausdehnungskoeffizienten des Laser-Chips und des Metallblocks keine Beeinträchtigung der Eigenschaften des Laser-Chips und eine Verkürzung der Lebensdauer des Lasers bewirken können.
Es ist bekannt, als Unterlage zum Verbinden eines Halb­ leiterlaser-Chips mit einem vergoldeten Kupferblock eine Unterlage aus einem mit Antimon dotierten Siliciumkörper zu verwenden, auf dessen entgegengesetzten Seiten jeweils eine erste Goldschicht durch Zerstäubung und eine zweite Goldschicht durch Galvanisierung aufgebracht sind. Diese Unterlage hat den Nachteil, daß der Widerstand der Verbindung stark schwankt, was zu einem hohen Ausschuß führt.
Aus der veröffentlichten japanischen Gebrauchsmusteran­ meldung JP-Gbm-OS 62-10 461 ist eine Si-Unterlage bekannt, welche einen Unterlagekörper aus Silicium enthält, auf dessen ent­ gegengesetzten Seiten eine Schicht aus einer Au-Sb-Legierung gebildet ist, um einen guten ohmschen Kontakt zu gewähr­ leisten. Gemäß dieser Gebrauchsmusterveröffentlichung wird ein Si-Kühlkörper (der dem Si-Unterlagekörper entspricht) auf der Seite, an der der Halbleiterlaser-Chip anzubringen ist, mit einer Schicht aus einer Au-Sb-Legierung versehen. Auf die Schicht aus der Au-Sb-Legierung werden dann der Reihe nach eine als Sperre wirkende Platinschicht, eine Goldschicht und eine Indiumschicht gebildet. Auf der Seite des Si-Kühlkörpers, an dem ein Bolzen (der dem Metallblock der oben beschriebenen Anordnung entspricht) zu befestigen ist, werden der Reihe nach eine Schicht aus einer Au-Sb- Legierung, eine Platinschicht und eine Zinnschicht gebildet. Der Si-Kühlkörper und der Bolzen werden dann mittels eines Lotes aus einer In-Sn-Legierung miteinander verbunden.
Bei der Si-Unterlage, die aus der oben genannten japanischen Gebrauchsmusterveröffentlichung JP-Gbm-OS 62-10 461 bekannt ist, wird zwar eine Au-Sb-Schicht verwendet, um einen guten ohmschen Kontakt mit dem Si-Unterlagekörper zu gewähr­ leisten, im bekannten Falle ist jedoch zur Bildung der Au-Sb-Schicht ein Sinterungsschritt erforderlich und ferner ist eine chemische Behandlung vor der anschließenden Metal­ lisierung der Au-Sb-Schicht mit der Pt-Sperrschicht erforderlich, um eine gute Haftung der Pt-Schicht an der Au-Sb-Schicht zu gewährleisten. Die große Anzahl der im bekannten Falle erforderlichen Prozeßschritte erhöht selbstverständlich die Herstellungskosten. Außerdem ist die aus der japanischen Gebrauchsmusterveröffentlichung bekannte Einrichtung wegen der großen Anzahl der Prozeßschritte auch nicht für eine Massenproduktion geeignet. Wegen der chemischen Oberflächenbehandlung können schließlich auch Schwankungen in der Oberflächenbeschaffenheit auftreten und Chemikalien auf den Oberflächen zurückbleiben, was die Haf­ tung und/oder die elektrischen Eigenschaften der Einrichtung beeinträchtigen kann. Die Zuverlässigkeit der bekannten Ein­ richtungen läßt dementsprechend zu wünschen übrig.
Der vorliegenden Erfindung liegt dementsprechend die Aufgabe zugrunde, eine verbesserte Unterlage für eine Halbleiter- Lasereinrichtung anzugeben, die die oben geschilderten Nach­ teile vermeidet, insbesondere weniger Prozeßschritte er­ fordert und zuverlässige Produkte mit reproduzierbaren Eigenschaften liefert.
Diese Aufgabe wird durch den Patentanspruch 1 gelöst.
Bei der vorliegenden Unterlage diffundiert Antimon sehr gleichförmig in das eutektische AuSi-Lot, wenn dieses eutektische AuSi-Lot gebildet wird, so daß die Widerstands­ schwankungen in Dickenrichtung bei der vorliegenden Unterlage wesentlich geringer sind als im bekannten Falle und dem­ entsprechend Halbleiter-Lasereinrichtungen mit stabilen und reproduzierbaren Eigenschaften resultieren.
Die erfindungsgemäße Unterlage für eine Halbleiter-Laser­ einrichtung enthält also einen Unterlagekörper, der mit Sb dotiert ist und auf jeder seiner entgegengesetzten Seiten eine Metallisierungsschichtstruktur aufweist. Die Metallisierungsschichtstrukturen enthalten jeweils eine erste Au-Schicht auf der Oberfläche des Unterlagekörpers, eine AuSb-Schicht auf der ersten Au-Schicht und eine zweite Au-Schicht auf der AuSb-Schicht. Diese Schichten werden in der angegebenen Reihenfolge gebildet.
Wenn diese Unterlage zum Anbringen eines Halbleiterlaser- Chips an einem Metallblock verwendet wird, diffundiert Anti­ mon aus der sich zwischen der ersten und der zweiten Gold­ schicht befindenden Gold-Antimonschicht zusammen mit Antimon aus dem Unterlagekörper in das eutektische Gold-Silicium-Lot und mischt sich mit diesem, wobei eine homogene eutektische AuSiSb-Lotschicht resultiert.
Die Erfindung wird im folgenden anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnungen näher erläu­ tert. Es zeigt
Fig. 1 einen Laser-Chip, der mittels einer konventionellen Unter- oder Zwischenlage an einem Metallblock be­ festigt ist;
Fig. 2 einen Laser-Chip, der mittels einer Halbleiterlaser- Unterlage gemäß einer Ausführungsform der Erfindung mit einem Metallblock verbunden ist;
Fig. 3 Schwankungen des Widerstandes der Unterlage gemäß Fig. 2 in Dickenrichtung nach jedem Verbindungs­ schritt und
Fig. 4 Schwankungen des Widerstandes der Unterlage gemäß Fig. 1 in Dickenrichtung nach jedem Verbindungs­ schritt.
Fig. 1 zeigt ein Beispiel einer Halbleiter-Lasereinrichtung mit einem Laser-Chip, der mittels einer bekannten Unterlage an einem Metallblock angebracht ist. Die Unterlage 1 enthält einen Unterlagekörper 2 aus Silicium, das beispiels­ weise mit Antimon dotiert ist. Auf jede der entgegengesetz­ ten Seiten des Körpers 2 ist eine Goldschicht 3 durch Aufstäuben im Vakuum aufgebracht und auf der Goldschicht 3 ist eine weitere Goldschicht 5 durch Galvanisierung gebil­ det. Der Laser-Chip 6 ist mittels der Unterlage am Metall­ block 7 befestigt. Der Metallblock 7 kann aus Kupfer bestehen und seine Oberfläche kann mit einer Goldschicht überzogen sein, um eine Oxidation des Blockes zu verhindern. Das Material des Blockes hat ein hohes Wärmeableitvermögen. Daß die Goldschicht auf jeder der beiden entgegengesetzten Seiten des Si-Unterlagekörpers 1 zweilagig ist und die aufgestäubte Goldschicht 3 sowie die aufgalvanisierte Gold­ schicht 5 enthält, hat folgenden Grund: Im allgemeinen soll­ ten die Goldschichten auf den entgegengesetzten Seiten des Körpers 2 eine Dicke von etwa 5 µm haben. Es dauert sehr lange und ist daher nicht praktikabel, eine 5 µm dicke Goldschicht in einer verhältnismäßig kurzen Zeit ausschließ­ lich durch Zerstäubung herzustellen. Durch Galvanisieren kann man andererseits eine 5 µm dicke Goldschicht in relativ kurzer Zeit bilden; die Haftung einer aufgalvanisierten Goldschicht an einem Unterlagekörper aus Silicium ist jedoch schlecht, so daß eine solche Goldschicht beispielsweise bei einem nachfolgenden Zerteilen leicht abblättert. Man bringt daher zuerst die Goldschicht 3 mit einer Dicke von 0,2 µm durch Kathodenzerstäubung im Vakuum auf, diese Schicht haf­ tet sehr gut am Siliciumkörper, und anschließend wird die Goldschicht 5 mit einer Dicke von 4,8 bis 5 µm auf der aufgestäubten Goldschicht durch Galvanisierung gebildet.
Der Laser-Chip 6, die Si-Unterlage 1 und der Metallblock 7 werden, wie es in Fig. 1 dargestellt ist, aufeinanderge­ stapelt auf eine nicht dargestellte Heizvorrichtung gebracht und auf den Laser-Chip 6 wird von oben eine Kraft vorgege­ bener Größe zur Einwirkung gebracht, während der Heizer der Heizvorrichtung unter Strom gesetzt wird, um den Stapel auf etwa 400°C zu erhitzen. Durch diese Erhitzung diffun­ diert ein Teil des Antimons aus dem Si-Unterlagekörper 2 in die aufgestäubte Goldschicht 3 und die aufgalvanisierte Goldschicht 5 auf jeder Seite des Körpers 2, so daß sich zwischen dem Si-Unterlagekörper 2 der aufgestäubten Gold­ schicht 3 und der aufgalvanisierten Goldschicht 5 ein eutek­ tisches AuSiSb-Lot bildet. Die Verbindung des Laser-Chips 6 mit der Si-Unterlage 1 und die Verbindung der Unterlage 1 mit dem Metallblock 7 werden also gleichzeitig bewirkt.
Bei der oben beschriebenen bekannten Halbleiterlaser-Unter­ lagestruktur besteht die Gefahr, daß die Diffusion des im Si-Unterlagekörpers 2 enthaltenen Antimons in die Gold­ schichten ungenügend ist und sich daher kein eutektisches AuSiSb-Lot mit gleichförmiger Widerstandsverteilung bilden kann. Der Widerstand der Si-Unterlagen 1 in Dickenrichtung nach der Wärmebehandlung bei jedem Verbindungsschritt des Herstellungsprozesses, bei dem sich ein AuSiSb-Lot bildet, kann daher stark schwanken und ein erheblicher Anteil der Produkte sind Ausschuß, da der Widerstand ihrer Unterlagen aus dem Toleranzbereich fällt.
Fig. 4 zeigt die Schwankungen des Widerstandswertes R der in Fig. 1 dargestellten bekannten Si-Unterlagen 1, gemessen in Dickenrichtung nach jedem Verbindungsschritt. Der zulässige maximale Widerstand ist 10 Ohm, die Widerstandswerte R der Si-Unterlagen 1 in Dickenrichtung können jedoch nach dem Erhitzungsschritt D/B zum Anbringen des Laser-Chips 6 mittels der Unterlage 1 am Metallblock 7 in einem Bereich von etwa 5 Ohm bis etwa 15 Ohm schwanken und nach dem Er­ hitzungsschritt B/B zum anschließenden Verbinden des Me­ tallblockes 7 mit einem nicht dargestellten Gehäuse können die Widerstandswerte R in einem Bereich von etwa 5 Ohm bis etwa 17 Ohm schwanken. Der Widerstandswert R kann im Bereich von etwa 5 Ohm bis etwa 15 Ohm nach der Hitzebehandlung W/B zum letztlichen Anbringen der Anschlußdrähte schwanken. Im bekannten Falle kann der Ausschuß 30 bis 50% betragen.
Fig. 2 zeigt einen Halbleiterlaser mit einer Unterlage 10 gemäß einer Ausführungsform der Erfindung. Die Unterlage 10 ist eine Si-Unterlage, welche einen mit Sb dotierten Si-Unterlagekörper enthält, auf dessen entgegengesetzten Seiten jeweils eine mehrschichtige Metallisierungsstruktur vorgesehen ist, welche der Reihe nach eine durch Zerstäubung aufgebrachte Au-Schicht 11, eine AuSb-Schicht 12 und eine aufgalvanisierte oder plattierte Au-Schicht 13 enthält. Wie bei bekannten Einrichtungen ist ein Laser-Chip 6 mittels der Unterlage 10 an einem Metallblock 7 angebracht. Der Metall­ block 7 ist ein Block, der Wärme effektiv ableiten kann, beispielsweise ein Kupferblock, dessen Oberfläche mit Gold beschichtet ist, oder ein Silberblock.
Für einen Laser-Chip mit einer Dicke von 100 µm und einer Höhe sowie Breite von etwa 300 µm bzw. 200 µm kann der Si-Unterlagekörper eine Dicke von etwa 270 µm, eine Höhe von etwa 400 µm und eine Breite von etwa 300 µm haben. Der Si-Unterlagekörper 2 ist vorzugsweise mit 0,11 bis 0,21 Gew.-%, vorzugsweise 0,16 Gew.-% Sb dotiert, so daß sich ein spezifischer Widerstand ρ des Si-Unterlagekörpers 2 von 0,005 bis 0,017 Ohm cm resultiert. Die aufgestäubte Au-Schicht 11 wird vorzugsweise mit einer Dicke von 0,2 ±0,04 µm gebildet und die AuSb-Schicht 11 wird durch Aufdampfen oder Aufstäuben mit einer Dicke von 0,2 ±0,04 µm gebildet. Die galvanisierte Au-Schicht 13 hat zweckmäßiger­ weise eine Dicke von 5 ±1 µm. Der Metallblock 13 hat bei dem vorliegenden Ausführungsbeispiel eine Dicke von etwa 1400 µm sowie eine Höhe und eine Breite von jeweils 1600 µm. Wie bezüglich der bekannten Unterlage unter Bezugnahme auf Fig. 1 erläutert wurde, besteht der Grund dafür, daß die Au- Schicht 11 durch Besputtern gebildet wird, darin, daß eine aufgesputterte Au-Schicht am Si-Unterlagekörper 2 gut haf­ tet, während der Grund dafür, daß die Au-Schicht 13 durch Galvanisierung gebildet wird, darin besteht, daß durch Galvanisieren Schichten gewünschter Dicke in kürzerer Zeit hergestellt werden konnen.
Der Laser-Chip 6, die Unterlage 10 und der Metallblock 7 werden, wie es in Fig. 2 dargestellt ist, aufeinanderge­ stapelt, in eine nicht dargestellte Heizvorrichtung eingebracht und in Bezug aufeinander ordnungsgemäß positio­ niert. Dann wird ein Gewicht, beispielsweise etwa 20 Gramm auf die obere Seite des Laser-Chips 6 aufgelegt und der Heizer der Heizvorrichtung wird unter Strom gesetzt, so daß die Anordnung aus den drei Komponenten 6, 10, 7 auf min­ destens 400°C erhitzt wird. Durch diese Erhitzung entsteht an jeder der entgegengesetzten Seiten des Si-Unterlagekör­ pers 2 eine eutektische AuSi-Lotschicht. In diese eutek­ tische AuSi-Lotschicht diffundiert Antimon aus dem mit Anti­ mon dotierten Si-Unterlagekörper 2 und aus der AuSb-Schicht 12, so daß eutektische AuSiSb-Lotschichten, die eine hoch­ gradig homogene Mischung von Au, Si und Sb enthalten, gebil­ det werden. Die auf diese Weise gebildeten eutektischen AuSiSb- Lotschichten verbinden den Laser-Chip 6 mit der Si-Unterlage 10 und gleichzeitig die Si-Unterlage 10 mit dem Metallblock 7.
Die Widerstandswerte erfindungsgemäßer Si-Unterlagen von Halbleiterlasereinrichtungen, die mit solchen Unterlagen hergestellt worden waren, wurden nach der Hitzebehandlung jedes Verbindungsschrittes gemessen. Es hat sich gezeigt, daß die Schwankungen der Widerstandswerte R wesentlich kleiner sind als bei den bekannten Si-Unterlagen, wie denen gemäß Fig. 1, und daß nahezu alle Unterlagen Widerstandswerte innerhalb des zulässigen Toleranzbereiches aufweisen. Dies ist in Fig. 3 dargestellt. Fig. 3 zeigt die nach jedem Verbindungsschritt gemessenen Widerstandswerte R, also nach dem Chip-Verbindungsschritt D/B, dem Block-Verbindungsschritt B/B und dem Anschlußdrahtverbindungsschritt W/B, alle Wider­ standswerte liegen in einem Bereich von 5 Ohm bis 9 Ohm. Der Ausschuß ist kleiner als 1%.

Claims (5)

1. Unterlage zum Befestigen eines Halbleiterlaser-Chips (6) an einem Metallblock, mit einem aus Sb-dotiertem Si bestehenden Unterlagekörper (2), der auf jeder seiner entgegengesetzten Seiten eine Schichtstruktur trägt, die eine erste Au-Schicht (11), eine AuSb-Schicht (12) und eine zweite Au-Schicht (13), die in der angegebenen Reihenfolge auf der betreffenden Oberfläche gebildet sind, enthält.
2. Unterlage nach Anspruch 1, bei welcher die erste Au-Schicht (11) eine Dicke von 0,2±0,04 µm, die AuSb-Schicht (12) eine Dicke von 0,2±0,04 µm und die zweite Au-Schicht (13) eine Dicke von 5±1 µm hat.
3. Unterlage nach Anspruch 1 oder Anspruch 2 in derartiger Ausbildung, daß während einer Hitzebehandlung zum Befestigen des Laser-Chips (6) am Metallblock (7) eine eutektische AuSi-Lotschicht auf jeder der entgegengesetzten Seiten des Si-Unterlagekörpers gebildet wird und Sb vom Sb-dotierten Si-Unterlagekörper und der AuSb-Schicht in die eutektischen AuSi-Lotschichten diffundiert und sich gleichmäßig mit diesen mischt, so daß homogene eutektische AuSiSb-Lotschichten gebildet werden.
4. Unterlage nach Anspruch 1, bei welcher der Si-Unterlagekörper (2) mit 0,11 bis 0,21 Gew.-% Sb dotiert ist.
5. Unterlage nach Anspruch 1, bei welcher der Sb-dotierte Si-Unterlagekörper (2) einen spezifischen Widerstand von 0,005 bis 0,017 Ohm cm hat.
DE4025163A 1990-01-12 1990-08-08 Unterlage für einen Halbleiterlaser Expired - Fee Related DE4025163C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005176A JPH03209896A (ja) 1990-01-12 1990-01-12 半導体レーザ素子用サブマウント

Publications (2)

Publication Number Publication Date
DE4025163A1 DE4025163A1 (de) 1991-07-18
DE4025163C2 true DE4025163C2 (de) 1995-04-20

Family

ID=11603928

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4025163A Expired - Fee Related DE4025163C2 (de) 1990-01-12 1990-08-08 Unterlage für einen Halbleiterlaser

Country Status (4)

Country Link
US (1) US5016083A (de)
JP (1) JPH03209896A (de)
DE (1) DE4025163C2 (de)
FR (1) FR2657196B1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536463A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Laserdiodenbauelement mit Wärmesenke
DE102004015446A1 (de) * 2003-12-30 2005-08-04 Osram Opto Semiconductors Gmbh Wärmesenke für ein diskretes Halbleiterbauelement und Verfahren zu dessen Herstellung sowie elektronische Komponente

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9014491D0 (en) * 1990-06-29 1990-08-22 Digital Equipment Int Mounting silicon chips
JP2869279B2 (ja) * 1992-09-16 1999-03-10 三菱電機株式会社 半導体レーザダイオード及びその製造方法並びに半導体レーザダイオードアレイ
FR2736764B1 (fr) * 1995-07-13 1997-08-08 Thomson Csf Source laser a semiconducteurs
DE19611046A1 (de) * 1996-03-20 1997-09-25 Siemens Ag Halbleitervorrichtung
US5637521A (en) * 1996-06-14 1997-06-10 The United States Of America As Represented By The Secretary Of The Army Method of fabricating an air-filled waveguide on a semiconductor body
US5812571A (en) * 1996-10-25 1998-09-22 W. L. Gore & Associates, Inc. High-power vertical cavity surface emitting laser cluster
JP3339369B2 (ja) * 1997-05-30 2002-10-28 株式会社デンソー レーザダイオード
DE10033502A1 (de) 2000-07-10 2002-01-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul, Verfahren zu dessen Herstellung und dessen Verwendung
GB0124220D0 (en) * 2001-10-09 2001-11-28 Denselight Semiconductors Pte Thermal circuit
US20150168737A1 (en) * 2013-12-12 2015-06-18 Hisense Broadband Multimedia Technologies Co., Ltd. Laser Apparatus
JP6409690B2 (ja) * 2014-11-20 2018-10-24 株式会社デンソー 冷却モジュール
JP6652856B2 (ja) * 2016-02-25 2020-02-26 株式会社フジクラ 半導体レーザモジュール及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432972A (en) * 1977-08-19 1979-03-10 Fujitsu Ltd Fusion-welding method for semiconductor chip
JPS5837713B2 (ja) * 1978-12-01 1983-08-18 富士通株式会社 半導体レ−ザ−装置の製造方法
JPS56110286A (en) * 1980-02-05 1981-09-01 Matsushita Electric Ind Co Ltd Semiconductor laser device
JPS5842285A (ja) * 1981-09-07 1983-03-11 Mitsubishi Electric Corp 半導体レ−ザ装置の製造方法
JPS5852892A (ja) * 1981-09-25 1983-03-29 Hitachi Ltd 化合物半導体素子の取付構造
JPS5858786A (ja) * 1981-10-05 1983-04-07 Hitachi Ltd 化合物半導体素子の取付構造
JPS5891692A (ja) * 1981-11-27 1983-05-31 Hitachi Ltd 半導体レ−ザ装置
GB2137131B (en) * 1983-03-15 1986-06-25 Standard Telephones Cables Ltd Bonding semiconductive bodies
JPS6052079A (ja) * 1983-09-01 1985-03-23 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置
JPS60103860A (ja) * 1983-11-11 1985-06-08 Matsushita Electric Ind Co Ltd テレビ電話
JPS6210461A (ja) * 1985-07-08 1987-01-19 Toyota Motor Corp 内燃機関の空燃比制御装置
JPH0750813B2 (ja) * 1988-05-23 1995-05-31 三菱電機株式会社 半導体レーザ素子用サブマウント

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536463A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Laserdiodenbauelement mit Wärmesenke
US5812570A (en) * 1995-09-29 1998-09-22 Siemens Aktiengesellschaft Laser diode component with heat sink and method of producing a plurality of laser diode components
DE19536463C2 (de) * 1995-09-29 2002-02-07 Infineon Technologies Ag Verfahren zum Herstellen einer Mehrzahl von Laserdiodenbauelementen
DE102004015446A1 (de) * 2003-12-30 2005-08-04 Osram Opto Semiconductors Gmbh Wärmesenke für ein diskretes Halbleiterbauelement und Verfahren zu dessen Herstellung sowie elektronische Komponente
DE102004015446B4 (de) * 2003-12-30 2010-08-05 Osram Opto Semiconductors Gmbh Wärmesenke für ein diskretes Halbleiterbauelement und Verfahren zu dessen Herstellung sowie elektronische Komponente

Also Published As

Publication number Publication date
DE4025163A1 (de) 1991-07-18
US5016083A (en) 1991-05-14
FR2657196B1 (fr) 1994-03-25
JPH03209896A (ja) 1991-09-12
FR2657196A1 (fr) 1991-07-19

Similar Documents

Publication Publication Date Title
DE102006017042B4 (de) Zuleitungsrahmen für ein Halbleiterbauteil
DE4025163C2 (de) Unterlage für einen Halbleiterlaser
DE2424857C2 (de) Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten
DE1965546C3 (de) Halbleiterbauelement
DE2142146C3 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
DE2744167C2 (de) Optoelektronisches Koppelelement
DE102004002030B4 (de) Verbundmaterial und Verfahren zu dessen Herstellung
DE102013108808B4 (de) Verfahren zur Herstellung eines Kohlenstoff/Metall-Verbundstoffs und Verfahren zur Herstellung einer Halbleiterelementanordnung
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
EP0193127A1 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE102006045750B4 (de) Leitendes Klebemittel, dessen Verwendung und Verfahren zu dessen Herstellung
DE3413885C2 (de)
DE112021004341T5 (de) Halbleiterlasermodul
DE60028275T2 (de) Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren
DE3709200A1 (de) Elektronisches bauteil
DE10301510A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102006033856B3 (de) Temperaturmesssensor und Verfahren zu dessen Herstellung
DE112021004922T5 (de) Halbleiterbauelement
EP1692476B1 (de) Bauelement und verfahren zu dessen herstellung
DE102010000951B4 (de) Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren
DE102007044046B4 (de) Verfahren zur internen Kontaktierung eines Leistungshalbleitermoduls
DE2714145A1 (de) Kunststoffumhuellte halbleitervorrichtungen und verfahren zu ihrer herstellung
DE3400197A1 (de) Halbleitereinrichtung
DE102009021083B4 (de) Chipträger und Halbleiter-Bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee