DE2424857C2 - Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten - Google Patents

Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten

Info

Publication number
DE2424857C2
DE2424857C2 DE2424857A DE2424857A DE2424857C2 DE 2424857 C2 DE2424857 C2 DE 2424857C2 DE 2424857 A DE2424857 A DE 2424857A DE 2424857 A DE2424857 A DE 2424857A DE 2424857 C2 DE2424857 C2 DE 2424857C2
Authority
DE
Germany
Prior art keywords
layer
tin
intermetallic
solder
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2424857A
Other languages
English (en)
Other versions
DE2424857A1 (de
Inventor
Richard Joseph Poughkeepsie N.Y. Herdzik
Dexter Anthony Clinton Corners N.Y. Jeannotte
Gerald William Poughkeepsie N.Y. Petersen
Michael James Rhinebeck N.Y. Sullivan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2424857A1 publication Critical patent/DE2424857A1/de
Application granted granted Critical
Publication of DE2424857C2 publication Critical patent/DE2424857C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Description

— bei dem der jeweilige Anschluß auf dem Halbleitersubstrat aufeinanderfolgend mit einer 100 nm dicken Chromschicht, einer demgegenüber dickeren Kupferschicht und einer Edelmetallschicht beschichtet wird und darauf ein Lötbatzen aus einer Legierung von 5 bis 40 Gew.-% Zinn und 95 bis 60 Gew.-% Blei aufgeoracht wird,
— bei dem sodann ein erstes Aufschmelzen durchgeführt wird,
— bei dem sodann der Lötbatzen in Kontakt mit dem Bereich der Leiterbahn, die aus einer Schichtenfolge aus Chrom-Kupfer-Chrom aufgebaut ist, gebracht wird und
— bei dem sodann ein zweites Aufschmelzen durchgeführt wird,
dadurch gekennzeichnet,
— daß als Edelmetallschicht eine etwa 200 nm starke Palladiumschicht (78) aufgebracht wird und
— daß das Aufschmelzen jeweils bei einer Temperatur von etwa 35O0C durchgeführt wird.
35
Die Erfindung betrifft ein Verfahren zur Herstellung einer Lötverbindung gemäß dem Oberbegriff des Patentanspruchs.
Aus der US 34 36 818 ist ein Verfahren zur Herstellung einer Lötverbindung zwischen je einem Anschluß auf einem Halbleitersubstrat und je einem Bereich einer Leiterbahn bekannt, bei dem der Anschluß auf dem Halbleitersubstrat aufeinanderfolgend mit einer Chromschicht, einer Kupferschicht und einer Goldschicht beschichtet und darauf ein Lötbatzen aus einer Zinn-Blei-Legierung aufgebracht wird. Sodann wird ein erstes Aufschmelzen bei etwa 3500C durchgeführt Anschließend wird der Lötbatzen in Kontakt mit dem Bereich der Leiterbahn aus Kupfer gebracht und ein zweites Aufschmelzen zur Herstellung der Lötverbindung durchgeführt.
Aus der US 34 29 040 ist bekannt, beim Aufschmelzlöten als Lot eine Legierung aus 5 bis 40 Gew.-% Zinn und 95 bis 60Gew.-% Blei zu verwenden und das Aufschmelzen bei 3500C durchzuführen.
Bei der vorliegenden Erfindung wird ein Stand der Technik vorausgesetzt, wie er anhand der F i g. 1A bis IC beschrieben wird. Hierbei wird ein Halbleitersubstrat 10 vor Anwendung des Lötverfahrens zunächst mit Anschlüssen 12 versehen. Nach Abscheiden von hierfür vorgesehenen Metallschichten liegt eine haftvermittelnde dünne Chromschicht 14 von etwa 100 nm Dicke, eine Chrom/Kupfer-Übergangsschicht 16 von angenähert 100 nm Dicke, eine Kupferschicht 18 von angenähert 1000 nm Dicke und eine Goldschicht 20 von angenähert 140 nm Dicke vor, auf die dann noch eine Bleischicht 22 von angenähert 70 μπι Dicke und eine darüberliegende Zinnschicht 24 als Lot abgeschieden werden. Die Blei- und Zinnschichten 22 und 24 sind hier zwar als getrennte Metallschichten nach Ablauf des Verfahrens gezeigt, jedoch ist, wie bekannt, ebensogut eine Legierung dieser beiden Metalle zur unmittelbaren Bildung eines Lötbatzens anwendbar.
Die in Fig. IA gezeigte Struktur wird dann einem ersten Aufschmelzvorgang unterzogen, um einen homogenen Lötbatzen zu erhalten. Im zweiten Verfahrensschritt wird das ganze umgedreht, um auf einen Träger 30, der in typischer Weise aus Keramik besteht, aufgebracht zu werden. Der Träger 30 weist ein Leiterbild 29 auf. Das Leiterbild auf dem Träger 30 besteht aus einer haftvermittelnden Chromschicht 32, einer Kupferschicht 34 und einerdarüberliegenden Chromschichi 36. Nach Durchschieben von Träger 30 mit darüberlicgcndem Substrat durch einen Lötofen ergibt sich eine Lötstelle, wie sie aus den Fig. IB und IC hervorgeht. Nach dem Löten besteht die Verbindung zwischen Halbleitersubstrat und Träger 30 in erster Linie aus der Blei-Zinn-Lötstelle 40.
Es laßt sich feststellen, daß hierbei zwei bedeutsame Grenzschichten vorliegen, nämlich eine erste Grenzschicht 42 zwischen Blei-Zinn-Lötstelle 40 und Halbleitersubstrat und eine zweite Grenzschicht 44 zwischen Blei-Znw-Lötstelle 40 und Leiterbild 29. Die erste Grenzschicht 42 besteht im wesentlichen aus einer dünnsn Chromschicht 50, die der oben erwähnten Schicht 14 (Fig. IA) vor Anwenden des Lötverfahrens entspricht. Fernerhin zeigt sich aber, daß noch eine intermetallische Schicht 52, bestehend aus einer binären Legierungszone in dem die Lötstelle 40 bildenden Blei-Zinn-Mischkristall, eindispergiert ist. Diese intermetallische Binärlegierungszone 52 besteht im wesentlichen aus einer intermetallischen Legierung von Kupfer und Zinn. Die zweite Grenzschicht 44 bildet sich ebenfalls in der Lötstelle 40 in Form einer dünnen intermetallischen Kupfer-Zinn-Legierungszone oberhalb der Kupfcrschicht 34 des Leiterbildes aus.
Unter Bezugnahme auf F i g. IC ist ersichtlich, daß die sehr weiche, verformbare Blei-Zinn-Lötstelle 40 die Grenzschichten 42 und 44 unmittelbar miteinander verbindet, die ihrerseits aus härteren und hochschmel/.enden Legierungssystemen bestehen. Infolgedessen entstehen die häufigsten Bruchstellen zwischen Blei-Zinn-Löststelle 40 und erster Grenzfläche 42 in einem Gebiet, das durch die stark ausgezogene strichpunktierte Linie 60 (Fig. IC) angedeutet ist. Es läßt sich darauf schließen, daß das Auftreten maximaler mechanischer Beanspruchungen in der Lötverbindung gemäß Fig. IC von der Art, der Gestalt, der örtlichen Lage und der Ausbreitung der entstandenen intermetallischen Kupfer-Zinn-Binärlegierungszone 52 abhängig ist. Rein theoretisch läßt sich annehmen, daß in einem binären Legicrungssystem eine Zinnverarmung innerhalb der Blci-Zinn-Lötstelle 40 im Bereich der ersten Grenzschicht 42 zum Halbleitersubstrat 10 vorliegt, so daß insoweit Härtungserscheinungen im Mischkristall der Lötstelle behoben werden.
Beim vorliegenden binären Legierungssystem ist voraussehbar, daß sehr lange Aufschmelzzeiten oder eine größere Anzahl von Aufschmelzzyklen zur Ausbildung einer dünnen, intermetallischen, aus Zinn und Kupfer bestehenden Binärlegierungszone 52 führen, die sich mehr oder weniger tief in die Lötstelle 40 erstrecken kann, so,daß hierdurch an sich die Festigkeit der ersten Grenzschicht 42 am weichen, verformbaren metalli-
sehen System der Blei-Zinn-Lötstelle 40 verbessert werden könnte. Jedoch ist eine derartige Maßnahme zum Bereitstellen eins Dispersionshärtungsvermittlers völlig ungeeignet, da die Korngrößen der intermetallischen Kristallkörner extrem zunehmen und damit ihre Härlungseigenschaften verloren gehen. A'.tßerdem verbieten sich die zum Ausbreiten der intermetallischen Binärlegierungszone 52 auf eine beachtliche Tiefe in der niedrig schmelzenden oder weichen Lötstelle 40 erforde; liehen längeren Aufschmelzzeiten und größere Anzahl von Aufschmelzzyklen mit Hinblick auf schädliche Auswirkungen auf die auf dem Substrat vorhandenen Schallungselemente.
Die Aufgabe der Erfindung besteht deshalb darin, in einer jeweiligen Lötstelle zwischen Anschlüssen auf einem Halbleitersubstrat und einem Leiterbild Lagen maximaler Zugbeanspruchung ohne längere Wärmeeinwirkung oder Anwenden einer größeren Anzahl von Aufschmelzzyklen vom Übergangsbereich beim Anschluß am Halbleitersubstrat weg tiefer in das Lötsteflen-Innere ?u verlagern, um so die Zeitzustand-Zugfestigkeit, d. h. die Ermüdungsdauer der Lötstellen zu erhöhen.
Erfindungsgemäß wird diese Aufgabe gelöst, wie es dem Kennzeichen des Patentanspruchs zu entnehmen ist.
Dank der Erfindung wird erreicht, daß in der Lötstelle Ungleichmäßigkeiten in der Belastungsverteilung auf ein Minimum abgesenkt werden und sich über dem Querschnitt eine nahezu gleichmäßige Belastungsvcrteilung in relativ großer Entfernung von der Substratoberfläche innerhalb der Lötstelle einstellt, wobei sich die intermetallische Legierungszone ebenfalls weitgehend gleichmäßig über die kritische, hoch beanspruchte Querschnittszone ausbreitet, die dementsprechend ziemlich weit von der Substratoberfläche entfernt ist Dadurch ist die Gefahr der Ausbildung eines kritischen Querschnitts innerhalb der Lötstelle in der Nähe der Substratoberfläche wirksam behoben.
Zusätzlich ergibt sich eine gegenüber bisher verbesserte Kornstruktur im Lötstellen-Mischkristall, da eine intermetallische Legierung während des Aufschmelzen des Lots entsteht, indem heterogene Nukleationsstellen zur Kornnukleation bereitgestellt werden, womit sich vorteilhafter Weise Verbesserungen der Werkstoffeigenschaften, wie Streckgrenze, Kriechgeschwindigkeit und dgl. ergeben.
Durch Anwenden des erfindungsgemäßeii Verfahrens wird gewissermaßen durch einen »Aufplatzvorgang« in vorgegebener Weise eine intermetallische Ternär-Legierungszone erhalten, die eine gegenüber bisherigen Lötverbindungen höhere Festigkeit zwischen Substrat und Leiterbild herbeiführt; im Gegensatz zu bisher bekannten, anders gelagerten Fällen, wo »Aufplat/vorgänge« der hier vorliegenden Art generell nachteilige Wirkungen herbeiführen.
Auch die Zeitzustand-Zugfestigkeit einer jeweiligen Lötstelle zwischen Substrat und Leiterbild wird nicht unerheblich dadurch verbessert, daß unter Anwenden des erfindungsgemäßen Verfahrens eine beachtliche Zone mit hierin enthaltenen, innerhalb des die Lotmetal-Ic aufweisenden Mischkristalls verstreuten, intermetallischen Kristallkörnern bereitgestellt wird, wobei unter der Wärmeeinwirkung beim Lötvorgang die Versetzungen aus ihren vorhandenen Ebenen herausgeholt werden und nach Abkühlen parallel zu den verstreut eingelagerten intermetallischen Kristallkörnern zu liegen kommen.
Die beim erfindungsgemäßen Verfahren gebildete ternäre intermetallische Zone unter Einschluß der Lötmetalle erhöht die Stärke und Dauerfestigkeit der Lötverbindung zwischen der ersten und zweiten Grenzschicht, von denen jede einen höheren Schmelzpunkt besitzt als das Lötmetall oder die Lötmetalle an sich.
In den Fig.2A—C wird ein Ausführungsbeispiel der Erfindung näher erläutert Es zeigen
Fi g. 2A—2C in Querschnittsausscbrdtten die Verfahrensschritte zur Herstellung einer Lötverbindung zwischen Halbleitersubstrat und dielektrischem Träger gemäß der Erfindung.
In F i g. 2A enthält ein Halbleitersubstrat 70 hier nicht gezeigte monolithisch integrierte Halbieiterschaltungen und besitzt an entsprechend vorgesehenen Stellen durch Ablagerung von einem metallurgischen System eine Lötstelle, bestehend aus einer unteren Schicht 72 aus Chrom, einer darüberliegenden Kupfer-Chrom-Schicht 74, einer Kupferschicht 76 und einer Palladiumschicht 78. Die Struktur wird durch eine Bleischicht 80 mit darüberliegender dünner Zinnschicht 82 abgeschlossen. Die Palladiumschicht 78 ist angenähert 200nm dick. Es läßt sich zeigen, daß die in Fig.2A gezeigte Struktur im wesentlichen identisch mit den Ausgangsmaterialien und den Dickenverhältnissen der Struktur der bekannten Anordnungen ist, wie sie aus den Querschnittsausschnitten der Fig. IA hervorgehen, jedoch mit einem wesentlichen Unterschied. Die Goldschicht 20 bei der bekannten Struktur ist nun ersetzt durch die Palladiumschicht 78.
Der Querschnittsausschnitt in Fig. 2B zeigt die Struktur gemäß F i g. 1B, worin ein Aufschmelzen stattgefunden hat, um die Struktur zu homogenisieren, wobei die Struktur umgekehrt und mit einem keramischen dielektrischen Träger 90 verbunden worden ist. Weiterhin ist enthalten eine unterliegende Chromschicht 92. eine leitende Kupferschicht 94 und eine oben aufliegende Chromschicht 96. Als Resultat des Aufschmelzzykluses bei etwa 3500C und darauffolgender Abkühlung ergibt sich eine metallurgische Struktur, wie schematisch in den Querschnittsausschnitten F i g. 2B und 2C gezeigt. An der Übergangsstelle zwischen dem Halbleitersubstrat 70 und der Blei-Zinn-Lötverbindung 98 existiert eine dünne Chromschicht 100, die der oben erwähnten Schicht 72 vor Anwendung des Lötverfahrens entspricht, eine binäre intermetallische Schicht von Kupfer und Zinn 102 und schließlich eine ternäre intermetallische Zone 104. Außerdem ergibt sich an der Übergangsstelle zwischen der Lötverbindung 98 und dem keramischen Träger 90 eine intermetallische Zone 106, die aus Kupfer-Zinn-Palladium besteht. Dementsprechend ergibt der Ersatz von Palladium anstelle von Gold jeweils eine ternäre intermetallische Zone an den Übergangsstellen zwischen dem Halbleitersubstrat 70 und dem keramischen Träger 90. Zum Zwecke der Erläuterung der intermetallischen Zonen in den Zeichnungen sind jeweils getrennte Schichten gezeigt, aber in Wirklichkeit handelt es sich dabei immer um intermetallische Zonen in einer festen Lösung von Zinn in Blei, d. h. in einem Lötsystem als solchem.
Wie in der Darstellung nach Fig. 2C gezeigt, erstreckt sich der Bereich der ausgedehnten ternären intermetallischen Zone 104 wesentlich in die Blei-Zinn-Lötverbindung 98, so daß sich im Ergebnis eine gleichförmigere Belastungsverteilung mechanischer Art ergibt, während gleichzeitig die Bruchlinie 110 der Verbindung gegenüber der Bruchlinie 60 in der bekannten Struktur nach Fig. IC herabgesetzt wird. Auf diese
Weise erhöht ein Zusatz eines eine ternäre metallische Verbindung herbeiführenden Metalls wie Palladium die Ermüdungsdauer der Lötverbindung zwischen dem Halbleitersubstrat 70 und dem Keramikträger 90, so daß Fehler oder Brüche aufgrund wiederholter termischer Aufheizzyklen auf ein Minimum herabgesetzt werden.
Obgleich der exakte metallurgische Mechanismus nicht vollständig zu erklären ist, läßt sich doch annehmen, daß ein Zusatz von Palladium zu dem Kupfer-Zinn-System zur Bildung einer ternären intermetallisehen Verbindung führt (angenähert 1 :1-Mischung von PdSm und Oi3Sn) und außerdem zu einer ternären eutektischen Verbindung (0,5% Kupfer, 0,1% Pd und 99,4% Sn) mit einem Schmelzpunkt von 2170C. So entsteht während des Aufschmelzlötens bei ungefähr 35O0C sowohl die ternäre metallische Legierung als auch die eutektische Form in der Kupfer-Palladium-Zinn-Legierungszone. Die Bildung dieser ternären intermetallischen Legierung verursacht möglicherweise eine lokale Konzentration im intermetallischen Bereich in Annäherung an den eutektischen. Diese mögliche Wirkung könnte veranlassen, daß die flüssige eutektische Formation die intermetallische umgibt und in flüssiges Lötzinn aufteilen läßt. Längere Aufschmelzzeiten oder Vielfachaufschmelzen lassen weiterhin intermetallische Bindungen zu und bewegen aufgrund von Zufallsfluktuationen fort, wobei diese Bewegung auch gefördert werden kann durch äußere Mittel, wie z. B. Gravitations- oder Zentrifugalkräfte.
Die Bildung der ternären intermetallischen Zone in der Lötverbindung verbessert die Ermüdungsdauer der Lötverbindung. In vorliegender Erfindung ist die intermetallische Zone als eine Zwischenphase in einem Legierungssystem definiert, das einen engen Bereich der Homogenität und relativ einfache stöchiometrische Verhältnisse besitzt, wobei die Atombindung von metallischer Struktur ist.
Bei der vorliegenden Erfindung besteht die ternäre intermetallische Legierung aus einem Zinn-Kupfer-Palladiumsystem. Es läßt sich jedoch annehmen, daß auch andere ternäre Systeme in einem Lötmetallball ebensogut eine ausgedehnte dispersionsgehärtete Zone in der Lötverbindung bilden können, so daß die Ermüdungsdauer der Lötverbindung verbessert wird. Lötmaterialien dieser Art können z. B. Indium-Zinn oder Indium-Blei sein. Als Ersatz für Kupfer wurden solche Metalle
I wie Nickel, Gold, Silber usw. zu gebrauchen sein.
Schließlich können geeignete Äquivalente für das bei der Erfindung verwendete Palladium aus Platin, Ruthenium. Rhodium oder Iridium bestehen. so
Hierzu 1 Blatt Zeichnungen
55
60

Claims (1)

  1. Patentanspruch:
    Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten zwischen je einem Anschluß auf einem Halbleitersubstrat und je einem Bereich einer Leiterbahn einer integrierten Schichtschalltung,
DE2424857A 1973-06-25 1974-05-22 Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten Expired DE2424857C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00373524A US3839727A (en) 1973-06-25 1973-06-25 Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound

Publications (2)

Publication Number Publication Date
DE2424857A1 DE2424857A1 (de) 1975-01-16
DE2424857C2 true DE2424857C2 (de) 1985-11-28

Family

ID=23472749

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2424857A Expired DE2424857C2 (de) 1973-06-25 1974-05-22 Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten

Country Status (8)

Country Link
US (1) US3839727A (de)
JP (1) JPS5720709B2 (de)
BE (1) BE816811A (de)
CA (1) CA1007760A (de)
DE (1) DE2424857C2 (de)
FR (1) FR2234661B1 (de)
GB (1) GB1481015A (de)
IT (1) IT1012362B (de)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360142A (en) * 1979-06-29 1982-11-23 International Business Machines Corporation Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate
US4290079A (en) * 1979-06-29 1981-09-15 International Business Machines Corporation Improved solder interconnection between a semiconductor device and a supporting substrate
US4352449A (en) * 1979-12-26 1982-10-05 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages
US4498096A (en) * 1981-01-30 1985-02-05 Motorola, Inc. Button rectifier package for non-planar die
JPS5839047A (ja) * 1981-09-02 1983-03-07 Hitachi Ltd 半導体装置およびその製法
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
US4755631A (en) * 1985-04-11 1988-07-05 International Business Machines Corporation Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate
US4672739A (en) * 1985-04-11 1987-06-16 International Business Machines Corporation Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric substrate
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
EP0262580B1 (de) * 1986-09-25 1993-11-24 Kabushiki Kaisha Toshiba Verfahren zum elektrischen Verbinden von zwei Objekten
US4757934A (en) * 1987-02-06 1988-07-19 Motorola, Inc. Low stress heat sinking for semiconductors
US4950623A (en) * 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
US5038996A (en) * 1988-10-12 1991-08-13 International Business Machines Corporation Bonding of metallic surfaces
DE68907033T2 (de) * 1988-12-23 1993-12-02 Ibm Löten und Verbinden von Halbleiterkontakten.
US5048744A (en) * 1988-12-23 1991-09-17 International Business Machines Corporation Palladium enhanced fluxless soldering and bonding of semiconductor device contacts
US5225711A (en) * 1988-12-23 1993-07-06 International Business Machines Corporation Palladium enhanced soldering and bonding of semiconductor device contacts
US5121871A (en) * 1990-04-20 1992-06-16 The United States Of America As Represented By The United States Department Of Energy Solder extrusion pressure bonding process and bonded products produced thereby
US5298685A (en) * 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
US5237269A (en) * 1991-03-27 1993-08-17 International Business Machines Corporation Connections between circuit chips and a temporary carrier for use in burn-in tests
US5262347A (en) * 1991-08-14 1993-11-16 Bell Communications Research, Inc. Palladium welding of a semiconductor body
JP3077316B2 (ja) * 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5428249A (en) 1992-07-15 1995-06-27 Canon Kabushiki Kaisha Photovoltaic device with improved collector electrode
US5221038A (en) * 1992-10-05 1993-06-22 Motorola, Inc. Method for forming tin-indium or tin-bismuth solder connection having increased melting temperature
JP2967666B2 (ja) * 1992-12-08 1999-10-25 株式会社村田製作所 チップ型電子部品
WO1994018350A1 (en) * 1993-02-03 1994-08-18 World Metal Co., Ltd. Alloy to be plated, its plating method and plating solution
US5719447A (en) 1993-06-03 1998-02-17 Intel Corporation Metal alloy interconnections for integrated circuits
US5820014A (en) * 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
JP2664878B2 (ja) * 1994-01-31 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップパッケージおよびその製造方法
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
TW253856B (en) * 1994-12-13 1995-08-11 At & T Corp Method of solder bonding, and article produced by the method
AU6376796A (en) 1995-03-20 1996-10-16 Mcnc Solder bump fabrication methods and structure including a ti tanium barrier layer
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US6120885A (en) 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6337522B1 (en) 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6025649A (en) 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
US6080494A (en) * 1997-08-29 2000-06-27 Texas Instruments Incorporated Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
US6347901B1 (en) * 1999-11-01 2002-02-19 International Business Machines Corporation Solder interconnect techniques
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
ATE365378T1 (de) * 2000-07-28 2007-07-15 Infineon Technologies Ag Verfahren zur kontaktierung eines halbleiterbauelementes
DE60108413T2 (de) 2000-11-10 2005-06-02 Unitive Electronics, Inc. Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür
US20020056742A1 (en) * 2000-11-10 2002-05-16 Rinne Glenn A. Methods and systems for attaching substrates to one another using solder structures having portions with different melting points
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
US7531898B2 (en) 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
WO2004001837A2 (en) 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
TWI225899B (en) 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7005745B2 (en) * 2004-01-22 2006-02-28 Texas Instruments Incorporated Method and structure to reduce risk of gold embrittlement in solder joints
US20060060639A1 (en) * 2004-09-21 2006-03-23 Byrne Tiffany A Doped contact formations
US7726545B2 (en) * 2005-03-16 2010-06-01 Panasonic Corporation Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei
CN101156236B (zh) * 2005-04-06 2011-11-16 松下电器产业株式会社 倒装片安装方法及凸块形成方法
KR100790978B1 (ko) * 2006-01-24 2008-01-02 삼성전자주식회사 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
EP2340554B1 (de) * 2008-09-18 2017-05-10 Imec Verfahren und systeme zum bonden von materialien
US7902060B2 (en) * 2008-12-23 2011-03-08 Intel Corporation Attachment using magnetic particle based solder composites
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
US9847308B2 (en) * 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
TW201208007A (en) * 2010-08-02 2012-02-16 Advanced Semiconductor Eng Semiconductor package
US8997832B1 (en) 2010-11-23 2015-04-07 Western Digital (Fremont), Llc Method of fabricating micrometer scale components
JP5594324B2 (ja) * 2012-06-22 2014-09-24 株式会社村田製作所 電子部品モジュールの製造方法
US9024205B2 (en) * 2012-12-03 2015-05-05 Invensas Corporation Advanced device assembly structures and methods
US9324566B1 (en) * 2014-12-31 2016-04-26 International Business Machines Corporation Controlled spalling using a reactive material stack
US9738056B2 (en) 2015-09-23 2017-08-22 Toyota Motor Engineering & Manufacturing North America, Inc. Systems of bonded substrates and methods for bonding substrates
US11682640B2 (en) 2020-11-24 2023-06-20 International Business Machines Corporation Protective surface layer on under bump metallurgy for solder joining

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE577086A (de) * 1958-04-03 1900-01-01
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
US3585713A (en) * 1968-03-25 1971-06-22 Sony Corp Method of making connecting parts of semiconductor devices or the like
CA892844A (en) * 1970-08-14 1972-02-08 H. Hantusch Gerald Semiconductor heat sink

Also Published As

Publication number Publication date
IT1012362B (it) 1977-03-10
DE2424857A1 (de) 1975-01-16
FR2234661A1 (de) 1975-01-17
BE816811A (fr) 1974-10-16
GB1481015A (en) 1977-07-27
JPS5023972A (de) 1975-03-14
CA1007760A (en) 1977-03-29
JPS5720709B2 (de) 1982-04-30
US3839727A (en) 1974-10-01
FR2234661B1 (de) 1976-06-25

Similar Documents

Publication Publication Date Title
DE2424857C2 (de) Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE2514922C2 (de) Gegen thermische Wechselbelastung beständiges Halbleiterbauelement
DE4131413C2 (de) Bondierungsverfahren für Halbleiterchips
DE112014002345B4 (de) Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung
DE2044494B2 (de) Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
DE112008002620T5 (de) Höcker-E/A-Kontakt für eine Halbleitervorrichtung
DE60111330T2 (de) Lötstruktur und elektronische leiterplatte
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE19536260A1 (de) Lotlegierungsverbindungsaufbau und Verfahren der Verbindung
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
EP3624986B1 (de) Bleifreie lötfolie zum diffusionslöten und verfahren zu deren herstellung
DE112017000184T5 (de) Lotverbindung
DE10227854B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4025163C2 (de) Unterlage für einen Halbleiterlaser
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3413885C2 (de)
DE60305119T2 (de) Auslaugbeständige Lötlegierungen für elektrisch leitende Dickfilme auf Silberbasis
DE112010005383T5 (de) Halbleitervorrichtung
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle
DE19542043A1 (de) Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: BUSCH, R., DIPL.-ING., PAT.-ANW. NEULAND, J., DIPL

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee