DE2930789C2 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE2930789C2
DE2930789C2 DE2930789A DE2930789A DE2930789C2 DE 2930789 C2 DE2930789 C2 DE 2930789C2 DE 2930789 A DE2930789 A DE 2930789A DE 2930789 A DE2930789 A DE 2930789A DE 2930789 C2 DE2930789 C2 DE 2930789C2
Authority
DE
Germany
Prior art keywords
gold
germanium
alloy
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2930789A
Other languages
English (en)
Other versions
DE2930789A1 (de
Inventor
Osamu Himeji Hyogo Hattori
Mitsuo Aioi Hyogo Kobayashi
Toshio Tetsuya
Osamu Usuda
Yoshio Hyogo Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9141778A external-priority patent/JPS5519807A/ja
Priority claimed from JP9141878A external-priority patent/JPS5519808A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2930789A1 publication Critical patent/DE2930789A1/de
Application granted granted Critical
Publication of DE2930789C2 publication Critical patent/DE2930789C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

d a d u r c h g e k e η η ζ e i c h η e t, daß
(d) die erste Schicht direkt auf die Oberfläche des Halbleiterelements aufgebracht ist und
(e) die zweite Schicht einerseits direkt an die erste Schkbt und andererseits direkt an den Träger angrenzt und als Lötmaterial zur Befestigung des Halbleiterelements am Träger dient
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Germaniumanteil der Gold-Germanium-Legierung 4 bis 20Gew.-°/o beträgt
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet daß die Legierung auf der Basis von Gold-Germanium eine Gold-Germanium-Antimon-Lsgierung ist, bei der der Germaniumanteil und der Antimonanteil 4 bis 20Gew.-% bzw. 0,005 bis l,0Gew.-cib bezogen auf das Gesamtgewicht von Gold und Gjrmanium betragen.
4. Halbleitervorrichtung ;: .ch Anspruch 1, dadurch gekennzeichnet, daß die Legierung auf der Basis von Gold-Germanium eine Gold-Germanium-Gallium-Legierung ist, bei der der Germaniumanteil und der Galliumanteil 4 bis 20 Gew.-% bzw. 0,005 bis l,0Gew.-% bezogen auf das Gesamtgewicht von Gold und Germanium betragen.
5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die erste Metallschicht (12) eine Dicke von 30 bis 500 nm aufweist und
die zweite Metallschicht (13) eine Dicke von 0,8 bis 33 μπι aufweist.
50
Die Erfindung betrifft eine Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1. Eine solche Halbleitervorrichtung ist zum Beispiel aus der DE-AS 14 64 357 bereits bekannt.
Es sind verschiedene Verfahren bekannt, um ein Halbleiterelement aus Silicium (im folgenden »Siliciumchip« genannt) auf einem Träger oder Chipbefestigungsteil zu befestigen. eo
Aus der DE-AS 16 39 366 ist ein Verfahren zur Herstellung eines Kontakts für Halbleiterbauelemente bekannt. Bei diesem wird eine Elektrode mit einer Goldschicht auf einen Halbleiterkörper aufgelegt, der seinerseits eine Titanschicht und darüber eine Nickelschicht besitzt. Die Anordnung wird dann erhitzt, um die drei Schichten zwischen dem Halbleiterkörper und der Elektrode zu verschmelzen. Dabei bildet sich eine einzige einheitliche Schicht aus Gold, Nickel und Titan, und Gold diffundiert durch die Titan' und Nickelschichten in den Halbleiterkörper und bildet ein Eutektikum mit dem Halbleitermaterial. Diese Diffusion von Gold in Silizium führt zu einer Änderung der Eigenschaften des Halbleiterelements. So verringert das Gold den Widerstand des Siliciums und führt etwa bei Transistoren zur Erhöhung der Kollektor-Emitter-Restspannung. Die Gold-Silicium-Legierung schwächt auch die Stärke der Verbindung und bringt Schwierigkeiten h sim Teilen des Chips mit sich.
Aus der DE-AS 14 64 357 ist ein Verfahren zur Herstellung eines ohmschen Kontaktes zwischen einem Silicium-Halbleiterkörper und einem metallischen Träger bekannt Dabei wird der mit Germanium beschichtete Halbleiterkörper mit dem mit Gold beschichteten Träger in Berührung gebracht und anschließend zur Bildung einer Gold-Germanium-Legierung erhitzt Die Stärke einer von einer Gold-Germanium-Legierung hergestellten Verbindung ist jedoch unzureichend. Zwar diffundiert in diesem Fall das Gold in geringerem Ausmaß in den Halbleiterkörper als es bei der Verwendung von elementarem Gold gemäß dem vorerwähnten Stand der Technik der Fall ist, da jedoch die Gold-Germanium-Legierung unmittelbar auf dem Halbleiterkörper liegt, kann immerhin soviel Gold in das Silicium diffundieren, daß auch bei diesem Stand der Technik Nachteik-auftreten.
Aus der DE-OS 23 59 640 ist ein Halbleiterbauelement bekannt, bei dem ein Halbleiterkörper über eine Reihe von Metallschichten an einem Träger befestigt ist Die Oberfläche des Halbleiterkörpers ist zunächst mit einer Goldschicht versehen, der dann eine Nickelschicht folgt. Auf diese Nickelschicht folgt eine Germaniumschicht, an die eine weitere Goldschicht anlegiert ist, so daß sich im Übergangsbereich beider Schichten eine Schicht aus einer Gold-Germanium-Legierung bildet. Diese zweite Goldschicht ist dann mit dem Träger verlötet. Die zwischen der Halbleiteroberfläche und der Nickelschicht befindliche GoltLschicht bewirkt die Diffusion von Gold in das Halbleitermaterial, was dessen Widerstand verringert und beispielsweise bei einem Transistor die Kollektor-Emitter-Restspannung erhöht. Dadurch werden die Eigenschaften des Halbleiterbauelements verändert. Dieser Nachteil ist besonders ausgeprägt, wenn es sich bei dem Halbleitermaterial um Silicium handelt und infolge der Golddiffusion eine eutektische Silicium-Gold-Legierung gebildet wird. Die Goldschicht bringt darüber hinaus Schwierigkeiten bei der Aufteilung eines Halbleiterbauelements in einzelne Chips. Die Germaniumschicht und die weitere Goldschicht werden nacheinander durch Vakuumabscheidung auf die Nickelschicht erzeugt. Dabei entsteht zwar an der Grenzfläche zwischen beiden Schichten eine Gold-Germanium-Legierungsschicht, die jedoch auf einer Seite von einer Schicht aus elementarem Germanium und auf der anderen Seite von einer Schicht aus elementarem Gold eingeschlossen ist, die ihrerseits mit dem Träger verlötet wird.
Aufgabe dieser Erfindung ist eine Halbleitervorrichtung, bei der das Halbleiterelement auf dem Chipbefestigungsteil exakt positioniert ist, das mit gefingen Kosten hergestellt werden kann und das eine starke Bindung zwischen dem Halbleiterelement und dem Chipbefestigungsteil aufweist.
Die Erfindung ist durch die Merkmale des Anspruches 1 gekennzeichnet. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Als Legierung auf der Basis von Nickel, d.h. als Material der ersten Metallschicht, kann eine Nickel-Chrom-Legierung verwendet werden. Als Legierung auf der Basis von Gold-Germanium, d. h. als Material der zweiten Schicht, kann eine Gold-Germanium-Antimon-Legierang oder eine Gold-Germanium-Gallium-Legierung verwendet werden. Das Antimon in der Gold-Germanium-Antimon-Legierung dient dazu, die Kollektor-Emitter-Sättigungsspannung Vco der Halbleitervorrichtung herabzusetzen.
Vorzugsweise liegt der Germanium-Anteil der Gold-Germanium-Legierung im Bereich von 4 bis 20Gew.-%. Falls der Germanium-Anteil kleiner als 4 Gew.-% ist, wird die Legierung so weich, daß das Schneiden in Würfel schwierig ist Ist der Germanium-Anteil größer als 20Gew.-%, dann kann die zweite Metallschicht keine ausreichende Haftung mehr zwischen dem Halbleiterelement und dem Chipbefestigungsteil gewährleisten. Vorzugsweise sollte der Germanium-Anteil im Bereich zwischen 6 und 12Gew.-% liegen. Am günstigsten wird ein Anteil von 12 Gew.-% angesehen, so daß ein Gold-Germaviium-Eutektikum gebildet wird
Vorzugsweise liegt der Antimon-Gehalt der Gold-Germanium-Antimon-Legierung im Bereich von 0,005 bis 1,0 Gew.-% beruhend auf der Menge an Gold-Germanium. Es ist vorteilhafter, wenn der Antimon-Anteil im Bereich zwischen 0,03 und 0,2Gew.-0/o liegt Vorzugsweise weist die erste Metallschicht eine Dicke von 30 bis 500 nm auf, die zweite Metallschicht eine Dicke von 0,8 bis 3,5 μπί und die dritte Metallschicht eine Dicke von 50 bis 500 nm.
Die Erfindung wird durch Ausführungsbeispiele anhand der Zeichnung näher erläutert Es zeigt
Fig. 1 eine Querschniitsansicht eines Halbleiterelements gemäß dieser Erfindung;
F i g. 2 eine Querschnittsansicht einer Halbleitervorrichtung gemäß dieser Erfindung, bei der auf einem Chipbefestigungsteil ein Siliciumchip befestigt ist; und
Fig.3 ein Diagramm, das die Verteilung des thermischen Widerstandes in einer erfindungsgemäßen Halbleitervorrichtung zeigt
Beispiel 1
Wie in Fig. 1 dargestellt, wurde eine erste Metallschicht 12 von ungefähr 100 nm Dicke aus Nickel aus der Gasphase auf einer Oberfläche fe'nes Halbleiterelements 11 mit einem Siliciumsubstrat abgeschieden, in dem PNP-Transistoren 11a, 116, lic und Uc/gebildet wurden. Auf der ersten Metallschicht 12 wurde eine zweite Metallschicht 13 avr, der Gasphase abgeschieden, die aus «iner Gold-Germanium-Legierung (Germanium-Anteil: 12Gew.-°/o) bestand und ungefähr 1,0 μιτι dick war. Das Halbleiterelement 11 wurde dann auf der anderen Oberfläche mittels eines Diamantschneiders angerissen. Danach wurde es in Chips geteilt. Jedes Chip wurde auf einem silberbeschichteten Leiterrahmen 2, wie in Fig.2 dargestellt, befestigt, wobei die zweite Metallschicht als Lötmaterial diente. Auf diese Weise wurden Halbleitervorrichtungen hergestellt, von denen jede ein Halbleiterchip enthielt
Die Ausbeute war höher als die der nach den bekannten Verfahren hergestellten Erzeugnisse. Darüber hinaus wiesen die Vorrichtungen eine niedrigere Kollektor-Emitter-Sättigiingsspannung Vc„ und einen niedrigeren thermischen Widerstand Rn, als die nach bekannten Verfahren hergestellten Halbleitervorrichtungen auf. Genauer gesegt lag Vc„ der Vorrichtungen
zwischen 0,15 und 0,20 Volt während V^ der nach bekannten Verfahren hergestellten Halbleitervorrichtungen zwischen 0,2 und 03 Volt lag. F i g. 3 zeigt die Verteilung des thermischen Widerstandes in Halbleitervorrichtungen Ai und Ai, die nach bekannten Verfahren hergestellt wurden, sowie die Verteilung des thermischen Widerstandes in der Halbleitervorrichtung B nach Beispiel 1. Wie Fig.3 deutlich erkennen läßt war der thermische Widerstand der Halbleitervorrichtungen nach Beispiel 1 niedrig und variierte nur gering von Vorrichtung zu Vorrichtung verglichen zu den bekannten Halbleitervorrichtungen.
Beispiel 2
Es wurden in der gleichen Weise wie bei Beispiel 1 Halbleitervorrichtungen hergestellt mit der Ausnahme, daß in dem Siliciumsubstrat NPN-Transistor-Chips gebildet wurden und die zweite Metallschicht 13 aus einer Gold-Germanium-Antimon-Legierung (Antimon-Anteil: 0,1 Gew.-o/o beruhend auf der Menge an Gold-Gennanium) hergestellt wurde.
Die Ausbeute war höher als die d^; nach bekannten Verfahren hergestellten Erzeugnisse. Äimlich wie bei Beispiel 1 wiesen die Halbleitervorrichtungen eine niedrigere Kollektor-Emitter-Sättigungsspannung Vca und einen niedrigeren thermischen Widerstand Rtj, als die nach bekannten Verfahren hergestellten Halbleitervorrichtungen auf. Der thermische Widerstand R1/, variierte von Halbleiteranordnung zu Halbleiteranordnung nur wenig. Zufolge des Antimon-Anteils in der Gold-Germanium-Antimon-Legierung war die Spannung Vm niedriger als die der Halbleitervorrichtung nach Beispiel 1.
Die beanspruchte Halbleitervorrichtung weist die folgenden Vorteile auf:
1. Da anstelle einer Goldfolie eine extrem kleine Menge an einer Gold-Germanium-Legierung verwendet wird, um die Siliciumchips auf den Chipbefestigungsteilen zu befestigen, werden die Chips so exakt positioniert, daß beim Anbringen der Drähte keine Schwierigkeiten entstehen.
2. Da keine Goldfolie benutzt wird, ist der Verfahrensschritt eine Goldfolie auf einem Chipbefestigungsteil zu plazieren oder eine Einrichtung zur Durchführung dieses Vorgangs nicht erforderlich.
3. Da die Menge an Gold, das in Form einer Gold-Germanium-Legierung verwendet wird, außerordentlich gering ist, kann die Vorrichtung mit niedrigen Kosten hergestellt werden.
4. Da zwischen ein Siliciumsubstrat und einer Goid-Germankim-Legierungsschicht Metallschichten eingefügt werden, die gut sowohl mit Silicium als auch mit der Gold-Germanium-Legierung verbunden werden können, wird eine ausreichend starke Bindung zwischen dem Siliciumchip und dem Chipbefestigungsteil erzielt, wodurch die Zuverlässigkeit der Vorrichtung verbessert wird.
5. Da als Lötmaterial eine Gold-Germanium-Legierung anstelle einer Gold-Silicium-Legierung verwendet wird, kann das Siliciumsubstrat auf einfache Weise in Chips unterteilt werden und das Siliciumsubstrat kann auf der oberen Fläche längs Würfellinien angerissen werden, nicht auf den Legierungsschichten. Die Verwendung der Gold-Germanium-Legierung erleichtert das Brechen des Siliciumsubstrats in Chips aus dem folgenden Grund. Der Siliciumgehalt in der eutektischen
Gold-Silicium-Verbindung beträgt 2,85 Gew.-%. während der Germaniumgehalt in der eutektischen Gold-Germanium-Verbindung 12Gew.-% beträgt. Die spezifischen Dichten von Gold, Silicium und Germanium sind 19,3; 2,42 bzw. 5,46. Somit nimmt volumenmäßig Silicium 19% der eutektischen Gold-Silicium-Legierung ein, während Germanium 33% der Gold-Germanium-Legierung einnimmt. Offensichtlich ist damit volumenmäßig der Goldgehalt in der eutektischen Gold-Germanium-Legierung viel kleiner als in der eutektischen Gold-Silicium-Legierung.
Im allgemeinen wird das Metall aus der Gasphase unter einem Druck von 13,33 bis 1,333 Pa niedergeschlagen b/w. abgeschieden. Die Temperatur, bei der Gold einen derartigen Dampf- bzw. Gasdruck aufweist, ist nahezu gleich der Temperatur, bei der Germanium einen solchen Dampfdruck hat. Mit anderen Worten sind die Dampfdrücke von Gold \ind Germanitim bei einer für die Dampfab-Scheidung von Gold und Germanium geeigneten Temperatur nahezu gleich groß. Anders als bei Gold-Silicium oder Gold-Antimon kann Gold-Germanium leicht ohne fraktionelles Verdampfen aufgedampft werden. Zum Beispiel hat der Dampfdruck von Gold und Germanium bei 2000 K den Wert 73,33 Pa. Der Dampfdruck von Silicium hat bei 2000 K einen Wert von 3.999 Pa.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Halbleitervorrichtung, umfassend
(a) einen Träger (2),
(b) ein auf diesem angebrachtes Halbleiterelement (11) und
(c) zwischen dem Halbleiterelement und dem Träger, dem Halbleiterelement zugewandt eine Nickel enthaltende Schicht (erste Schicht) und, dem Träger zugewandt, eine Schicht aus einer Gold-Germanium-Legierung oder aus einer Legierung auf der Basis von Gold-Germanium (zweite Schicht),
DE2930789A 1978-07-28 1979-07-28 Halbleitervorrichtung Expired DE2930789C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9141778A JPS5519807A (en) 1978-07-28 1978-07-28 Semiconductor device
JP9141878A JPS5519808A (en) 1978-07-28 1978-07-28 Semiconductor device

Publications (2)

Publication Number Publication Date
DE2930789A1 DE2930789A1 (de) 1980-02-07
DE2930789C2 true DE2930789C2 (de) 1983-08-04

Family

ID=26432851

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2930789A Expired DE2930789C2 (de) 1978-07-28 1979-07-28 Halbleitervorrichtung

Country Status (1)

Country Link
DE (1) DE2930789C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0048768B1 (de) * 1980-09-29 1986-01-22 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem auf einem metallischen Substrat gelöteten Halbleiterelement
JPS59193036A (ja) * 1983-04-16 1984-11-01 Toshiba Corp 半導体装置の製造方法
US7820474B2 (en) 2007-01-09 2010-10-26 International Business Machines Corporation Metal catalyzed selective deposition of materials including germanium and antimony
WO2009093994A1 (en) * 2008-01-25 2009-07-30 International Business Machines Corporation Metal catalyzed selective deposition of materials including germanium and antimony

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3200490A (en) * 1962-12-07 1965-08-17 Philco Corp Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials
DE1639366B2 (de) * 1968-01-26 1975-10-02 Konstantin Andrejewitsch Preobraschenzey Verfahren zur Herstellung eines Kontaktes für Halbleiterbauelemente
DE2359640C2 (de) * 1973-11-30 1983-09-15 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Elektrischer Anschlußkontakt an einen Halbleiterkörper und Verwendung

Also Published As

Publication number Publication date
DE2930789A1 (de) 1980-02-07

Similar Documents

Publication Publication Date Title
DE2930779C2 (de) Halbleitervorrichtung
DE1965546C3 (de) Halbleiterbauelement
DE2142146C3 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
EP0182184B1 (de) Verfahren zum blasenfreien Verbinden eines grossflächigen Halbleiter-Bauelements mit einem als Substrat dienenden Bauteil mittels Löten
DE2154026A1 (de) Verfahren zum Herstellen von Halb leiterbauelementen
DE1027325B (de) Verfahren zur Herstellung von Silicium-Legierungs-Halbleiter-Anordnungen
DE2111572A1 (de) Verfahren zum Verbinden von Metallen
DE2041497B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3200788C2 (de)
DE2229070A1 (de) Verfahren zum befestigen eines halbleiterkoerpers an einem substrat
DE10139111A1 (de) Verfahren für das Verbinden eines leitfähigen Klebers und einer Elektrode sowie einer verbundenen Struktur
DE3138718A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3413885C2 (de)
EP0477600A1 (de) Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat
DE3017502A1 (de) Verfahren zur herstellung von monolithischen halbleiterbauelementen
DE2930789C2 (de) Halbleitervorrichtung
DE1789062C3 (de) Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen
DE60028275T2 (de) Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren
DE1646795C3 (de) Trägerkörper für einen Halbleiterkörper einer Halbleiteranordnung und Verfahren zu seiner Herstellung
DE19730118A1 (de) Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1236081B (de) Verfahren zur Herstellung von ohmschen Kontakten an Halbleiterbauelementen
DE102008054415A1 (de) Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
DE3110080A1 (de) Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung
DE3641524A1 (de) Verfahren zur herstellung eines halbleiterbauelements

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W., DIPL.-PHYS. DR.RER.NAT. KRAMER, R., DIPL.-ING.,8000 MUENCHEN ZWIRNER, G., DIPL.-ING. DIPL.-WIRTSCH.-ING., 6200 WIESBADEN HOFFMANN, E., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN