DE2041497B2 - Verfahren zum Herstellen eines Halbleiterbauelementes - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelementes

Info

Publication number
DE2041497B2
DE2041497B2 DE2041497A DE2041497A DE2041497B2 DE 2041497 B2 DE2041497 B2 DE 2041497B2 DE 2041497 A DE2041497 A DE 2041497A DE 2041497 A DE2041497 A DE 2041497A DE 2041497 B2 DE2041497 B2 DE 2041497B2
Authority
DE
Germany
Prior art keywords
silver
carrier plate
layers
semiconductor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2041497A
Other languages
English (en)
Other versions
DE2041497A1 (de
Inventor
Yoshitada Itami Hyogo Yoneda (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE2041497A1 publication Critical patent/DE2041497A1/de
Publication of DE2041497B2 publication Critical patent/DE2041497B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/018—Compensation doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9265—Special properties
    • Y10S428/929—Electrical contact feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y10T428/12396—Discontinuous surface component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12701—Pb-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12722—Next to Group VIII metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/1275—Next to Group VIII or IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12778—Alternative base metals from diverse categories

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Ceramic Products (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauelements mit einem Halbleiterplättchen mit mindestens einem pn-Übergang und einer mit dem Halbleiterplättchen verbundenen Trägerplatte, bei welchem zunächst eine erste Verbindungsscnicht aus einem geschmeidigen Metall auf eine der Hauptflächen des Halbleiterplättchens aufgebracht wird, dann eine zweite Verbindungsschicht aus einem geschmeidigen Metall auf eine der Hauptflächen der Trägerplatte aufgebracht wird, und schließlich die ersten und zweiten Verbindungsschichten miteinander
ίο in Berührung gebracht werden und die so gebildete Anordnung erwärmt wird.
Weil Halbleiterplättchen aus Halbleitermaterialien, wie z. B. aus Silizium oder Germanium, hergestellt werden, die im allgemeinen geringe Festigkeit haben und zerbrechlich sind, ist es allgemein üblich, diese Halbleiterplättchen mit Trägerplatten, z. B. durch Löten, zu verbinden. Die Verbindung der Trägerplatte mit dem Halbleiterplättchen kann durch Dazwischenlegen eines Lötmaterials und Aufheizen der Zwischenlagt; durchge-
ao führt werden, so daß eine Temperatur höher als der Schmelzpunkt des Lötmaterials hergestellt wird, um es. zu schmelzen. Aluminium und seine Legierungen werden oft als Lötmaterialien verwendet. Bei einem aus Aluminium zusammengesetzten Lötmaterial ist es not-
a5 wendig, das Aluminium auf eine hohe Temperatur, in der Regel auf 6000C, zu erwärmen, um es zu schmelzen. Solch eine hohe Temperatur kann bewirken, daß nach Fertigstellung der Verbindung in dem Halbleitermaterial für das einzelne Halbleiterplättchen beim Abkühlen auf Raumtemperatur eine Wärmespannung erzeugt wird. Bekanntlich entwickelt sich die Wärmespannung auf Grund eines Unterschiedes im Wärmeausdehnungskoeffizienten der Materialien des Halbleiterplättchens und der Trägerplatte und hat eine Größe, welche von der Löttemperatur, der Materialart und der Form der Trägerplatte, der Materialart und -dicke der eingeschlossenen Lötschicht usw. abhängig ist. Eine Steigerung der Löttemperatur ergibt eine Steigerung der Größe der Wärmespannung. Es ist festgestellt worden, daß ein Wachstum der in einem Material für Halbleiterplättchen entwickelten Wärmespannung zusätzlich zum Herbeiführen von Brüchen in dem Halbleiterplättchen eine starke Verschlechterung der elektrischen Charakteristiken, wie z. B. einen Abfall der Spannungsfestigkeit, ein Anwachsen von Verlustströmen usw., für das hergestellte Bauelement bewirkt, auch wenn das Halbleiterplättchen nicht zu Bruch geht. Ferner kann jeder Unterschied im Wärmeausdehnungskoeffizienten zwischen den Materialien des Halbleiterplättchens und der entsprechenden Trägerplatte ein Verbiegen des gesamten Halbleiterbauelements bewirken, ähnlich wie bei einem Bimetall. Wenn eine Elektrode in zusammengepreßten Kontakt mit einem Halbleiterplättchen und einer Trägerplatte, welche miteinander verbunden sind, gebracht wird, kann eine derartige Biegung den Kontakt der Elektrode mit der benachbarten Platte oder Trägerplatte ungünstig beeinflussen, was wiederum dazu führt, daß die elektrischen und thermischen Widerstände zwischen den sich berührenden Teilen anwachsen, ebenso wie die Widerstandsfähigkeit gegen den Überstrom nachläßt.
Da in der jüngsten Vergangenheit sowohl die Spannungsfestigkeit als auch die Strombelastbarkeit von Halbleiterbauelementen angewachsen sind, können in zunehmendem Maße eingebaute Halbleiterplättchen mit größeren Abmessungen geliefert werden, so daß Halbleiterplättchen mit einem Durchmesser von beispielsweise 40 bis 50 mm hergestellt werden können
Bei derartigen Plättchen mit großen Abmessungen kann es wegen der höheren Temperaturen, wie oben beschrieben, nicht gestattet werden, die darauf einwirkende Wärmespannung zu vernachlässigen. Deshalb ist es sehr wünschenswert, die auf die Halbleiterplättchen einwirkende Wärmespannung zu vermindern.
Außerdem können in einer Lötmaterialschicht Hohlräume auftreten. Es ist schwierig, die Bildung solcher Hohlräume zu vermeiden, besonders wenn ein Halbleiterplättchen mit großen Abmessungen auf die entsprechende Trägerplatte mit einer großen Kontaktfläche gelötet wird. Mit anderen Worten, es ist sehr schwierig, auf der gesamten Lötfläche eine zuverlässige Lötung durchzuführen, und die sich ergebende Lötfläche führt zu einem Anwachsen der elektrischen und thermischen Widerstände.
Zur Behebung dieser Mangel sind bereits einige Anstrengungen unternommen worden. So ist z. B. in der CH-PS 393 545 ein Verfahren zum großflächigen Verbinden einer Elektrode einer Halbleiteranordnung mit einem Kontaktteil bekanntgeworden, bei welchem die einander gegenüberliegenden Flächen eines Kontaktblockes und eines mit einer Bleischicht versehenen Halbleiterplättchens vor dem Verbinden mit einem gut benetzenden Material, z. B. Indiumüberzügen, versehen werden, das beim Verbinden geschmolzen wird. Da3 zusätzliche Aufbringen des gut benetzenden Materials führt nicht nur zu verlängerter Bearbeitungszeit, sondern gleichzeitig auch zu erhöhten Material- und Vorrichtungskosten.
Außerdem ist durch die DT-AS 1 170 558 ein Verfahren zum Herstellen einer Halbleiteranordnung bekanntgeworden, bei welchem auf dem Boden eines Kupfergehäuses nacheinander eine Goldschicht, ein Halbleiterplättchen und wieder eine Goldschicht angeordnet und mit einer Kupferelektrode angepreßt werden. Dabei ist zwischen dem Halbleiterplättchen und den Goldschichten jeweils eine dünne Nickelauflage angeordnet. Eine Verbindung zwischen Goldschicht und Boden bzw. zwischen Goldschicht und Kupferelektrode wird nicht hergestellt, sondern die Teile werden lediglich in gleitender Berührung gehalten, wobei die bereits oben erwähnten Nachteile auftreten können.
Der Erfindung liegt daher die Aufgabe zugrunde, ein neues und verbessertes Halbleiterbauelement mit einem Halbleiterplättchen zu schaffen, welches zuverlässig und fehlerfrei und auf der gesamten Verbindungsfläche mit einer entsprechenden Trägerplatte verbunden ist.
Diese Aufgabe wird erfindungsgemäß nach einem Verfahren der eingangs genannten Art dadurch gelöst, daß die Anordnung auf eine Temperatur erwärmt wird, welche niedriger als die Schmelzpunkte der geschmeidigen Metalle der ersten und zweiten Verbindungsschichten liegt, während ein Druck auf die Anordnung ausgeübt wird.
Vorzugsweise werden die erste und zweite geschmeidige metallische Verbindungsschicht unter einem Druck von 1,5 bis 2,2kp/mm2 miteinander in Kontakt gebracht und unter diesem Druck auf eine Temperatur zwischen 150° und 300°C aufgeheizt.
Die Trägerplatte wird vorteilhaft aus einem Metall hergestellt, dessen Wärmeausdehnungskoeffizient dem des für das Halbleiterplättchen verwendeten Materials nahekommt.
. Die Verbindungsschicht aus geschmeidigem Metall besteht vorzugsweise aus Gold, Silber, Blei einer Silber-Blei-Legierung, Zinn, einer Silber-Zinn-Legierung oder Kadium, das Halbleiterpiättchen vorzugsweise aus Silizium oder Germanium und die Trägerplatte vorzugsweise aus Molybdän, Wolfram, Tantal oder einer Silber-Wolfram-Legierung.
Durch das erfindungsgemäße Verfahren wird erreicht, daß die Verbindungsschichten und dadurch die Trägerplatte und das Halbleiterplättchen auf der gesamten Verbindungsteile gleichmäßig miteinander verbunden sind. Ferner ist eine Oberflächenbehandlung des Halbleiterplättchens zur Erhöhung der Spannungsfestigkeit vor der Verbindung mit der Trägerplatte möglich, ebenso wie aas Aufbringen einer Isolierschicht, ohne daß die behandelte Oberfläche bzw. die Isolierschicht beeinträchtigt wird, weil das Verbinden bei relativ niedrigen Temperaturen durchgeführt wird. So kann die Oberflächenbehandlung des Halbleiterplättchens getrennt von der Trägerplatte durchgeführt werden, so daß keine Teilchen aus der Trägerplatte herausgelöst werden, die sich dann auf dem Halbleiterplättchen absetzen könnten.
Die Erfindung wird im folgenden unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigt
F i g. 1 einen Schnitt durch ein erfindungsgemäß aufgebautes Halbleiterbauelement,
F i g. 2 einen auseinandergezogenen Schnitt des in F i g. 1 dargestellten Elements,
F i g. 3 einen Schnitt durch eine andere Art eines erfindungsgemäß aufgebauten Halbleiterbauelements und
F i g. 4 einen auseinandergezogenen Schnitt des in F i g. 3 dargestellten Elements.
In F i g. 1 ist ein Halbleiterbauelement 100 dargestellt, das aus einem Halbleiterplättchen 10 aus irgendeinem geeigneten Halbleitermaterial, z. B. Silizium, und einer Trägerplatte 30 besteht. Nur zum Zweck der Darstellung ist angenommen, daß das Halbleiterplättchen 10 aus Silizium als Arbeitsdiode mit einem pn-Übergang 12 hergestellt ist. Jedoch ist klar, daß das Halbleiterplättchen 10 auch aus Germanium oder einem anderen Halbleitermaterial hergestellt und ein Leistungstransistor oder ein Thyristor sein kann. Bei Leistungstransistoren enthält das Halbleiterplättchen 10 zwei nicht dargestellte pn-Übergänge, und für Thyristoren enthält es drei oder vier nicht dargestellte pn-Übergänge. Der pn-Übergang 12 kann durch Diffundieren einer η-Unreinheit von einer Oberfläche eines Substrats aus p-Silizium und durch Diffundieren einer p-Unreinheit von einer Oberfläche, wenn es sich um Silizium vom η-Typ handelt, in dem Plättchen 10 gebildet werden.
Wie die F i g. 1 zeigt, enthält das Plättchen 10 einen durch einen n- und einen p-Bereich abgegrenzten pn-Übergang 12 und ein Paar entgegengesetzter Hauptflächen 14 und 16, welche im wesentlichen parallel zueinander liegen. Ein Paar ohmische Kontaktschichten 18 und 20 sind auf den oberen und unteren Hauptflächen 14 und 16, wie in F i g. 1 zu sehen, angebracht, welche mit den n- bzw. p-Bereichen in nicht gleichgerichteten Kontakt gebracht werden. Die beiden Kontaktschichten 18 und 20 auf den entsprechenden Hauptflächen 14 und 16 können durch Anlagern von Nickel, Aluminium, Gold, Silber usw. auf den Hauptflächen durch Aufdampfen oder Plattieren nach dem Stand der Technik hergestellt werden.
Erfindungsgemäß wird eine aus einem geschmeidigen, metallischen Material hergestellte Verbindungsschicht 22 auf die ohmische Kontaktschicht 20 aufgebracht und bedeckt deren gesamte Oberfläche. An dieser Stelle kann jedes geeignete, geschmeidige, metalli-
sehe Material auf der ohmischen Kontaktschicht 20 z. B. durch das bekannte Aufdampfen oder Plattieren angelagert werden, Solch ein geschmeidiges, metallisches Material sollte eine hohe elektrische Leitfähigkeil aufweisen. Geeignet dafür sind /.. B. Gold, Silber, Blei, Silber-Blei-Legierungen, Zinn, Silber-Zinn-Legierungcn und Kadium. Aufdampfen oder Plattieren wird zum Anlagern eines der geschmeidigen, metallischen Materialien bis zu einer geeigneten Dicke, vorzugsweise zwischen 10 und 15 μιη verwendet, wie es gerade für die ohmischen Kontaktschichten 20 genau beschrieben wurde.
Das Abschälen der so hergestellten Schichten 18, 20 und 22 von dem Plättchen 10 muß durch ein geeignetes Mittel, z. B. durch Sintern, verhindert werden. Beim Sintern solcher Auflagen ist es notwendig, sie auf eine Temperatur zu bringen, die etwas niedriger liegt, als der Schmelzpunkt der Schichten 18,20 und 22. Da diese Temperatur von der Art des für die Schichten verwendeten Materials abhängt, müssen die Schichten auf eine hohe Temperatur gebracht werden, in der Regel mindestens 5000C. Dabei ist jedoch zu bemerken, daß eine derart hohe Temperatur das Plättchen 10 keinen nen nenswerten hohen thermischen Beanspruchungen unterwirft, und zwar aus dem folgenden Grunde: Alle die Schichten 18, 20 und 22 sind verglichen mit dem Plättchen 10, welches mindestens eine Dicke von 200 bis 300 μηι hat, sehr dünn. Zum Beispiel kann ihre Dicke zwischen 10 und 20 μιη liegen. Unter diesen Umständen wird eine thermische Beanspruchung auf Grund des Unterschiedes im Wärmeausdehnungskoeffizienten zwischen den Materialien für die Schichten 18, 20 und 22 und dem Plättchen 10 durch die dünnen Schichten 18, 20 und 22 absorbiert.
Auf diese Weise sind die Kontakt- und Verbindungsschichten 18 und 20 bzw. 22 starr mit dem Plättchen 10 verbunden, wie es im oberen Teil der F i g. 2 dargestellt ist.
Um das Plättchen 10 zu verstärken, wird ein Stützblock oder eine Trägerplatte, in der F i g. 1 allgemein mit der Bezugszahl 30 bezeichnet, gesondert vorbereitet. Die Trägerplatte 30 ist vorzugsweise aus einem Material mit einem ähnlichen Wärmeausdehnungskoeffzienten wie die Plättchen 10 hergestellt. Wenn das Plättchen 10 entweder aus Silizium oder Germanium gefertigt ist, wird die Trägerplatte 30 vorzugsweise aus Molybdän, Wolfram, Tantal oder einer Silber-Wolfram-Legierung hergestellt Die Trägerplatte 30 weist mindestens auf einer ihrer entgegengesetzten Hauptflächen, in diesem Fall auf der oberen Fläche 32, wie in F i g. 1 zu sehen ist, eine flache, glatte, geläppte Oberfläche auf, auf der das Plättchen 10 gehalten und befestigt wird.
Wie bei dem Plättchen 10 ist eine Verbindungsschicht 34 ähnlich der Verbindungsschicht 22 auf der oberen Hauptfläche der Trägerplatte 30 z. B. durch Aufdampfen oder Plattieren nach dem Stand der Technik angebracht. Die Verbindungsschicht 34 sollte aus einem geschmeidigen, metallischen Material ähnlich dem der Verbindungsschicht 22, hergestellt sein. Es hat sich herausgestellt, daß die Verbindungsschicht 34 vorzugsweise aus demselben Material wie die Verbindungsschicht 22 ist, und zwar deshalb, weil bei Herstellung der Schichten aus verschiedenem Material zu befürchten ist, daß die miteinander verbundenen Teile der Schichten den thermischen und elektrischen Widerstand vergrößern, was als Ergebnis einer Störung der Atomanordnung in dem verbundenen Teil anzusehen ist. Wenn es gewünscht wird, kann die Verbindungsschicht 34 gesintert sein. Im unteren Teil der F i g. 2 ist die Trägerplatte 30 dargestellt, nachdem sie wie oben beschrieben behandelt wurde.
Dann werden das Plättchen 10 und die Trägerplatte 30 miteinander zu dem Halbleiterelement einheitlicher Struktur 100 miteinander verbunden. Das Plättchen 10 liegt auf der Trägerplatte 30, die beiden Verbindungsschichlcn 22 und 34 werden unter einem angemessenen ίο Druck in Kontakt miteinander gebracht und anschließend auf eine relativ niedrige Temperatur erwärmt.
Es hat sich herausgestellt, daß ein Druck zwischen 1,5 bis 2,2 kp/mm2, der auf die Verbindungsschichten 22 und 34 aufgebracht wird, zu einem zufriedenstellenden Ergebnis führt. Um einen angemessenen Druck auf die Schichten 22 und 34 aufzubringen und zu halten, können federbelastete Druckeinrichtungen herkömmlichen Aufbaus benutzt werden. Sie erzeugen den Druck und erhalten ihn über die obere Kontaktschicht 18 des
ao Plättchens 10 und die nicht mit einer Verbindungsschicht versehene Fläche, d. h. die untere Fläche, wie F i g. 1 und 2 zeigen, der Trägerplatte 30 aufrecht.
Während die Herstellung eines einzelnen Halbleiterelementes 100 beschrieben wurde,· ist leicht zu verstehen, daß eine Vielzahl von Halbleiterelementen gleichzeitig und in ähnlicher Weise hergestellt werden können. Eine Vielzahl halbleitender Plättchen wie sie im oberen Teil der l· i g. 2 dargestellt sind, und Trägerplatten, wie sie im unteren Teil der F i g. 2 dargestellt sind, werden in gleicher Anzahl getrennt hergestellt. Dann werden die Plättchen und Trägerplatten paarweise in der oben beschriebenen Art übereinandergelegt. Danach werden die obenliegenden Plättchen und die Trägerplatten mit irgendwelchen gewünschten Mitteln so angeordnet, daß gleichzeitig ein angemessener Druck aufgegeben werden kann.
Ein einzelnes oder viele Paare der Plättchen und Trägerplatten, welche unter Druck in Kontakt gehalten werden, werden in einem geeigneten Ofen mit einem Thermostaten angeordnet und auf eine dem Material, der Dicke und Kontaktfläche usw. jeder Verbindungsschicht 22 oder 34 entsprechenden Temperatur für einen von den gleichen Faktoren abhängigen Zeitraum aufgeheizt. Es ist zu bemerken, daß die Aufheiztemperatur beträchtlich niedriger als der Schmelzpunkt oder die Schmelzpunkte des oder jeden Materials für die beiden Verbindungsschichten 22 und 34 liegen sollte. Ferner sollte die Aufhetzung vorzugsweise in einer Atmosphäre inerten Gases durchgeführt werden.
Es ist bekannt daß Gold, Silber, Blei, Zinn und Kadium bei Temperaturen von 1063°, 960°, 327°, 231° bzw 3200C geschmolzen werden. Auch Silber-Blei-Legie rangen haben ihre Schmelzpunkte zwischen derr Schmelzpunkt ihrer Bestandteile genauso wie Silber Zinn-Legierungen. Deshalb liegt die Aufheiztemperatui erfindungsgemäß vorzugsweise zwischen 150° unc 300° C für aus Gold oder Silber hergestellte Verbin dungsschichten 22 und 34, zwischen 150° und 2500C füi aus Silber-Blei-Legierungen, Silber-Zinn-Legierungen Blei oder Kadium hergestellte Verbindungsschichten Z und 34 und zwischen 150° bis 200° C für aus Zinn her gestellte Verbindungsschichten. Deshalb liegt im allge meinen eine zweckmäßige Aufheiztemperatur zui Durchführung der Erfindung zwischen 150° und 3000C Es ist die Erscheinung gefunden worden, daß bein Inverbindungbringen zweier Körper ähnlichen ode unähnlichen geschmeidigen Metalles unter einen Druck von 1,5 bis 22 kp/mm2 und einer einige Stundet
andauernden Aufhei/.ung auf eine Temperatur, die niedriger als der Schmelzpunkt oder die Schmelzpunkte von ihnen liegen und in der Regel zwischen 100° und 300" C liegen, beide Körper weich werden, bis sie miteinander verbunden sind. Die Verbindung der Verbindungsschichten 22 und 34 wird durch den gerade beschriebenen Vorgang bewerkstelligt. So wird (werden) das (die) Plättchen und die Trägerplalte(n) miteinander /u einem (mehreren) Halbleiterelement(en) einheitlichen Aufbaues, wie er in F i g. I dargestellt ist. miteinander verbunden.
Dann können die so hergestellten Hnlblcitcrelemente in verschiedenen Typen von Halblcitereinrichtungen eingebaut werden. Das Halbleiterelement 100, wie es in F i g. I dargestellt ist, ist besonders geeignet zur Verwendung in unter Druck stehenden Halbleitcreinrichtungen, in denen das Halbleiterelement von einem Gehäuse hermetisch umschlossen ist, so daß dadurch auf das Planchen und die Trägerplatte ein Druck in einer Richtung ausgeübt wird, daß sie zu einem Kontakt miteinander zusammengedrückt werden. Dieser Druck stellt sicher, daß das Plättchen wirksam mit der Trägerplatte verbunden ist.
Wie oben beschrieben, wird die Verbindung der geschmeidigen, metallischen Verbindungsschichten 22 und 34 durch Aufheizen auf eine Temperatur, die niedriger als ihr Schmelzpunkt oder ihre Schmelzpunkte sind, durchgeführt. Dieses Maß ist zum Absenken der in dem Material des Plätlchcns 10 während des Heizens entwickelten Wärmespannung wirkungsvoll. Wenn die Verbindung bei einer höheren Temperatur erfolgt, ist das Plättchen 10 aus den folgenden Gründen höheren Wärmespannungen unterworfen. Wenn das Plättchen 10 mit der sowohl in mechanischer Festigkeil als auch Dicke starken Trägerplatte 30 verbunden ist. wird die auf die Halblciteiclementc 100 durch einen Unterschied des Wärmeausdehnungskoeffizienten zwischen dem Plättchen und der Trägerplatte aufgebrachte Wärmespannung direkt auf das Plättchen ausgeübt, jedoch kaum von der Trägerplatte 30 aufgenommen, weil die letztere sehr hohe mechanische Festigkeil aufweist. Auf tier anderen Seite bewirkt die Verbindung der Verbindungsschichten 22 und 34 bei einer niederen Temperatur ein Absinken um eine Differenz in der Größe der Wärmeausdehnung zwischen dem Plättchen 10 und der Trägerplatte 30 und daher in der entsprechenden Wärmebeanspruchung, welche auf das Plättchen ausgeübt wird.
Ferner erlaubt die Verwendung einer Verbindungstemperatur, die niederer als der Schmelzpunkt des oder der geschmeidigen Metalle liegt, daß die Verbindungsschichten 22 und 34. ohne daß sie schmelzen, miteinander verbunden werden. Das stellt sicher, daß die Verbindungsschichnen 22 und 34 auf der gesamten Verbindungsfläche gleichmäßig miteinander verbunden sind. Wenn derartige Verbindungsschichten durch Schmelzen ihres Materials oder ihrer Materialien miteinander verbunden werden, ergeben sich Hohlräume in den einzelnen miteinander verbundenen Teilen und führen wie beim Löten zur Bildung eines nicht einheitlich verbundenen Teiles.
Die Erfindung hat auch andere Vorteile. Halbleitende Plättchen, wie das Plättchen SO, werden gewöhnlich einer Oberflächenbehandlung unterworfen, bevor sie in den entsprechenden Halbleitereinrichtungen zusammengebaut werden, damit ihre Spannungsfestigkeit zunimmt. Solch eine Oberflächenbehandlung besteht darin, die das Plättchen umgebenden Oberflächen, die sich zwischen den einander gegenüberliegenden Hauptflächen erstrecken, in bezug auf die Ebene der in der Platte angeordneten pn-Verbindung abzuschrägen, zu ätzen und mit einer geeigneten elektrischen Isolierschicht zu umhüllen. Wenn die umgebende Plättchenoberfläche einer hohen Temperatur ausgesetzt wird, geht die elektrische Isoliereigenschaft in der Wirksamkeit zurück Dies führt unvermeidlich dazu, daß das Plättchen wieder einer Oberflächenbehandlung unterworfen werden
ίο muß. Wenn der Vorgang der Verbindung des Plättchens mit der entsprechenden Trägerplatte durch Anwendung einer hohen Temperatur durchgeführt wird muß das Plättchen deshalb vor der Oberflächenbehandlung, wie sie oben beschrieben wurde, mit der Trägerplatte verbunden werden. Wenn so vorgegangen wird kann ein schweres Metall oder Metalle von der Trägerplatte in der besonderen Ätzlösung herausgelöst werden und dann auf der Oberfläche des nicht mit einer elektrischen Isolierung bedeckten Plältchens angela-
ao gert werden. Das führt zu einer Verschlechterung der elektrischen Charakteristiken des Plättchens.
Auf der anderen Seite erlaubt es die niedere, erfindungsgemäße Verbindungstemperatur, die Verbindung nach der oben erwähnten Oberflächenbehandlung
s5 durchzuführen, d. h., das Plättchen mit der Isolierung kann mit der Trägerplatte ohne Verschlechterung der elektrischen Isolationseigenschaften der Isolierung verbunden werden, wenn diese Verbindung bei einer niederen Temperatur durchgeführt wird. Daher kann nut das Plättchen der Oberflächenbehandlung unterworfer werden, während die Trägerplatte von dem Plättchen körperlich entfernt ist, ohne daß befürchtet werden muß, daß aus der Trägerplatte gelöstes schweres Metall oder Metalle an der Oberfläche des Plättchens an· gelagert werden.
Wenn die einzelnen Plättchen sehr dünn sind, ist e; schwierig, das Plättchen allein zu handhaben, was zi der Schwierigkeit führt, der nur das Plättchen bei dei Oberflächenbehandlung, wie oben beschrieben, unterworfen ist. Jedoch ist es bei Plättchen, die ungefähi 1 mm dick sind, möglich, sie der Oberflächenbehandlung zu unterwerfen, während sie körperlich von der entsprechenden Trägerplatten getrennt sind.
Die F i g. 3 und 4, in denen gleiche Bezugszahlen, der in den F i g. 1 und 2 gezeigten Teilen gleiche Teile be zeichnen, stellen eine Abänderung der Erfindung dar Die dargestellte Anordnung unterscheidet sich von dei F i g. 1 nur dadurch, daß eine Verbindungsfolie 40 au: einem geschmeidigen, metallischen Material zwischer den Verbindungsschichten 22 und 34 angeordnet ist Die Verbindungsfolie 40 ist im Material den Verbin dungsschichten 22 oder 34 ähnlich. Jedoch ist sie vor zugsweise aus demselben Material wie die Verbindungsschichten 22 und 34 hergestellt, um die thermi sehen und elektrischen Widerstände weiter zu vermindern, die durch den verbundenen Teil der Verbindungsschichten 22 und 34 und der Verbindungsfolie 40 er zeugt werden.
Wie am besten in F i g. 4 dargestellt ist. weist di( Verbindungsfolie 40 ein Paar einander gegenüberlie gender Hauptflächen 42 und 44 auf. welche im wesentli chen parallel zueinander liegen. Die Verbindungsfolu 40 ist zwischen dem Plättchen 10 und der Trägerplatü 30, wie sie vorher in Verbindung mit F i g. 1 beschrie ben wurden, eingeschoben und wird an den Hauptflä chen 42 und 44 von den Verbindungsschichten 22 bzw 34 berührt. Dann werden das Plättchen 10, die Verbin dungsfolie 40 und die Trägerplatte 30 in der gleichet
409530/33
Weise wie vorher in Verbindung mit den F i g. I und 2 beschrieben, zu einer einheitliehen Struktur miteinander verbunden. Die Gegenwart der Verbindungsfolie 40 erlaubt die weitere Verminderung der Dicke der Vcrbindungsschichlen 22 und 34 und dadurch die Verminderung der Wiirmebeanspruchung, die auf das Plättchen 10 und die Trägerplatte 30 von den Verbindungsschichten 22 und 34 ausgeübt wird.
Hierzu 1 Blatt Zeichnungen

Claims (9)

Patentansprüche:
1. Verfahren zum Herstellen eines Halbleiterbauelements mit einem Halbleiterplättchen mit mindestens einem pn-übergang und einer mit dem Halbleiterplättchen verbundenen Trägerplatte, bei welchem zunächst eine erste Verbindungsschicht aus einem geschmeidigen Metall auf eine der Hauptflächen des Halbleiterplättchens aufgebracht wird, dann eine zweite Verbindungsschicht aus einem geschmeidigen Metall auf eine der Hauptflächen der Trägerplatte aufgebracht wird, und schließlich die ersten und zweiten Verbindungsschichten miteinander in Berührung gebracht werden und die so gebildete Anordnung erwärmt wird, dadurch gekennzeichnet, daß die Anordnung (10, 22, 34, 40) auf eine Temperatur erwärmt wird, welche niedriger als die Schmelzpunkte der geschmeidigen Metalle der ersten und zweiten Verbindungsschichten (22, 34) liegt, während ein Druck auf die Anordnung ausgeübt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Druck zwischen 1,5 und 2,2 kp/mm2 liegt und die Anordnung auf eine Temperatur zwischen 150° und 300°C erwärmt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Material für die Trägerplatte etwa den gleichen Wärmeausdehnungskoeffizienten wie das des Halbleiterplättchens aufweist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Halbleiterplättchen aus Silizium oder Germanium und die Trägerplatte aus Molybdän, Wolfram, Tantal oder einer Silber-Wolfram-Legierung hergestellt werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungsschicht aus Gold, Silber, Blei, einer Silber-Blei-Legierung, Zinn, einer Silber-Zinn-Legierung oder Kadium hergestellt wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste und die zweite Verbindungsschicht aus dem gleichen geschmeidigen Metall hergestellt werden.
7. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß die erste Verbindungsschicht über eine Verbindungsfolie aus geschmeidigem Metall unter dem vorbestimmten Druck mit der zweiten Verbindungsschicht in Berührung gebracht wird und daß die Aufhetzung auf eine Temperatur erfolgt, die niedriger als der niedrigste Schmelzpunkt eines der geschmeidigen Metalle ist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß jedes der geschmeidigen Metalle für die erste und zweite Verbindungsschicht und die Verbindungsfolie aus Gold, Silber- Blei, einer Silber-Blei-Legierung, Zinn, einer Silber-Zinn-Legierung oder Kadium besteht.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die erste und zweite Verbindungsschicht und die Verbindungsfolien aus dem gleichen geschmeidigen Metall bestehen.
DE2041497A 1969-08-25 1970-08-20 Verfahren zum Herstellen eines Halbleiterbauelementes Pending DE2041497B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6707469 1969-08-25

Publications (2)

Publication Number Publication Date
DE2041497A1 DE2041497A1 (de) 1971-03-18
DE2041497B2 true DE2041497B2 (de) 1974-07-25

Family

ID=13334339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2041497A Pending DE2041497B2 (de) 1969-08-25 1970-08-20 Verfahren zum Herstellen eines Halbleiterbauelementes

Country Status (3)

Country Link
US (1) US3657611A (de)
DE (1) DE2041497B2 (de)
GB (1) GB1297046A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3446780A1 (de) * 1984-12-21 1986-07-03 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren und verbindungswerkstoff zum metallischen verbinden von bauteilen

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1389542A (en) * 1971-06-17 1975-04-03 Mullard Ltd Methods of securing a semiconductor body to a support
US3913216A (en) * 1973-06-20 1975-10-21 Signetics Corp Method for fabricating a precision aligned semiconductor array
US3945111A (en) * 1974-01-03 1976-03-23 Motorola, Inc. Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system
US4077045A (en) * 1974-01-03 1978-02-28 Motorola, Inc. Metallization system for semiconductive devices, devices utilizing such metallization system and method for making devices and metallization system
US3985515A (en) * 1974-01-03 1976-10-12 Motorola, Inc. Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system
US3987217A (en) * 1974-01-03 1976-10-19 Motorola, Inc. Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system
CA1056514A (en) * 1975-03-31 1979-06-12 General Electric Company Lead bond structure
US4065588A (en) * 1975-11-20 1977-12-27 Rca Corporation Method of making gold-cobalt contact for silicon devices
US4151547A (en) * 1977-09-07 1979-04-24 General Electric Company Arrangement for heat transfer between a heat source and a heat sink
US4392153A (en) * 1978-05-01 1983-07-05 General Electric Company Cooled semiconductor power module including structured strain buffers without dry interfaces
DE3070263D1 (en) * 1979-03-08 1985-04-18 Gen Electric Thermo-compression bonding a semiconductor to strain buffer
US4257156A (en) * 1979-03-09 1981-03-24 General Electric Company Method for thermo-compression diffusion bonding each side of a substrateless semiconductor device wafer to respective structured copper strain buffers
US4315591A (en) * 1979-03-08 1982-02-16 General Electric Company Method for thermo-compression diffusion bonding a structured copper strain buffer to each side of a substrateless semiconductor device wafer
EP0017384B1 (de) * 1979-04-04 1984-02-15 Gec-Marconi Limited Verfahren zur Befestigung von Germanium auf einem Metall
DE2926785C2 (de) * 1979-07-03 1985-12-12 HIGRATHERM electric GmbH, 7100 Heilbronn Bipolarer Transistor und Verfahren zu seiner Herstellung
DE2941908C2 (de) * 1979-10-17 1986-07-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen einer eine Silizium-Schicht aufweisenden Solarzelle
US4252263A (en) * 1980-04-11 1981-02-24 General Electric Company Method and apparatus for thermo-compression diffusion bonding
JPS60100439A (ja) * 1983-11-05 1985-06-04 Mitsubishi Electric Corp 樹脂封止形半導体装置
US4871617A (en) * 1984-04-02 1989-10-03 General Electric Company Ohmic contacts and interconnects to silicon and method of making same
US4837928A (en) * 1986-10-17 1989-06-13 Cominco Ltd. Method of producing a jumper chip for semiconductor devices
NL8800901A (nl) * 1988-04-08 1989-11-01 Philips Nv Combinatie van een drager en een halfgeleiderlichaam en werkwijze voor het vervaardigen van een dergelijke combinatie.
JPH03257871A (ja) * 1990-03-07 1991-11-18 Mitsubishi Electric Corp パターン形成方法および半導体装置の製造方法
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
DE102004001956B4 (de) * 2004-01-13 2007-02-01 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
US20050186764A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
DE602005015103D1 (de) 2005-07-28 2009-08-06 Infineon Technologies Ag Verbindungsstruktur zur Befestigung eines Halbleiterchips auf einem Metallsubstrat, Halbleiterchip und elektronisches Bauelement mit der Verbindungsstruktur, und Verfahren zur Herstellung der Verbindungsstruktur
CN101641785B (zh) 2006-11-09 2011-07-13 怡得乐Qlp公司 具有延展层的微电路封装体
CN102292835B (zh) * 2009-01-23 2015-03-25 日亚化学工业株式会社 半导体装置及其制造方法
EP3151268B1 (de) * 2009-01-23 2020-04-01 Nichia Corporation Verfahren zum herstellen einer halbleitervorrichtung durch direktes verbinden von silberoxid auf einer oberfläche eines halbleiterbauelements mit silber oder silberoxid auf einer oberfläche einer basis
US8836130B2 (en) 2009-01-23 2014-09-16 Nichia Corporation Light emitting semiconductor element bonded to a base by a silver coating
US8586480B1 (en) * 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach
JP6677886B2 (ja) 2016-02-29 2020-04-08 三菱マテリアル株式会社 半導体装置
DE102020204119A1 (de) * 2020-03-30 2021-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Verbindung von Komponenten bei der Herstellung leistungselektronischer Module oder Baugruppen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL135878C (de) * 1961-08-12
NL286498A (de) * 1961-12-30 1900-01-01
US3476986A (en) * 1966-09-17 1969-11-04 Nippon Electric Co Pressure contact semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3446780A1 (de) * 1984-12-21 1986-07-03 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren und verbindungswerkstoff zum metallischen verbinden von bauteilen

Also Published As

Publication number Publication date
GB1297046A (de) 1972-11-22
US3657611A (en) 1972-04-18
DE2041497A1 (de) 1971-03-18

Similar Documents

Publication Publication Date Title
DE2041497B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3204231C2 (de) Laminat mit einem Metall-Faser-Verbundmaterial und dessen Verwendung
DE10066442B4 (de) Halbleitervorrichtung mit Abstrahlungs-Struktur
DE2514922C2 (de) Gegen thermische Wechselbelastung beständiges Halbleiterbauelement
DE2449949A1 (de) Halbleitervorrichtung
DE1027325B (de) Verfahren zur Herstellung von Silicium-Legierungs-Halbleiter-Anordnungen
CH652533A5 (de) Halbleiterbaustein.
DE1514055C2 (de) Kühlvorrichtung mit mindestens zwei zueinander parallel verlaufenden Kühlkörpern, insbesondere für Diodenlaser
DE1127000B (de)
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE1254251B (de) Halbleiterbauelement
DE3823347A1 (de) Leistungs-halbleiterelement
DE2004776C2 (de) Halbleiterbauelement
DE3044514C2 (de)
DE2937051A1 (de) Flachpaket zur aufnahme von elektrischen mikroschaltkreisen und verfahren zu seiner herstellung
DE2265208C2 (de) Hochspannungs-Halbleitergleichrichter
DE1279201B (de) Halbleiteranordnung
DE3421672A1 (de) Wechsellastbestaendiges, schaltbares halbleiterbauelement
DE1514643A1 (de) Halbleiteranordnung
DE1098103B (de) Verfahren zum Einbau eines elektrischen Halbleiterelementes in ein Gehaeuse
DE1262388B (de) Verfahren zur Erzeugung eines nicht-gleichrichtenden UEbergangs zwischen einer Elektrode und einem dotierten thermoelelktrischen Halbleiter fuer ein thermoelektrisches Geraet
DE1614653C3 (de) Halbleiteranordnung hoher Strombelastbarkeit
DE1564444C3 (de) Halbleiteranordnung mit einem isolierenden Träger
DE1539111B2 (de) Halbleiterbauelement
DE102018204376A1 (de) Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben