DE1564444C3 - Halbleiteranordnung mit einem isolierenden Träger - Google Patents

Halbleiteranordnung mit einem isolierenden Träger

Info

Publication number
DE1564444C3
DE1564444C3 DE1564444A DEN0029153A DE1564444C3 DE 1564444 C3 DE1564444 C3 DE 1564444C3 DE 1564444 A DE1564444 A DE 1564444A DE N0029153 A DEN0029153 A DE N0029153A DE 1564444 C3 DE1564444 C3 DE 1564444C3
Authority
DE
Germany
Prior art keywords
conductive layer
pillar
layer
semiconductor
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1564444A
Other languages
English (en)
Other versions
DE1564444A1 (de
DE1564444B2 (de
Inventor
Edward Lincoln Meagher
Thomas Bartholemew Greenville Vanner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1564444A1 publication Critical patent/DE1564444A1/de
Publication of DE1564444B2 publication Critical patent/DE1564444B2/de
Application granted granted Critical
Publication of DE1564444C3 publication Critical patent/DE1564444C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung, die einen isolierenden Träger enthält, der an einer seiner Oberflächen einen versenkten, zwischen Pfeilern liegenden Teil aufweist, wobei der versenkte Teil und die oberen Flächen der Pfeiler mit einer leitenden Schicht versehen sind und wobei auf dem versenkten Teil mindestens ein Halbleiterkörper befestigt ist, der Elektroden aufweist, die mit den Pfeilern elektrisch in Verbindung stehen.
Hybridschaltungen bestehen üblicherweise aus einem Netzwerk vom Dünnschichttyp, an dem die aktiven Halbleiterbauelemente, wie Dioden und Transistoren unmittelbar befestigt werden. Aufgrund der geringen Größe der Schaltung ergeben sich Schwierigkeiten bei der Befestigung der üblichen, mit Anschlußdrähten versehenen Bauelemente an beispielsweise den Anschlußflächen der passiven Schichtelemente; die Befestigung kann z. B. durch Lötung erfolgen.
Außerdem ist die maschinelle Anbringung der aktiven Halbleiterbauelemente auf dem Netzwerk nur mit einem gewissen Aufwand durchzuführen.
Aus »Electronics«, Bd. 39, Nr. 4 (21.2.1966), Seiten 110 bis 114, ist ein Träger für eine Halbleiteranordnung bekannt, der mit einem Hybridsubstrat über eine Drahtkontaktierung elektrisch verbindbar ist. Diese Drahtkontaktierung ist besonders in der Großserienfertigung mit nicht unerheblichen Schwierigkeiten verknüpft.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung ohne Anschlußdrähte zu schaffen, deren Anschlußflächen unmittelbar mit einer integrierten Schicht-Schaltung verbunden werden können, während die inneren Verbindungen und die Zonen des Halbleiterkörpers völlig vor schädlichen äußeren Einflüssen oder Berührung mit der Schaltung geschützt sind.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß mindestens ein Pfeiler treppenartig ausgebildet ist mit einer zwischen der oberen Fläche und dem versenkten Teil liegenden mittleren Fläche, wobei die leitende Schicht dieses Pfeilers sich über seine Seitenfläche bis auf die mittlere Fläche erstreckt und wobei eine Elektrode des Halbleiterkörpers mittels eines Drahtes mit der mittleren Fläche verbunden ist und der Draht unter dem Niveau der oberen Fläche des Pfeilers liegt, daß die leitende Schicht wenigstens eines anderen Pfeilers mittels einer leitenden Schicht auf seiner Seitenwand mit der leitenden Schicht des versenkten Teiles verbunden ist, wobei die oberen Pfeilerflächen mit den auf ihnen angebrachten leitenden Schichten zur Verbindung der Elektroden des Halbleiterkörpers mit den Kontaktflächen einer Schichtschaltung dienen.
Vorzugsweise wird zwischen den Pfeilern ein Kunstharz angebracht, das den Halbleiterkörper und die inneren Verbindungsmittel umgibt, wobei sich das Kunstharz unterhalb des Niveaus der oberen Fläche erstreckt.
Der isolierende Träger besteht aus keramischem Material, vorzugsweise aus Aluminiumoxid und die leitende Schicht besteht aus Gold, wobei jede leitende Schicht aus einer ersten Schicht aus Titan, einer zweiten Schicht aus Platin und einer äußeren Schicht aus Gold besteht, während der Halbleiterkörper aus Silicium hergestellt ist
Vorteilhafte weitere Ausbildungen der Erfindung sind in den Unteransprüchen beschrieben.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt
F i g. 1 perspektivisch eine Ausführungsform einer Halbleiteranordnung nach der Erfindung,
Fig. la im Schnitt eine metallisierte Trägerplatte,
F i g. 2 die Anordnung nach F i g. 1 mit einem Schutzüberzug,
Fig.3 die Anordnung nach Fig. 1 nach der Anbringung auf einer Dünnschichtschaltung.
F i g. 1 zeigt eine Ausführungsform der Erfindung mit einem Transistor. Sie besteht aus einer isolierenden Trägerplatte 1, die aus einem größeren Materialstreifen geschnitten ist, der derart gestaltet ist, daß sich im Schnitt die in der Figur dargestellte Form ergibt. Die Trägerplatte 1 kann z. B. ein Teil sein, das aus einem durch Strangpressen hergestellten langgestreckten Materialstück mit dem durch Schraffierung in Fig. la angegebenen Querschnitt geschnitten ist. Der Querschnitt kann sich in der waagerechten Richtung fortsetzen, so daß sich mehrere Trägerplatten nebeneinander ergeben. Die Trägerplatte 1 besteht vorzugsweise aus einem isolierenden keramischen Material, z. B. Aluminiumoxid mit einem hohen Reinheitsgrad (95% oder höher), um eine mögliche Verunreinigung des empfindlichen Halbleiterchips, das am keramischen 35-Materialstück befestigt werden muß, auf ein Mindestmaß zu beschränken. Andere bekannte keramische Materialien, die Verwendung finden können, sind Berylliumoxid und Bornitrid. Der isolierende Träger 1 kann z. B. auch aus Pressglas hergestellt werden. Er kann nicht nur durch Strangpressen, sondern auch durch Pressen oder eine spannende Bearbeitung gefertigt werden.
Nachdem der isolierende Träger 1 geformt worden ist, wird die ganze obere Fläche metallisiert. Vorzugsweise wird die Oberfläche des keramischen Materials vergoldet, wodurch sich eine gut leitende dünne Schicht ergibt, die fest am keramischen Material haftet. Bei keramischem Material aus Aluminiumoxid eignet sich zur Anbringung der haftenden leitenden Goldschicht besonders ein Verfahren, bei dem zunächst auf der Oberfläche des keramischen Materials durch Zerstäubung eine Titanschicht angebracht wird, danach auf der Titanschicht eine Platinschicht und schließlich auf der Platinschicht eine Goldschicht durch Aufdampfen angebracht wird. Wenn der Goldüberzug, dessen Dicke im allgemeinen größenordnungsmäßig 1 bis 5 μπι beträgt, verstärkt werden soll, kann dies gemäß üblichen galvanischen Verfahren erfolgen. Andere Metallisierverfahren, zum Beispiel aus bekannte Molybdän-Mangan-Metallisierverfahren für keramische Materialien, können ebenfalls angewendet werden. Weiterhin kann auch das ganze Strangpressstück metallisiert werden, bevor es in gesonderte Elemente geteilt wird.
Wie aus Fig. la ersichtlich ist, weist der genutete Träger 1 auf drei Niveaus waagerechte Flächen auf und zwar eine untere Fläche 2, eine mittlere Fläche 3 und zwei obere Flächen 4 und 5 auf den Seitenwänden.
Anfangs erstreckt sich eine ununterbrochene Metallschicht über die ganze obere Fläche des Trägers. Weil der Transistor eine Halbleiteranordnung mit drei Anschlüssen ist, müssen drei dieser beschichteten Flächen gegeneinander isoliert werden, um Kurzschluß der Transistorelektroden zu verhüten. Dies erfolgt bei einer bevorzugten Ausführungsform durch zwei Zerspannungsvorgänge, von denen der erste die untere Metallschicht und die mittlere Metallschicht bei 7 gegeneinander isoliert, während der zweite, der bei 8 unter rechtem Winkel zum ersteren Schnitt erfolgt (Fig. 1), die Stege in vier Pfeiler teilt, wodurch sich drei voneinander isolierte Anschlüsse ergeben. Selbstverständlich könnte der Metallisierungsvorgang mit Hilfe üblicher Maskierungsverfahren so gesteuert werden, daß auf den drei erwähnten isolierten Gebieten voneinander getrennte Metallschichten angebracht werden. Es ergibt sich eine erste Metallschicht 10 auf der unteren Fläche 2, die sich ununterbrochen über die rechte Seitenwapd der aufrechten Anschlußpfeiler 11 und 12 und über deren obere Flächen 5 erstreckt. Die beiden Schichten 10 auf den Pfeilern 11 und 12 sind selbstverständlich miteinander verbunden.
Eine zweite Metallschicht 13 erstreckt sich über die mittlere Stufe oder Fläche 3, über die angrenzende Seitenwand und über die Fläche 4 des vorderen gestuften Pfeilers 14. Eine dritte Metallschicht 15 erstreckt sich ähnlich wie die zweite Metallschicht 13 über den hinteren gestuften Pfeiler 16. Der Sägeschnitt 8 isoliert die leitenden Schichten 13 und 15 gegeneinander und der Sägeschnitt 7 isoliert die Schicht 15 gegen die leitende Schicht 10. Die leitenden Schichten sind in Fig. la durch dick ausgezogene Linien und in Fig. 1 durch Schraffierung angegeben.
Der isolierende Träger ist nunmehr fertig zur Anbringung des aktiven Halbleiterkörpers oder Chips und zur Herstellung von Verbindungen mit dem mit Metallüberzügen versehenen Flächen. Anschließend wird beschrieben, wie ein Planartransistor auf dem metallisierten isolierenden Träger 1 montiert werden kann, aber selbstverständlich können auch andere Arten von Halbleiterdioden und Transistoren und sogar integrierte Schaltungen Verwendung finden. Ein Merkmal des Planartransistors ist, daß er eine Basis- und eine Emitterelektrode auf der oberen Fläche und eine Kollektorelektrode auf der unteren Fläche aufweist, wobei die aktiven Übergänge durch eine einheitliche Oxidschicht geschützt werden.
Eine Ausführungsform eines üblichen Halbleiterchips ist in F i g. 1 mit 20 bezeichnet. Der Emitter 21 und die Basis 22 haben die Form von ineinander greifende Streifen, die mit verbreiterten Kontaktflächen 23 bzw. 24 verbunden sind. Der Kollektor ist einfach die untere Fläche des Siliziumkristalles, in dem die aktiven Übergänge gebildet sind. Der Chip in dieser Form wird dadurch mit der Metallschicht 10 verlötet, daß die freiliegende Siliziumkollektorfläche einfach unter leichtem Druck auf der Goldschicht angeordnet und das Ganze aut eine Temperatur von etwa 400° erhitzt wird, bei der das Gold eine eutektische Schmelze mit dem Silizium bildet. Dies kann in Luft erfolgen. Beim Abkühlen erstarrt die Schmelze, wodurch der Chip fest mit der metallisierten Fläche 10 verbunden wird. Die üblichen dünnen Drähte 25 und 26 werden dann durch ein Thermokompressionsverfahren z. B. an den Elektrodenflächen 23 und 24 befestigt. Ein Ende des Drahtes 25 ist an der Emitterfläche 23 und das andere Ende dann an der Metallschicht 13 auf der ersten Stufe oder dem
mittleren Pegel des Anschlußpfeilers 14 befestigt. Ein zweiter Draht 26 ist an einem Ende an der Basisfläche 24 und am anderen Ende an der Metallschicht 15 auf der ersten Stufe oder dem Mittelpegel des Anschlußpfeilers 16 befestigt. Auf diese Weise wird die metallisierte obere Fläche des vorderen Pfeilers 14 der Emitteranschluß und die metallisierte obere Fläche 15 des hinteren Pfeilers 16 der Basisanschluß des Transistors, während die beiden metallisierten Oberseiten 10 der Pfeiler 11 und 12 die Kollektoranschlüsse des Transistors werden.
Die Halbleiteranordnung ist nunmehr fertig und kann in die gewünschte Schichtschaltung eingesetzt werden, wie es in Fig.3 dargestellt ist. Die Fig.3 zeigt eine übliche Dünnschichtschaltung mit z. B. Widerständen 30 und 31, einem Kondensator 32, und drei Kontaktflächen 34, 35 und 36 zum Anschluß an den Kollektor, den Emitter und bzw. die Basis des Transistors. Die Flächen sind in geeigneter Weise ausgelegt, so daß man die Halbleiteranordnung nach F i g. 1 nur umzukehren, die Anschlußstelle auf die Kontaktflächen zu stellen und mit diesen zu verlöten braucht. Zu diesem Zweck wird zwischen der Anordnung und den Kontaktflächen eine Lotschicht angebracht. Danach wird die ganze Anordnung auf eine Temperatur erhitzt, bei der das Lot schmilzt, wodurch die Anordnung 1 dauerhaft mit der Dünnschichtschaltung verbunden ist. Die genutete Form der Anordnung schützt die inneren Verbindungen und den Chip vor unmittelbarer Berührung mit der Schicht-Schaltung und beugt einer Beschädigung bei der Montage vor. Die Lötung erfolgt bei einer Temperatur, die niedriger als die Temperatur ist, bei der der Halbleiterchip Schaden erleidet oder seine Wirkung beeinträchtigt wird. Zum zusätzlichen Schutz kann, wie F i g. 2 darstellt, ein geeigneter Schutzüberzug 40 im vertieften Teil der Vorrichtung vorgesehen werden, um die Verbindungsdrähte 25 und 26 und den Chip einzukapseln, um so den Chip gegen die Umgebung zu isolieren und noch besser vor Beschädigung zu schützen. Ein geeigneter Schutzüberzug besteht z. B. aus einem bekannten Kunstharz, wie einem Epoxidharz u. dgl. In der Halbleitertechnik wurden bereits Überzüge aus Epoxidharz anstelle des üblichen Metall- oder Glasgehäuses benutzt. Es muß dafür gesorgt werden, daß die Oberfläche des Epoxidharzes niedriger als die metallisierten Oberseiten der Pfeiler ist, so daß diese freibleiben und als Anschlüsse zur unmittelbaren Montage der Halbleiteranordnung auf der Schicht-Schaltung dienen können.
Selbstverständlich können die inneren Verbindungen zwischen den Mittelstufen und dem Chip anstelle der Drähte durch Streifen aus Leitermaterial hergestellt werden. Die Anordnung selbst kann anstatt durch Löten auch durch Schweißen, durch eine Druckverbindung oder durch eine Ultraschallverbindung an der Schicht-Schaltung befestigt werden. Die Schicht-Schaltung selbst kann eine Dünn- oder Dickschichtschaltung sein.
Obgleich ein Transistor beschrieben worden ist, können auf ähnliche Weise selbstverständlich auch Dioden verwendet werden. Bei einer einzelnen Diode, bei der der Kristall die eine Elektrode ist und die zweite Elektrode auf der Oberseite angebracht wird, würde die Kollektorverbindung des Transistors nach F i g. 1 entweder als Anode oder als Kathode dienen, während der Emitter oder die Basis die andere Elektrode bilden würde, je nachdem, an welcher Stufe welchen Pfeilers der Anschlußdraht befestigt wird. Eine andere Möglichkeit ist, daß der Schnitt 8 nicht ausgeführt wird, so daß sich nur zwei einander gegenüberliegende Pfeiler und somit nur zwei Anschlüsse ergeben. Wenn mehrere Dioden mit einer gemeinsamen Elektrode in jedem Träger 1 angebracht werden, stehen drei Anschlüsse für die drei erforderlichen Elektrodenverbindungen zur Verfügung. Wenn bei einer Vier-Elektroden-Anordnung die einfachen Pfeiler 11 und 12 durch gestufte, den Pfeilern 14 und 16 ähnliche Pfeiler ersetzt werden, und ein dritter, dem Schnitt 7 ähnlicher Schnitt auf der anderen Seite der Vorrichtung 20 vorgenommen wird, ergeben sich zwei zusätzliche isolierte in mittlerer Höhe liegende Metallflächen, die je mit einem Anschlußpfeiler verbundein sind, zur gesonderten inneren Verbindung mit den beiden anderen Elektroden. Ähnlicherweise kann durch Vertiefung des Schnittes 8 die Schicht 10 ebenfalls in zwei Teile unterteilt werden, in denen zwei gegeneinander isolierte Chips aufgenommen werden können.
Aus vorstehendem geht hervor, daß die Erfindung eine miniaruisierte Festkörperanordnung schafft, die das Merkmal hat, daß äußere Anschlußdrähte fehlen, die aber mit leitenden Anschlußflächen versehen ist, die unmittelbar an den vorstehenden Teilen eines isolierenden Trägers haften, wodurch die Anordnung unmittelbar an einer geeigneten Schaltung befestigt werden kann. Das aktive Element selbst ist im isolierenden Träger auf leitenden Schichten angebracht und Elektroden der Anordnung sind mit auf einer mittleren Stufe angeordneten leitenden Schichten verbunden, was die Herstellung der Verbindung vereinfacht, diesen verletzlichen inneren Verbindungsgliedern Schutz gewährt und zugleich einen unbeabsichtigten Kurzschluß der Elektroden der Halbleiteranordnung wirkungsvoll verhütet. Infolge der Festigkeit des isolierenden Trägers läßt sich die Anordnung leicht handhaben, ohne den empfindlichen Chip zu beschädigen. Weiter eignet sich zur Massenfertigung, weil die erwünschte Form sich leicht durch Strangpressen herstellen läßt und die verschiedenen Elektroden durch einfache leicht automatisierbare Zerspannungsvorgänge isoliert werden können. Die in F i g. 1 dargestellte Ausführungsform ist mit den nachstehenden Abmessungen gefertigt worden: Die Länge des Trägers in der Richtung vom Emitter zum Kollektor betrug 2 mm, die Breite des Trägers-1 mm und seine Höhe 0,8 mm. Die Anordnung ist ein Dreielektrodentransistor mit einer Verlustleistung: von etwa 15OmW, wobei dieser hohe Wert durch die gute Wärmeableitung des keramischen Aluminiumoxids und der verringerte Wärmewiderstand durch die unmittelbare Verbindung der Anordnung mit der Schichtschaltung ist.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Halbleiteranordnung, die einen isolierenden Träger enthält, der an einer seiner Oberflächen einen versenkten, zwischen Pfeilern liegenden Teil aufweist, wobei der versenkte Teil und die oberen Flächen der Pfeiler mit einer leitenden Schicht versehen sind und wobei auf dem versenkten Teil mindestens ein Halbleiterkörper befestigt ist, der Elektroden aufweist, die mit den Pfeilern elektrisch in Verbindung stehen, dadurch gekennzeichnet, daß mindestens ein Pfeiler (z.B. 16) treppenartig ausgebildet ist mit einer zwischen der oberen Fläche (4) und dem versenkten Teil (2) liegenden mittleren Fläche (3), wobei die leitende Schicht (15) dieses Pfeilers sich über seine Seitenfläche bis auf die mittlere Fläche (3) erstreckt und wobei eine Elektrode (24) des Halbleiterkörpers (20) mittels eines Drahtes (26) mit der mittleren Fläche (3) verbunden ist und der Draht unter dem Niveau der oberen Fläche (4) des Pfeilers (16) liegt, daß die leitende Schicht (10) wenigstens eines anderen Pfeilers (z. B. 11) mittels einer leitenden Schicht auf seiner Seitenwand mit der leitenden Schicht des versenkten Teiles (2) verbunden ist, wobei die oberen Pfeilerflächen mit den auf ihnen angebrachten leitenden Schichten (10, 13, 15) zur Verbindung der Elektroden des Flalbleiterkörpers mit den Kontaktflächen (34, 35, 36) einer Schichtschaltung dienen.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Pfeilern ein Kunstharz (40) angebracht ist, das den Halbleiterkörper und die inneren Verbindungsmittel umgibt, wobei sich das Kunstharz unterhalb des Niveaus der oberen Fläche erstreckt.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der isolierende Träger (1) aus keramischem Material, vorzugsweise Aluminiumoxid, und die leitende Schicht aus Gold besteht.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jede leitende Schicht aus einer ersten Schicht aus Titan, einer zweiten Schicht aus Platin und einer äußeren Schicht aus Gold besteht, während der Halbleiterkörper aus Silicium besteht.
5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Ende der Leiter (25,26) durch eine Thermokompressionsverbindung an der Elektrode (23,24) des Halbleiterkörpers und das andere Ende durch eine Thermokompressionsverbindung an der leitenden Schicht auf der mittleren Fläche (3) befestigt ist
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der isolierende Träger (1) einen derartigen Querschnitt hat, daß er durch Strangpressen hergestellt werden kann.
7. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper (20) einen Transistor mit einer Kollektorelektrode auf der unteren Fläche und Emitter- und Basiselektroden (21, 22) auf der oberen Fläche enthält, daß eine der gegenüberliegenden Seitenwände des isolierenden Trägers, die eine Stufe enthält, durch eine Quernut (8) in gesonderte Pfeiler (14,15) geteilt ist, wodurch sich zwei isolierte leitende Schichten ergeben, daß ein drahtförmiger Leiter (25) vorgesehen ist, der die Emitterelektrode (21) mit der leitenden Schicht auf der mittleren Fläche (3) des einen Pfeilers (14) verbindet und ein zweiter drahtförmiger Leiter (26) vorgesehen ist, der die Basiselektrode (22) mit der leitenden Schicht auf der mittleren Fläche (3) des anderen Pfeilers (15) verbindet.
DE1564444A 1966-03-24 1966-09-13 Halbleiteranordnung mit einem isolierenden Träger Expired DE1564444C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US53705766A 1966-03-24 1966-03-24

Publications (3)

Publication Number Publication Date
DE1564444A1 DE1564444A1 (de) 1970-01-08
DE1564444B2 DE1564444B2 (de) 1977-09-15
DE1564444C3 true DE1564444C3 (de) 1978-05-11

Family

ID=24141009

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1564444A Expired DE1564444C3 (de) 1966-03-24 1966-09-13 Halbleiteranordnung mit einem isolierenden Träger

Country Status (2)

Country Link
DE (1) DE1564444C3 (de)
GB (1) GB1176326A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2903587C2 (de) * 1979-01-31 1983-03-24 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Verfahren zum Herstellen von opto-elektronischen Koppelbauelementen
DE3147790A1 (de) * 1981-12-03 1983-06-09 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungsmodul und verfahren zu seiner herstellung
JPS58154239A (ja) * 1982-03-09 1983-09-13 Mitsubishi Electric Corp 半導体装置
NL9000161A (nl) * 1990-01-23 1991-08-16 Koninkl Philips Electronics Nv Halfgeleiderinrichting bevattende een drager en werkwijze voor het vervaardigen van de drager.

Also Published As

Publication number Publication date
DE1564444A1 (de) 1970-01-08
GB1176326A (en) 1970-01-01
DE1564444B2 (de) 1977-09-15

Similar Documents

Publication Publication Date Title
DE10066442B4 (de) Halbleitervorrichtung mit Abstrahlungs-Struktur
DE2142146C3 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
DE3516995C2 (de)
DE19921109A1 (de) Elektronikbauteil
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE1086350B (de) Verfahren zur Herstellung einer Halbleiteranordnung, z. B. eines Siliziumgleichrichters
DE2944185A1 (de) Solarzelle
DE2041497B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2314731B2 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE4316639C2 (de) Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung
DE2653833A1 (de) Halbleitervorrichtung
DE2806099A1 (de) Halbleiter-baugruppe
DE2340142C3 (de) Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung
DE1961314A1 (de) Geschuetztes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2632068A1 (de) Gehaeuseaufbau einer integrierbaren festkoerperschaltung
DE2109191A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE3243689C2 (de)
DE1052572B (de) Elektrodensystem, das einen halbleitenden Einkristall mit wenigstens zwei Teilen verschiedener Leitungsart enthaelt, z. B. Kristalldiode oder Transistor
EP1220314B1 (de) Leistungshalbleitermodul
DE1564444C3 (de) Halbleiteranordnung mit einem isolierenden Träger
DE3432449C2 (de)
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE102020125705A1 (de) Leistungs-Halbleitervorrichtung
DE2608813C3 (de) Niedrigsperrende Zenerdiode

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee