DE4316639C2 - Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung - Google Patents

Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung

Info

Publication number
DE4316639C2
DE4316639C2 DE4316639A DE4316639A DE4316639C2 DE 4316639 C2 DE4316639 C2 DE 4316639C2 DE 4316639 A DE4316639 A DE 4316639A DE 4316639 A DE4316639 A DE 4316639A DE 4316639 C2 DE4316639 C2 DE 4316639C2
Authority
DE
Germany
Prior art keywords
semiconductor module
semiconductor
heat sink
module according
metal support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4316639A
Other languages
English (en)
Other versions
DE4316639A1 (de
Inventor
Akira Fujita
Naoki Yoshimatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4316639A1 publication Critical patent/DE4316639A1/de
Application granted granted Critical
Publication of DE4316639C2 publication Critical patent/DE4316639C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

Die vorliegende Erfindung bezieht sich auf ein Halbleitermodul. Folgende allgemeine Betrachtungen seien zum besseren Verständnis der Erfindung vorausgeschickt:
Fig. 15 ist eine Draufsicht auf einen montierten Hauptteil eines Halbleitermoduls 200 an sich bekannter Art. Fig. 16 ist eine schematisierte Vorderansicht des Halbleitermoduls 200 bei Betrachtung in Richtung des Pfeils A1 in Fig. 15. Gemäß Fig. 15 und 16 weist der Halbleitermodul 200 eine Mehrzahl von Halbleiterkörpern 1, mit Metallstrukturierungen 4a bis 4e versehene Isolierschichten in Form von Isoliersubstraten 3, eine Wärmesenke 6, externe Elektroden 8 und Drähte 9 auf.
Der Halbleitermodul 200 wird auf eine Weise hergestellt, welche im nachfolgenden beschrieben werden soll. Die mit den auf ihren oberen Flächen angebrachten Metallstrukturierungen 4a und 4e und einer auf ihrer unteren Fläche angebrachten Metallschicht versehenen Isoliersubstrate 3 werden auf der Wärmesenke 6 positioniert. Die Halbleiterkörper 1 werden horizontal auf den Isoliersubstraten 3 positioniert, um mit einem (hier nicht gezeigten) Lötmaterial bzw. Lötmittel an den Isoliersubstraten 3 befestigt zu werden. Nachdem die Halbleiterkörper 1 montiert sind, verbinden die beispielsweise aus Aluminium bestehenden Drähte 9 die Halbleiterkörper mit den Metallstrukturierungen 4b, 4c, 4d, 4e, wodurch die Metallstrukturierungen 4b, 4c, 4e als Elektroden des Halbleiterkörpers dienen. Wenn die Halbleiterkörper 1 Bipolartransistoren sind, dann dienen die Metallstrukturierungen 4a, 4b, 4c jeweils als eine Kollektor-, bzw. Emitter- oder Basiselektrode, und die Metallstrukturierungen 4d und 4e dienen als Relaisanschlüsse. Dann werden die jeweiligen externen Elektroden 8 mit den Metallstrukturierungselektroden 4a, 4b, 4c verbunden. Die auf die vorstehende Weise vorgesehene Montageeinheit wird mit Harzdichtmasse u. ä. versehen, so daß man den Halbleitermodul 200 erhält.
In dem Halbleitermodul 200 sind die Halbleiterkörper 1 horizontal angeordnet. Wenn der Halbleitermodul 200 betrieben wird, summiert sich die von den jeweiligen Halbleiterkörpern 1 entwickelte Wärme, wenn sie wie in Fig. 15 gezeigt in Vielzahl vorhanden sind, und übersteigt die Leistungsfähigkeit der Wärmesenke des Halbleitermoduls 200. Der Halbleitermodul 200 hat den Nachteil, daß er nach längerer Verwendung durch Wärmeeinwirkung zerstört wird.
Ein weiterer Nachteil ist die zunehmende Größe des Moduls mit größer werdender Leistung einer großen Zahl von Halbleiterkörpern wegen der horizontalen Anordnung der Halbleiterkörper.
In der nicht-vorveröffentlichten EP 531 724 A1 ist beschrieben, über einem mit einer Kontaktanordnung versehenen Substrat, das mit einer Kühlrippenanordnung als Wärmesenke verbunden ist, einen Stapel schräggestellter elektronischer Geräte vorzusehen, die mit ihren Hauptoberflächen aneinander anliegen.
Ferner ist es aus der JP 61-88 547 A, in: Patents Abstract of Japan, Sect. E, Vol. 10 (1986) Nr. 263 (E-435), bekannt, mit Anschlußteilen versehene Träger von Halbleiterchips senkrechtstehend nebeneinander auf einem Basisteil aufzureihen, das mit entsprechenden Gegenkontakten versehen ist, um die Wärmeabfuhr zu erhöhen.
Aus der DE 34 15 446 C2 ist es schließlich bekannt, bei einem Halbleitermodul durch einen Verguß mit gelatineartigem Material eine gute Wärmeableitung zu erzielen.
Ausgehend davon liegt der Erfindung die Aufgabe zugrunde, bei einem Halbleitermodul die Packungsdichte zu erhöhen und gleichzeitig durch verbesserte Wärmeableitung eine verbesserte Haltbarkeit zu erzielen.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen eines Halbleitermoduls der in Anspruch 1 definierten Art sind Gegenstand der Ansprüche 2 bis 14.
Nach dem Prinzip dieser Konstruktion wird der Halbleiterkörper von einer Auflage getragen, so daß er mit der Wärmesenke einen gewissen, 90° nicht übersteigenden Winkel bildet. Dies ermöglicht eine Verkleinerung des Halbleitermoduls in Richtung der Oberfläche der Wärmesenke.
Ein Teil der von dem Halbleiterkörper entwickelten Wärme wird von der freiliegenden Oberfläche des Halbleiterkörpers auf einen Umfangsabschnitt abgeleitet, der Rest durch die Auflage auf die Wärmesenke gerichtet. Da die freiliegende Oberfläche des Halbleiterkörpers mit der Hauptoberfläche der Wärmesenke einen bestimmten Winkel bildet, wird die auf den Umfangsabschnitt diffundierte Wärme dazu gebracht, relativ schnell zu der Wärmesenke zu entweichen. Die übertragene Wärme vom Halbleiterkörper auf die aus Metall bestehende Auflage wird direkt und schnell auf die Wärmesenke übertragen. Der Halbleitermodul weist also ausgezeichnete Wärmesenkeneigenschaften auf.
Dabei kann der Begriff "Metall" sowohl für einfache Substanzen, als auch für Verbundmetalle stehen.
Weitere Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.
Es zeigt:
Fig. 1 eine Draufsicht auf einen Hauptteil eines Halbleitermoduls nach einer ersten Ausführungsform;
Fig. 2 eine schematisierte Vorderansicht des Halbleitermoduls nach Fig. 1;
Fig. 3 eine vergrößerte Teilansicht des Halbleitermoduls nach Fig. 2;
Fig. 4 eine Vorderansicht einer Harzdichtung des Halbleitermoduls nach der ersten Ausführungsform;
Fig. 5 eine Vorderansicht einer andersartigen Harzdichtung des Halbleitermoduls nach der ersten Ausführungsform;
Fig. 6 eine Draufsicht auf einen Hauptteil eines Halbleitermoduls nach einer zweiten Ausführungsform;
Fig. 7 eine schematisierte Vorderansicht des Halbleitermoduls nach Fig. 6;
Fig. 8 eine vergrößerte Teilansicht des Halbleitermoduls nach Fig. 7;
Fig. 9 eine Draufsicht auf einen Hauptteil eines Halbleitermoduls nach einer dritten Ausführungsform;
Fig. 10 eine schematisierte Vorderansicht des Halbleitermoduls nach Fig. 9;
Fig. 11 eine vergrößerte Teilansicht des Halbleitermoduls nach Fig. 10;
Fig. 12 eine Draufsicht auf einen Hauptteil eines Halbleitermoduls nach einer vierten Ausführungsform;
Fig. 13 eine schematisierte Vorderansicht des Halbleitermoduls nach Fig. 12;
Fig. 14 eine vergrößerte Teilansicht des Halbleitermoduls nach Fig. 13;
Fig. 15 eine Draufsicht auf einen Hauptteil eines Halbleitermoduls nach dem Stande der Technik; und
Fig. 16 eine schematisierte Vorderansicht des Halbleitermoduls nach Fig. 15.
Erste Ausführungsform
Fig. 1 zeigt eine Draufsicht auf eine Baueinheit M, welche einen Hauptteil eines Halbleitermoduls 100 einer ersten Ausführungsform der Erfindung darstellt. Fig. 2 zeigt eine schematisierte Vorderansicht des Moduls bei Betrachtung in Richtung des Pfeils A2 von Fig. 1. Fig. 3 zeigt eine vergrößerte Teilansicht des Moduls nach Fig. 2. Fig. 4 zeigt eine Vorderansicht des harzgedichteten und mit einem Harzgehäuse 12 versehenen Halbleitermoduls 100 bei Betrachtung in der gleichen Richtung wie von Fig. 2. Der Halbleitermodul 100 nach Fig. 1 hat die gleiche Leistungsfähigkeit und ist im gleichen Maßstab gezeichnet wie der Halbleitermodul nach Fig. 15. Die jeweiligen Vorderansichten von Fig. 2 und 16 sind ebenfalls im gleichen Maßstab gezeichnet.
Die Baueinheit M ist ein Leistungsmodul mit einer Mehrzahl von Transistoren, welche später beschrieben werden sollen.
Der Modul weist eine aus Metall hergestellte Wärmesenke 6 auf. Die Wärmesenke 6 weist eine obere Hauptoberfläche 6a und eine untere Hauptoberfläche 6b auf, die im wesentlichen parallel zueinander liegen. Befestigungssubstrate (Verbundsubstrate) (15) sind auf der oberen Hauptoberfläche 6a angeordnet. Jedes der Befestigungssubstrate 15 umfaßt ein in Fig. 3 gezeigtes Isoliersubstrat 3. Das Isoliersubstrat 3 weist eine obere Hauptoberfläche auf, auf der eine Metallstrukturierung (Drahtstrukturierung) 4 gebildet ist, sowie eine untere Hauptoberfläche, auf der eine Metallschicht 5 gebildet ist. Die innere Struktur der Befestigungssubstrate 15 ist in den Fig. 2 bis 5 nicht dargestellt. Wie in Fig. 1 dargestellt, umfaßt die Metallstrukturierung 4 eine Mehrzahl von Strukturierungen 4a bis 4e. Die Metallstrukturierungen 4a, 4b, 4c dienen jeweils als eine Kollektor-, bzw. Emitter- und Basiselektrodenstrukturierung. Die Metallstrukturierungen 4d und 4e dienen als Relaiselektrodenstrukturierungen bzw. Relaiselektrodenanschlüsse.
Eine Mehrzahl von Kupferblöcken 2 sind in zwei Linien auf der Metallstrukturierung 4a angeordnet. Die Linien L1 und L2 liegen parallel zueinander, und jede dieser Linien L1 und L2 besteht aus vier Kupferblöcken 2. Die Linien L1 und L2 befinden sich im wesentlichen mittig auf der oberen Hauptoberfläche 6a der Wärmesenke 6, in der seitlichen Richtung von Fig. 1 positioniert.
Jeder der Kupferblöcke 2 weist eine rechtwinklige, parallelepipedförmige Konfiguration auf, und die sechs Oberflächen liegen im wesentlichen parallel oder senkrecht zu der oberen Hauptoberfläche 6a der Wärmesenke 6.
Wie in Fig. 2 gezeigt, ist eine Hauptoberfläche 1b jedes Halbleiterkörpers 1 an eine der vertikalen Oberflächen jedes Kupferblocks 2 gelötet, und die andere Hauptoberfläche 1a jedes der Halbleiterkörper 1 liegt frei. Der Winkel Φ zwischen den jeweiligen Hauptoberflächen der Halbleiterkörper 1 und der oberen Hauptoberfläche 6a der Wärmesenke 6 beträgt im wesentlichen 90°. Die obere Hauptoberfläche der Befestigungssubstrate 15 liegt parallel zu der oberen Hauptoberfläche 6a der Wärmesenke 6. Somit beträgt der Winkel θ zwischen der oberen Hauptoberfläche der Metallstrukturierung 15 und den jeweiligen Hauptoberflächen der Halbleiterkörper 1 ebenfalls im wesentlichen 90°.
Wiederum mit Bezug auf Fig. 1 sind die Halbleiterkörper 1 an den linksseitigen Oberflächen der Kupferblöcke 2 in der ersten Linie L1 und an den rechtsseitigen Oberflächen der Kupferblöcke 2 in der zweiten Linie L2 angebracht. Folglich liegen sich die freiliegenden Oberflächen 1a der Halbleiterkörper 1 auf der ersten Linie L1 und derer auf der zweiten Linie L2 nicht gegenüber, sondern haben eine voneinander wegweisende Beziehung. Die freiliegen den Oberflächen 1a der Halbleiterkörper 1 sind jeweils auf Linie L1 oder L2 in einer Geraden ausgerichtet. Die freiliegenden Oberflächen 1a der Halbleiterkörper 1 auf jeder der Linien L1 und L2 liegen sich daher nicht gegenüber.
In dem Modul der ersten Ausführungsform beinhaltet jeder Halbleiterkörper 1 jeweils einen Transistor. Der Kollektor des Transistors ist mit dem Kupferblock 2 auf der unteren Hauptoberfläche 1b des Halbleiterkörpers 1 verbunden. Emitter und Basis des Transistors sind selektiv auf der oberen Hauptoberfläche 1a des Halbleiterkörpers 1 freiliegend. Metalldrähte 9 sind zwischen der oberen Hauptoberfläche 1a des Halbleiterkörpers 1 und den Metallstrukturierungen 4b bis 4e vorgesehen, um Emitter und Basis des Halbleiterkörpers 1 mit den Metallstrukturierungen 4b bis 4e zu verbinden.
Elektrodenanschlüsse 8 sind auf den Metallstrukturierungen 4a bis 4d aufrechtstehend vorgesehen. Die elektrische Verbindung der Halbleiterkörper 1 mit den Metallstrukturierungen 4a bis 4d ermöglicht die elektrische Verbindung der Halbleiterkörper 1 und der Elektrodenanschlüsse 8. Der Modul M wird durch Anlegen eines Hauptstroms und eines Steuersignales von außen durch die Elektroden 8 elektrisch gesteuert.
Mit Bezug auf Fig. 4 ist der Modul mit einer derartigen Struktur in einem unteren Abschhnitt des hohlen Harzgebläses 12 mit offener Unterseite untergebracht. Der untere Innenraum des Harzgehäuses 12 ist mit Silikongel 11 gefüllt, und der obere Innenraum des Harzgehäuses 12 ist mit Epoxidharz 10 gefüllt. Das Silikongel 11 bedeckt den Teil der Baueinheit M, der die Auflagen 2, die Halbleiterkörper 1 und die Drähte 9 umfaßt. Die oberen Abschnitte der Elektrodenanschlüsse 8 erstrecken sich nach oben über das Harzgehäuse 12 hinaus.
In dem Halbleitermodul 100 sind die jeweiligen Halbleiterkörper 1 in vertikaler Richtung durch die Kupferblöcke 2 montiert. Dies verringert die Montagefläche A (durch den schraffierten Abschnitt in Fig. 1 angedeutet) der Halbleiterkörper 1 und der Kupferblöcke 2 in der Richtung parallel zu der Hauptoberfläche 6a der Wärmesenke 6 im Vergleich zu der Fläche der horizontal montierten Halbleiterkörper 1. Da es sich bei den Kupferblöcken 2 um gute Wärmeleiter handelt, wird die Fähigkeit, die entwickelte Wärme von den Halbleiterkörpern 1 zur Wärmesenke 6 abfließen zu lassen, dadurch nicht herabgesetzt, daß die untere Fläche der Kupferblöcke 2 kleiner ist als die Fläche der Hauptoberflächen 1a, 1b der Halbleiterkörper 1. Dies ermöglicht eine kleinere Fläche A für die Befestigung der einzelnen Halbleiterkörper 1 und daher eine kleinere horizontale Erstreckung des Halbleitermoduls 100.
Die von den Halbleiterkörpern 1 entwickelte und von den unteren Hauptoberflächen 1a der Halbleiterkörper 1 abgegebene Wärme wird schnell durch die Kupferblöcke 2 mit ihrer ausgezeichneten Wärmeleitfähigkeit zur Wärmesenke 6 abgeleitet. Eine solche Wärme hat keine schädlichen Auswirkungen auf andere Halbleiterkörper 1.
Die von den freiliegenden Hauptoberflächen 1a der Halbleiterkörper 1 abgegebene Wärme überträgt sich auf das Silikongel 11 nach Fig. 4. Die Wärmesenke 6 ist an dem Übertragungsweg der Wärme durch die Befestigungssubstrate 15 positioniert. Dadurch wird die von der Hauptoberfläche 1a abgestrahlte Wärme auch schneller als herkömmlich an die Wärmesenke 6 abgeleitet und nicht so leicht im Halbleiterkörper 100 zurückgehalten.
Dies verringert die gegenseitige Beeinflussung der Halbleiterkörper 1 durch Wärme, so daß die Halbleiterkörper 1 nicht so leicht durch Wärmeeinwirkung zerstört werden.
Insbesondere in dem Halbleitermodul 100 gemäß der ersten Ausführungsform übt die von der freiliegenden Oberfläche 1a eines Halbleiterkörpers 1 abgestrahlte Wärme keine stärkere Störwirkung auf die anderen Halbleiterkörper 1 aus, da die freiliegenden Oberflächen 1a der jeweiligen Halbleiterkörper 1 so angeordnet sind, daß sie nicht gegenüberliegen.
Es folgt nun die Beschreibung der Herstellung eines Halbleitermoduls 100. Die Wärmesenke 6, die Substrate 15 mit den mit Metallstrukturierungen 4 und Metallschichten 5 versehenen Isoliersubstraten 3, und Kombinationen 16 aus den Kupferblöcken 2 und Halbleiterkörpern 1 werden derart zusammengelötet, daß der Winkel zwischen einer Oberfläche der Halbleiterkörper 1 und einer Oberfläche der Wärmesenke 6 im wesentlichen, wie in Fig. 3 gezeigt, 90° beträgt. Die Kupferblöcke 2 werden zuvor durch Löten an den Halbleiterkörper 1 befestigt. Die Kombinationen 16 werden mit den Metallstrukturierungen 4a verbunden, so daß die Elektrode 4a hergestellt wird. Dann werden die Halbleiterkörper 1 mittels der Drähte 9, wie etwa Aluminiumkontaktdraht, mit den Metallstrukturierungen 4b, 4c verbunden, so daß die Elektroden 4b, 4c hergestellt werden. Die externen Elektroden 8 werden an die Elektroden 4a, 4b, 4c gelötet. Das in Fig. 4 gezeigte Harzgehäuse 12 wird auf eine vorgesehene Montageeinheit 14 gesetzt. Das Silikongel 11 wird durch eine hier nicht gezeigte Öffnung in das Harzgehäuse 12 eingeführt bis zu einer Höhe, bei der die Halbleiterkörper 1 und die Drähte 9 bedeckt sind, und dann durch Wärme ausgehärtet. Der Innenraum des Gehäuses 12 wird des weiteren mit dem Epoxidharz 10 gefüllt, das dann durch Wärme ausgehärtet wird.
Fig. 5 zeigt eine Abwandlung des Halbleitermoduls 100 nach Fig. 4. Das Halbleitermodul 100m unterscheidet sich von dem Halbleitermodul 100 nach Fig. 4 in der Art der Dichtung der Baueinheit M. Die übrige Struktur des Halbleitermoduls 100m ist identisch mit derjenigen des Halbleitermoduls 100. In dem Halbleitermodul 100m kann ein gelatine-ähnliches Material (Verbindungsstellenbeschichtung) 17 auf nur einen Abschnitt einschließlich der Verbindungsstelle aufgetragen werden, wobei der Abschnitt ohne das gelatine-ähnliche Material im Gehäuse 12 mit dem Epoxidharz 10 gefüllt wird.
Zweite Ausführungsform
Fig. 6, 7 und 8 zeigen ein Halbleitermodul 100a gemäß einer zweiten Ausführungsform. Fig. 6 ist eine Draufsicht auf eine Baueinheit Ma, welches einen Haupteil des Halbleitermoduls 100a bildet. Fig. 7 ist eine schematisierte Vorderansicht des Moduls bei Betrachtung in Richtung des Pfeils A3 von Fig. 6. Fig. 8 ist eine vergrößerte Teilansicht der Baueinheit Ma von Fig. 7. Der Halbleitermodul 100a nach Fig. 6 hat die gleiche Leistungsfähigkeit wie der Halbleitermodul 100 von Fig. 1. Fig. 6, 7 und 8 sind jeweils im gleichen Maßstab gezeichnet wie Fig. 1 bzw. 2 und 3. Gleiche Bezugszeichen und Symbole werden in Fig. 6, 7 und 8 verwendet, um entsprechende Teile wie in Fig. 1, 2 und 3 zu bezeichnen. In der zweiten Ausführungsform werden anstelle der Kupferblöcke 2 im rechten Winkel gebogene Kupferplatten 7 verwendet. Der Winkel Φ (=θ) zwischen den jeweiligen Hauptoberflächen 1a, 1b des Halbleiterkörpers 1 und der Hauptoberfläche 6a der Wärmesenke 6 ist im wesentlichen 90°. Wie in Fig. 7 gezeigt, umfaßt jede der Kupferplatten 7 mit einer L-förmigen Querschnittskonfiguration einen auf dem Substrat 15 befestigten ersten Plattenabschnitt 7a und einen sich vom ersten Plattenabschnitt 7a im wesentlichen rechtwinklig hierzu erstreckenden zweiten Plattenabschnitt 7b. Die Halbleiterkörper 1 sind auf einer Hauptoberfläche der Kupferplatten 7 auf der den ersten Plattenabschnitten 7a gegenüberliegenden Seite montiert.
Die Baueinheit Ma ist in dem Harzgehäuse untergebracht und auf die gleiche Weise wie das Modul M nach Fig. 4 und 5 mit Harz abgedichtet. (Dies gilt auch für die später beschriebenen Ausführungsformen.)
Der Halbleitermodul 100a wird mit dem gleichen Verfahren wie der Halbleitermodul 100 der ersten Ausführungsform 100 hergestellt.
Die zweite Ausführungsform verfügt aus dem gleichen Grund wie die erste Ausführungsform über die genannten Vorteile wie höhere Wärmeabfuhr.
Dritte Ausführungsform
Fig. 9, 10 und 11 zeigen ein Halbleitermodul 100b gemäß einer dritten Ausführungsform. Fig. 9 ist eine Draufsicht auf eine Baueinheit Mb, welche einen Hauptteil des Halbleitermoduls 100b bildet. Fig. 10 ist eine schematisierte Vorderansicht des Halbleitermoduls 100b bei Betrachtung in Richtung des Pfeils A4 von Fig. 9. Fig. 11 ist eine vergrößerte Teilansicht des Halbleitermoduls 100b von Fig. 10. Der Halbleitermodul 100b nach Fig. 9 hat die gleiche Leistungsfähigkeit wie der Halbleitermodul 100 von Fig. 1. Fig. 9, 10 und 11 sind jeweils im gleichen Maßstab gezeichnet wie Fig. 1 bzw. 2 und 3. Gleiche Bezugszeichen und Symbole werden in Fig. 9, 10 und 11 verwendet, um identische Teile in Fig. 1, 2 und 3 zu bezeichnen. Die Baueinheit Modul Mb der dritten Ausführungsform umfaßt die Kupferblöcke 2 mit dreieckiger Querschnittskonfiguration, welche sich von denen der ersten Ausführungsform unterscheiden. Der Winkel θ zwischen den jeweiligen Hauptoberflächen 1a, 1b des Halbleiterkörpers 1 und der Hauptoberfläche 6a der Wärmesenke 6 ist größer als 0° und geringer als 90°, d. h. der Winkel Φ ist spitz, vorzugsweise im Bereich von 35° bis 45°.
Der Halbleitermodul 100b wird mit dem gleichen Verfahren wie der Halbleitermodul 100 der ersten Ausführungsform 100 hergestellt.
Die dritte Ausführungsform verfügt aus dem gleichen Grund wie die erste Ausführungsform über die genannten Vorteile.
Aus dem Vergleich der Fig. 3 und 11 geht hervor, daß die Berührungsfläche zwischen dem Block 2 und dem Substrat 15 in der dritten Ausführungsform größer ist als diejenige des Halbleitermoduls 100 nach der ersten Ausführungsform (daß also Breite A größer ist als Breite B). Die Wärmeableitung bei der dritten Ausführungsform zur Wärmesenke 6 ist größer als diejenige in der ersten Ausführungsform. Der Halbleitermodul 100b ist damit geeignet für Baueinheiten mit großer Leistungsfähigkeit mit IGBT.
Vierte Ausführungsform
Fig. 12, 13 und 14 zeigen einen Halbleitermodul 100c gemäß einer vierten Ausführungsform. Fig. 12 ist eine Draufsicht auf eine Baueinheit Mc, welche einen Hauptteil des Halbleitermoduls 100c bildet. Fig. 13 ist eine schematisierte Vorderansicht des Halbleitermoduls 100c bei Betrachtung in Richtung des Pfeils A5 von Fig. 12. Fig. 14 ist eine vergrößerte Teilansicht des Halbleitermoduls 100c von Fig. 13. Der Halbleitermodul 100c nach Fig. 12 hat die gleiche Leistungsfähigkeit wie der Halbleitermodul 100 von Fig. 1. Fig. 12, 13 und 14 sind jeweils im gleichen Maßstab gezeichnet wie Fig. 1 bzw. 2 und 3. Gleiche Bezugszeichen und Symbole werden in Fig. 12, 13 und 14 verwendet, um entsprechende Teile wie in Fig. 1, 2 und 3 zu bezeichnen.
In der vierten Ausführungsform werden in spitzen Winkeln gebogene Kupferplatten 7 anstelle der Kupferblöcke 2 verwendet. Der Winkel θ zwischen den jeweiligen Hauptoberflächen 1a, 1b des Halbleiterkörpers 1 und der Hauptoberfläche 6a der Wärmesenke 6 ist größer als 0° und geringer als 90°, vorzugsweise im Bereich von 35° bis 45°.
Der Halbleitermodul 100c wird mit dem gleichen Verfahren wie der Halbleitermodul 100 der ersten Ausführungsform 100 hergestellt.
Die vierte Ausführungsform verfügt aus dem gleichen Grund wie die erste Ausführungsform über die genannten Vorteile.
Der Halbleitermodul 100c der vierten Ausführungsform verfügt aus dem gleichen Grund wie die dritte Ausführungsform über eine größere Wärmediffusionsfähigkeit als der Halbleitermodul 100a der zweiten Ausführungsform.
In der ersten bis vierten Ausführungsform haben die als Auflagen für die Halbleiterkörper 1 verwendeten Metallblöcke und -platten jeweils charakteristische Vorteile. Die Metallplatten haben den Vorteil, daß sie eine geringe Materialmenge erfordern. Des weiteren werden Metallplatten mittels einer Presse massengefertigt und einfach bearbeitet, wodurch Kosten reduziert werden. Ein weiterer Vorteil der Metallplatten ist ihr geringes Gewicht.
Die Metallblöcke weisen ein größeres Volumen auf als die Metallplatten mit der gleichen Größe und haben deshalb eine große Wärmekapazität, so daß eine Pufferwirkung für die Diffusion von Wärme zu erwarten ist. Die Metallblöcke können bei der Montage auf die Substrate 15 nicht verformt werden.
In der ersten bis vierten Ausführungsform werden die Auflagen und die Halbleiterkörper vorab zusammengefügt. Die Auflagen und die Halbleiterkörper können jedoch in einem Zug mit dem Löten der Wärmesenke, der Befestigungssubstrate und der Auflagen gelötet werden. Die Auflagen können auf die Isoliersubstrate aufgeklebt werden.
Obwohl die Kupferblöcke und -platten als Auflagen verwendet werden, kann das Auflagenmaterial aus anderen Metallen mit ausgezeichneter Wärmeleitfähigkeit, oder aus Verbundmetallen wie etwa Aluminium und Aluminiumnitrid bestehen. Wenn das Auflagenmaterial ein schlecht leitender Werkstoff wie etwa ein Oxid oder Nitrid ist, können die Auflagen mit Klebern auf die Metallstrukturierungen oder Isoliersubstrate aufgebracht werden, und Kleber können auch für die Befestigung zwischen den Halbleiterkörpern und den Auflagen verwendet werden. In diesen Fällen ist der Kollektor der Halbleiterkörper 1 mit einem Draht mit der Metallstrukturierung 4a elektrisch verbunden.

Claims (14)

1. Halbleitermodul mit einer eine Hauptoberfläche aufweisenden Wärmesenke (6) und mindestens einem über dieser Hauptoberfläche befindlichen und abgestützten Halbleiterkörper (1), dadurch gekennzeichnet, daß für jeden Halbleiterkörper ein Metallauflageelement (2; 7) vorgesehen ist, welches isoliert gegenüber der Wärmesenke (6) auf deren Hauptoberfläche angebracht ist und eine Oberfläche aufweist, welche einen spitzen oder einen rechten oder einen 90° nicht wesentlich übersteigenden stumpfen Winkel gegenüber der Hauptoberfläche der Wärmesenke bildet und auf der Oberfläche jeweils den Halbleiterkörper (1) trägt.
2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß sich auf der Hauptoberfläche der Wärmesenke (6) ein Befestigungssubstrat befindet, welches eine auf der Hauptoberfläche der Wärmesenke angeordnete Isolierschicht (3) und eine auf der Isolierschicht selektiv gebildete Strukturierungselektrodenschicht (4) aufweist und daß das bzw. jedes Metallauflageelement (2; 7) auf dem Befestigungssubstrat angeordnet ist.
3. Halbleitermodul nach Anspruch 2, dadurch gekennzeichnet, daß der bzw. jeder Halbleiterkörper (1) eine auf der Oberfläche des Metallauflageelementes (2; 7) angebrachte erste seiner beiden Hauptoberflächen aufweist, zu der die zweite seiner beiden Hauptoberflächen parallel ist und daß mindestens ein Draht (9) zwischen der bzw. jeder zweiten Hauptoberfläche des betreffenden Halbleiterkörpers (1) und der Strukturierungselektrodenschicht (4) vorgesehen ist.
4. Halbleitermodul nach Anspruch 3, dadurch gekennzeichnet, daß ein Gehäuse (12) mit offener Unterseite vorgesehen welches an der Wärmesenke (6) angebracht ist, um einen Raum zu umschließen, in welchem sich das Befestigungssubstrat (3, 4, 5), das bzw. jedes Metallauflageelement (2; 7), der bzw. jeder Halbleiterkörper (1) und der mindestens eine Draht (9) befinden, und daß ein gelatineähnliches Material (11), welches zumindest einen Teil des genannten Raumes füllt, den mindestens einen Draht einschließt.
5. Halbleitermodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Metallauflageelement (2) einen Metallblock umfaßt.
6. Halbleitermodul nach Anspruch 5, dadurch gekennzeichnet, daß der Metallblock eine erste ebene Oberfläche, welche im wesentlichen parallel zu der Hauptoberfläche der Wärmesenke (6) verläuft, und eine zweite ebene Oberfläche aufweist, welche im wesentlichen rechtwinklig zu der ersten ebenen Oberfläche liegt, wobei die zweite ebene Oberfläche die den Halbleiterkörper (1) tragende Oberfläche des Metallauflageelementes ist.
7. Halbleitermodul nach Anspruch 5, dadurch gekennzeichnet, daß der Metallblock eine erste ebene Oberfläche aufweist, welche im wesentlichen parallel zu der Hauptoberfläche der Wärmesenke (6) verläuft, und daß eine zweite ebene Oberfläche des Metallblockes mit der ersten ebenen Oberfläche einen spitzen Winkel bildet, wobei diese zweite ebene Oberfläche die den Halbleiterkörper (1) tragende Oberfläche des Metallauflageelementes ist.
8. Halbleitermodul nach Anspruch 7, dadurch gekennzeichnet, daß der spitze Winkel 35° bis 45° beträgt.
9. Halbleitermodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das bzw. jedes Metallauflageelement (7) ein gebogenes Metallelement umfaßt.
10. Halbleitermodul nach Anspruch 9, dadurch gekennzeichnet, daß das gebogene Metallelement einen ersten Plattenabschnitt (7a), welcher im wesentlichen parallel zu der Hauptoberfläche der Wärmesenke (6) liegt, und einen zweiten Plattenabschnitt (7b) aufweist, welcher im wesentlichen senkrecht zu dem ersten Plattenabschnitt liegt, wobei eine Oberfläche des zweiten Plattenabschnitts die den Halbleiterkörper (1) tragende Oberfläche des Metallauflageelementes ist.
11. Halbleitermodul nach Anspruch 9, dadurch gekennzeichnet, daß das Metallauflageelement (7) einen ersten Plattenabschnitt (7a), welcher im wesentlichen parallel zu der Hauptoberfläche der Wärmesenke (6) liegt, und einen zweiten Plattenabschnitt (7b) umfaßt, welcher mit dem ersten Plattenabschnitt einen spitzen Winkel bildet, wobei eine Oberfläche des zweiten Plattenabschnittes die den Halbleiterkörper (1) tragende Oberfläche des Metallauflageelementes (7) ist.
12. Halbleitermodul nach Anspruch 11, dadurch gekennzeichnet, daß der spitze Winkel 35° bis 45° beträgt.
13. Halbleitermodul nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, daß die Isolierschicht (3) des Befestigungssubstrates (3, 4, 5) auf ihrer der Strukturierungselektrodenschicht (4) gegenüberliegenden, unteren Oberfläche mit einer Metallschicht (5) versehen ist.
14. Halbleitermodul nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß eine Mehrzahl von Metallauflageelementen (2; 7) vorgesehen ist, die auf der Wärmesenke (6) derart befestigt sind, daß ihre Oberflächen einander nicht gegenüberliegen und daß den Metallauflageelementen jeweils Halbleiterkörper (1) zugeordnet sind.
DE4316639A 1992-07-08 1993-05-18 Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung Expired - Fee Related DE4316639C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4180982A JPH0629459A (ja) 1992-07-08 1992-07-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4316639A1 DE4316639A1 (de) 1994-01-13
DE4316639C2 true DE4316639C2 (de) 1997-04-30

Family

ID=16092681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4316639A Expired - Fee Related DE4316639C2 (de) 1992-07-08 1993-05-18 Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (1) US5463251A (de)
JP (1) JPH0629459A (de)
DE (1) DE4316639C2 (de)
GB (1) GB2268828B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19726534A1 (de) * 1997-06-23 1998-12-24 Asea Brown Boveri Leistungshalbleitermodul mit geschlossenen Submodulen
DE10026743C1 (de) * 2000-05-30 2002-01-03 Eupec Gmbh & Co Kg Substrat zur Aufnahme einer Schaltungsanordnung

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269745B2 (ja) * 1995-01-17 2002-04-02 株式会社日立製作所 モジュール型半導体装置
DE19722355A1 (de) * 1997-05-28 1998-12-03 Bosch Gmbh Robert Verfahren zur Herstellung elektrischer Baugruppen und elektrische Baugruppe
US6078501A (en) * 1997-12-22 2000-06-20 Omnirel Llc Power semiconductor module
GB2338826B (en) * 1998-06-23 2003-04-16 Eev Ltd Semiconductor arrangement
JP4220094B2 (ja) * 1999-04-05 2009-02-04 三菱電機株式会社 パワー半導体モジュール
US6407411B1 (en) 2000-04-13 2002-06-18 General Electric Company Led lead frame assembly
DE10113192B4 (de) * 2001-03-19 2007-03-01 Infineon Technologies Ag Halbleiterbauelement
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
GB2380613A (en) * 2001-10-04 2003-04-09 Motorola Inc Package for electronic components and method for forming such a package
JP2004104946A (ja) * 2002-09-11 2004-04-02 Sumitomo Wiring Syst Ltd バスバー
US20060256533A1 (en) * 2005-05-13 2006-11-16 Lear Corporation Thermally dissipating and power dispersing adhesively bonded metal-printed circuit board structure
DE112008003425B4 (de) * 2007-12-20 2023-08-31 Aisin Aw Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauelements
NL1034850C2 (nl) 2007-12-20 2009-06-23 Lely Patent Nv Inrichting voor het drenken van een dier.
JP5972172B2 (ja) * 2010-11-16 2016-08-17 富士電機株式会社 半導体装置
KR20210138385A (ko) * 2020-05-12 2021-11-19 현대자동차주식회사 다층 스페이서 및 이를 적용한 양면냉각 파워모듈
KR102372502B1 (ko) * 2021-12-21 2022-03-08 홍진호 침대 변형이 가능한 차량 리어 시트장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS533065A (en) * 1976-06-29 1978-01-12 Nec Corp Package of semiconductor circuit device
US4204248A (en) * 1978-11-20 1980-05-20 General Electric Company Heat transfer mounting arrangement for a solid state device connected to a circuit board
JPS5852835A (ja) * 1981-09-24 1983-03-29 Fujitsu Ltd 高密度実装パツケ−ジ
US4514587A (en) * 1981-12-23 1985-04-30 Unitrode Corporation High power semiconductor package
JPS59198740A (ja) * 1983-04-25 1984-11-10 Mitsubishi Electric Corp 樹脂封止形半導体複合素子
JPS61218147A (ja) * 1985-03-25 1986-09-27 Hitachi Comput Eng Corp Ltd 半導体装置
US4669028A (en) * 1986-02-18 1987-05-26 Ncr Corporation Heat sink for solid state devices connected to a circuit board
JPS62293749A (ja) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の3次元的実装構造およびその製造方法
US4695872A (en) * 1986-08-01 1987-09-22 Texas Instruments Incorporated High density micropackage for IC chips
JPS6399559A (ja) * 1986-10-15 1988-04-30 Mitsubishi Electric Corp 半導体装置
US4855809A (en) * 1987-11-24 1989-08-08 Texas Instruments Incorporated Orthogonal chip mount system module and method
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
US4956695A (en) * 1989-05-12 1990-09-11 Rockwell International Corporation Three-dimensional packaging of focal plane assemblies using ceramic spacers
JPH0256957A (ja) * 1989-07-17 1990-02-26 Hitachi Ltd 電力用半導体の取付方法
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
DE9014091U1 (de) * 1990-10-10 1992-02-13 Robert Bosch Gmbh, 7000 Stuttgart, De
JPH04179263A (ja) * 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置とその製造方法
US5239199A (en) * 1991-01-14 1993-08-24 Texas Instruments Incorporated Vertical lead-on-chip package
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19726534A1 (de) * 1997-06-23 1998-12-24 Asea Brown Boveri Leistungshalbleitermodul mit geschlossenen Submodulen
US5982031A (en) * 1997-06-23 1999-11-09 Asea Brown Boveri Ag Power semiconductor module with closed submodules
DE10026743C1 (de) * 2000-05-30 2002-01-03 Eupec Gmbh & Co Kg Substrat zur Aufnahme einer Schaltungsanordnung

Also Published As

Publication number Publication date
GB2268828A (en) 1994-01-19
GB2268828B (en) 1996-07-03
JPH0629459A (ja) 1994-02-04
DE4316639A1 (de) 1994-01-13
US5463251A (en) 1995-10-31
GB9308278D0 (en) 1993-06-02

Similar Documents

Publication Publication Date Title
DE4316639C2 (de) Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE10149580B4 (de) Halbleitervorrichtung
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE10331335B4 (de) Leistungs-Halbleitervorrichtung
DE102012206596B4 (de) Halbleitervorrichtung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE69733193T2 (de) Halbleiteranordnung mit einem Leitersubstrat
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE102004060935B4 (de) Leistungshalbleitervorrichtung
DE1815989A1 (de) Halbleiter-Anordnung
DE102019115513B4 (de) Halbleitervorrichtung
DE4027072A1 (de) Halbleiteranordnung
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102019112935A1 (de) Halbleitermodul
DE3211975A1 (de) Montagegehaeuse fuer halbleiterbauteile mittlerer leistung
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE10023823A1 (de) Multichip-Gehäuse

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee