DE112008003425B4 - Verfahren zum Herstellen eines Halbleiterbauelements - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelements Download PDF

Info

Publication number
DE112008003425B4
DE112008003425B4 DE112008003425.7T DE112008003425T DE112008003425B4 DE 112008003425 B4 DE112008003425 B4 DE 112008003425B4 DE 112008003425 T DE112008003425 T DE 112008003425T DE 112008003425 B4 DE112008003425 B4 DE 112008003425B4
Authority
DE
Germany
Prior art keywords
connection conductor
semiconductor chip
circuit pattern
insulating resin
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112008003425.7T
Other languages
English (en)
Other versions
DE112008003425T5 (de
Inventor
Junji Tsuruoka
Kazuo Aoki
Masaki Ono
Katsuhiko Yoshihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin AW Co Ltd
Fuji Electric Co Ltd
Original Assignee
Aisin AW Co Ltd
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin AW Co Ltd, Fuji Electric Co Ltd filed Critical Aisin AW Co Ltd
Publication of DE112008003425T5 publication Critical patent/DE112008003425T5/de
Application granted granted Critical
Publication of DE112008003425B4 publication Critical patent/DE112008003425B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Laser Beam Processing (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren aufweist:Verbinden eines Halbleiterchips (8) mit einem Schaltungsmuster (6), das über eine isolierende Platte (4) ausgebildet ist;Verbinden eines Verbindungsleiters (14) mit dem Schaltungsmuster (6) und/oder dem Halbleiterchip (8);Freilassen eines Schweißabschnitts (12) des Verbindungsleiters (14) und Bedecken des Schaltungsmusters (6) und des Halbleiterchips (8) mit einem Isolierharz (17);Verbinden eines äußeren Anschlusses (11), der einen elektrischen Hauptstrom durch eine Hauptelektrode des Halbleiterchips (8) führt, mit dem Schweißabschnitt des Verbindungsleiters (14) durch Laserschweißen nach dem Freilassen und dem Bedecken; undEinspeisen eines Oberschichtisolierharzes (17b), das einen freigelassenen Abschnitt des Verbindungsleiters (14) und den äußeren Anschluss (11) bedeckt, über das Isolierharz.

Description

  • TECHNISCHES GEBIET
  • Die hierin erörterten Ausführungsformen betreffen ein Halbleiterbauelement, wie z. B. einen IGBT (Bipolartransistor mit isoliertem Gate) oder ein PIM (Integriertes Leistungsmodul) und ein Verfahren zum Herstellen eines solchen Halbleiterbauelements.
  • STAND DER TECHNIK
  • 9 ist eine fragmentarische Schnittdarstellung eines konventionellen Halbleiterbauelements. Ein Fertigungsvorgang eines konventionellen Halbleiterbauelements wird beschrieben. Eine isolierte Platine beinhaltet eine hintere Kupferfolie 3, eine Keramik 4 und Schaltungsmuster 5 und 6. Die hintere Kupferfolie 3 und eine Kupferbasis 1 sind durch ein Lötmittel 2 miteinander verbunden und das Schaltungsmuster 5 und ein Halbleiterchip 8 sind durch ein Lötmittel 7 miteinander verbunden. Der Halbleiterchip 8 ist ein Schaltelement, wie z. B. ein IGBT oder eine FWD (Freilaufdiode).
  • Üblicherweise werden diese Lötverbindungsschritte durch einen einzelnen Erwärmvorgang durchgeführt. Danach wird eine über den Halbleiterchip 8 ausgebildete Emitterelektrode (nicht veranschaulicht) mit einem Bonddraht 9 (z. B. Aluminiumdraht) durch Ultraschallschwingung mit dem Schaltungsmuster 6 verbunden.
  • Ein Anschlussgehäuse 10, in dem äußere Anschlüsse 11 eingegossen sind, und die Kupferbasis 1 werden dann mit einem silikonartigen Haftmittel (nicht veranschaulicht) miteinander heißverbunden. Danach werden das Schaltungsmuster 5 und ein äußerer Anschluss 11 durch Punktlaserschweißen miteinander verbunden und das Schaltungsmuster 6 und ein äußerer Anschluss 11 durch Punktlaserschweißen miteinander verbunden. Bei diesem Laserschweißen wird die obere Seite jedes äußeren Anschlusses 11 mit Laserlicht bestrahlt. Die Oberfläche des Halbleiterchips 8 wird dann durch Einspeisen von Harz (nicht veranschaulicht) bedeckt. Das konventionelle Halbleiterbauelement wird auf diese Weise hergestellt.
  • Außerdem ist eine Halbleiterelementanbringungsplatte in der Patentschrift 1 offenbart, bei der eine Platte, über die ein Verdrahtungsmuster zum Anbringen eines Halbleiterelements ausgebildet ist, und Leitungen durch einen Laser miteinander verbunden werden. Bei dieser Halbleiterelementanbringungsplatte ist ein Endabschnitt einer mit einem Elektroden-Pad der Platte verbundenen Leitung dünner als deren Rest.
  • Außerdem ist ein Verfahren zum Herstellen eines Halbleiterbauelements in der Patentschrift 2 offenbart, das einen mit Harz abgedichteten Körper, einen ersten und einen zweiten Halbleiterchip, die innerhalb des mit Harz abgedichteten Körpers liegen und bei jedem von denen eine Elektrode an der Vorderseite der Vorderseite und Rückseite ausgebildet ist, eine erste Leitung, die sich innerhalb und außerhalb des mit Harz abgedichteten Körpers erstreckt und mit einer Elektrode des ersten Halbleiterchips elektrisch verbunden ist, und eine zweite Leitung beinhaltet, die sich innerhalb und außerhalb des mit Harz abgedichteten Körpers erstreckt und mit einer Elektrode des zweiten Halbleiterchips elektrisch verbunden ist. Bei diesem Verfahren wird der mit Harz abgedichtete Körper in einem Zustand ausgebildet, in dem sich die erste Leitung und die zweite Leitung überlappen. Danach wird sowohl an der ersten Leitung als auch an der zweiten Leitung ein Laserschweißen durchgeführt. Dies verhindert, dass Zerstäubungen, die sich verteilen, eine Seite jedes Halbleiterchips erreichen, an der eine Schaltung ausgebildet ist.
    • Patentschrift 1: japanische Patentschrift JP 07- 94 845 B2
    • Patentschrift 2: japanische Offenlegungsschrift Nr. JP 2006- 74 073 A
  • Die Offenlegungsschrift US 5 625 536 A offenbart ein Halbleiterbauelement mit einem Isolationsgehäuse in Form eines Rahmens und mit entgegengesetzten Stirnöffnungen und einer Innenfläche, einem Zuleitungsstiftblock mit einem Sockel mit einer Vielzahl von darauf stehenden Zuleitungsstiften, wobei der Zuleitungsstiftblock an der Innenfläche des Rahmens installiert ist und die Zuleitungsstifte jeweilige innere Zuleitungen aufweisen, einer Radiatorgrundplatte, die eine erste Stirnöffnung des Isolationsgehäuses verschließt, einer Leiterplatte, auf der Halbleiterchips montiert sind, die mit den Enden der inneren Zuleitungen verbunden sind, wobei die Leiterplatte an die Innenfläche der Radiatorgrundplatte verbunden ist, die inneren Zuleitungen eingetaucht sind,
    wobei das Gelharzdichtungsmaterial den Innenraum des Isolationsgehäuses im Wesentlichen ausfüllt, einer Isolationsdeckplatte, die die zweite Stirnöffnung des Isolationsgehäuses verschließt und einem Dichtungsmaterial, das einen Einsetzspalt zwischen dem Zuleitungsstiftblock und dem Rahmen verschließt, wobei eine Entlüftungsöffnung, die aus dem Innenraum des Gehäuses führt und durch den Sockel des Zuleitungsstiftblocks hindurch ausgebildet ist.
  • OFFENBARUNG DER ERFINDUNG
  • ZU LÖSENDE PROBLEME
  • Das in der obigen 9 veranschaulichte Laserschweißen wird vor dem Einspeisen von Harz 17 durchgeführt. Wie in 10 veranschaulicht ist, werden, wenn dieses Laserschweißen durchgeführt wird, Zerstäubungen 21, die sich verteilen, die Schaltungsmuster 5 und 6 (einschließlich eines Verdrahtungsmusters (nicht veranschaulicht)) und dergleichen, die über die isolierende Platte (Keramik 4) ausgebildet sind, kurzschließen, eine Verdrahtung, wie z. B. den Bonddraht 9, brechen (durchbrennen) oder den Halbleiterchip 8 beschädigen.
  • Das heißt, das Verteilen der Zerstäubungen wird ein Isolationsversagen der isolierenden Platte, einen Kurzschluss zwischen den Schaltungsmustern, ein Brechen einer Drahtverdrahtung, eine physikalische Beschädigung (wie z. B. eine Schmelzmarke, eine winzige Fehlerstelle oder einen Mikroriss) des Halbleiterchips und mangelhafte elektrische Eigenschaften (wie z. B. einen Kurzschluss) des Halbleiterchips bewirken.
  • Um die obigen Probleme zu lösen, ist es ein Ziel der vorliegenden Erfindung ein Verfahren zum Herstellen eines Halbleiterbauelements, das eine Verschlechterung der elektrischen Eigenschaften verhindern kann, indem verhindert wird, dass durch Laserschweißen erzeugte Zerstäubungen an einem Schaltungsmuster oder einem Halbleiterchip anhaften, bereitzustellen.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Um das obige Ziel zu erreichen,
    • (1) wird ein Halbleiterbauelement-Herstellverfahren bereitgestellt, das beinhaltet: Verbinden eines Halbleiterchips mit einem über eine isolierende Platte ausgebildeten Schaltungsmuster, Verbinden eines Verbindungsleiters mit dem Schaltungsmuster und/oder dem Halbleiterchip, Freilassen eines Schweißabschnitts des Verbindungsleiters und Bedecken des Schaltungsmusters und des Halbleiterchips mit einem Isolierharz, Verbinden eines äußeren Anschlusses, der einen elektrischen Hauptstrom durch eine Hauptelektrode des Halbleiterchips führt, mit dem Schweißabschnitt des Verbindungsleiters durch Laserschweißen nach dem Freilassen und dem Bedecken, und Einspeisen eines Oberschichtisolierharzes, das einen freigelegten Abschnitt des Verbindungsleiters und den äußeren Anschluss bedeckt, über das Isolierharz;
    • (2) wird ein Halbleiterbauelement-Herstellverfahren bereitgestellt, das beinhaltet: Verbinden eines Halbleiterchips mit einem über eine isolierende Platte ausgebildeten Schaltungsmuster, Verbinden eines Verbindungsleiters mit dem Schaltungsmuster und/oder dem Halbleiterchip, Freilassen eines Schweißabschnitts des Verbindungsleiters und Bedecken des Schaltungsmusters und des Halbleiterchips mit einem Isolierharz, Verbinden eines äußeren Verbindungsleiters mit einem äußeren Anschluss, der einen elektrischen Hauptstrom durch eine Hauptelektrode des Halbleiterchips führt, und dem Schweißabschnitt des Verbindungsleiters durch Laserschweißen nach dem Freilassen und dem Bedecken, und Einspeisen eines Oberschichtisolierharzes, das einen freigelegten Abschnitt des Verbindungsleiters, den äußeren Anschluss und den äußeren Verbindungsleiter bedeckt, über das Isolierharz;
    • (3) ist bei dem Halbleiterbauelement-Herstellverfahren das Isolierharz ein härtendes Harz, beinhalten das Freilassen und das Bedecken ein Härten des härtenden Harzes und wird ein Entfernen von Fremdstoffen von einer Oberfläche des Isolierharzes vor dem Einspeisen beinhaltet;
    • (4) ist bei dem Halbleiterbauelement-Herstellverfahren sowohl das Isolierharz als auch das Oberschichtisolierharz ein härtendes Harz und wird ein gleichzeitiges Härten des Isolierharzes und des Oberschichtisolierharzes nach dem Einspeisen beinhaltet;
    • (5)werden bei dem Halbleiterbauelement-Herstellverfahren zumindest ein Teil von mit Signalelektroden des Halbleiterchips elektrisch verbundenen Signalanschlüssen oder mit den Signalanschlüssen verbundene Bonddrähte mit dem Isolierharz bedeckt.
  • VORTEILE DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung wird das Einspeisen eines Isolierharzes durch zwei Schritte durchgeführt. Ein erstes Einspeisen wird so durchgeführt, dass ein Einspeispegel niedriger als das obere Ende eines unteren Elements liegt, an dem ein Laserschweißen durchgeführt werden soll. Das Laserschweißen wird in diesem Zustand durchgeführt. Danach wird ein zweites Einspeisen durch Hinzufügen eines Isolierharzes durchgeführt. Sogar wenn sich Zerstäubungen zu dem Zeitpunkt des Laserschweißens verteilen, bewirken die Zerstäubungen keine physikalische Beschädigung (wie z. B. eine Fehlerstelle, einen Riss oder einen Schnitt) eines Schaltungsmuster, eines Halbleiterchips, eines Bonddrahts oder dergleichen und kann eine Verschlechterung der elektrischen Eigenschaften (eine Abnahme der Durchschlagsspannung oder eine Unstetigkeit wegen des Bruchs eines Drahts) verhindert werden.
  • Die obigen und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen, die beispielhaft bevorzugte Ausführungsformen der vorliegenden Erfindung veranschaulichen, offenkundig werden.
  • Figurenliste
    • 1 ist eine fragmentarische Schnittdarstellung eines ersten Beispiels eines Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist.
    • 2 ist eine fragmentarische Schnittdarstellung einer Abwandlung des ersten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist.
    • 3 ist eine fragmentarische Schnittdarstellung einer weiteren Abwandlung des ersten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist.
    • 4 zeigt Darstellungen zum Veranschaulichen eines Verfahrens zum Herstellen des in 1 veranschaulichten Halbleiterbauelements, wobei jede der 4(A) und 4(B) eine fragmentarische Schnittdarstellung zum Veranschaulichen eines Verfahrens zum Herstellen des in 1 veranschaulichten Halbleiterbauelements in der Reihenfolge der Schritte ist.
    • 5 veranschaulicht die Struktur eines Abschnitts A in dem Fall, dass ein großer Abstand zwischen einem Anschlussgehäuse und einem Verbindungsleiter besteht, wobei 5(A) eine Darstellung zum Veranschaulichen der Struktur eines Abschnitts A in dem Fall ist, dass ein äußerer Anschluss verlängert ist, und 5(B) eine Darstellung zum Veranschaulichen der Struktur eines Abschnitts A in dem Fall ist, dass ein äußerer Verbindungsleiter verwendet wird.
    • 6 ist eine fragmentarische Schnittdarstellung eines zweiten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist.
    • 7 veranschaulicht die Struktur eines dritten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist, wobei 7(A) eine fragmentarische Schnittdarstellung eines dritten Beispiels des Halbleiterbauelements gemäß der vorliegenden Erfindung ist und 7(B) eine fragmentarische Schnittdarstellung entlang der Linie Y-Y der 5(A) ist.
    • 8 veranschaulicht die Struktur eines vierten Beispiels des Halbleiterbauelements, durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist, wobei 8(A) eine fragmentarische Schnittdarstellung der Struktur eines vierten Beispiels des Halbleiterbauelements ist, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist, 8(B) eine fragmentarische Schnittdarstellung entlang der Linie Y-Y der 8(A) ist, 8(C) eine fragmentarische Schnittdarstellung der Struktur eines vierten Beispiels des Halbleiterbauelements ist, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist, bei dem die Struktur des Abschnitts B der 8(A) verändert ist, und 8(D) eine fragmentarische Schnittdarstellung der Struktur eines vierten Beispiels des Halbleiterbauelements ist, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist, bei dem die Struktur des Abschnitts C der 8(A) verändert ist.
    • 9 ist eine fragmentarische Schnittdarstellung eines konventionellen Halbleiterbauelements gemäß dem Stand der Technik.
    • 10 veranschaulicht, wie sich Zerstäubungen verteilen gemäß dem Stand der Technik.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Ausführungsformen werden beschrieben, indem die folgenden Beispiele gegeben werden. Elemente, welche die gleichen sind wie die, die in der den Stand der Technik veranschaulichenden 9 veranschaulicht sind, sind mit den gleichen Zahlzeichen bezeichnet.
  • (Beispiel 1)
  • 1 ist eine fragmentarische Schnittdarstellung eines ersten Beispiels eines Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist. Dessen grundlegende Struktur ist die gleiche wie die des in 9 veranschaulichten konventionellen Halbleiterbauelements. Jedoch unterscheidet sich das erste Beispiel des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist von dem konventionellen Halbleiterbauelement dahingehend, dass ein Verbindungsleiter 14 zwischen einem Schaltungsmuster 5 und einem äußeren Anschluss 11 eingefügt ist und ein Verbindungsleiter 14 zwischen einem Schaltungsmuster 6 und einem äußeren Anschluss 11 eingefügt ist.
  • Eine isolierte Platine beinhaltet eine Keramik (isolierende Platte) 4, eine an der Rückseite der Keramik 4 ausgebildete hintere Kupferfolie 3 und die an der Vorderseite der Keramik 4 ausgebildeten Schaltungsmuster 5 und 6. Die hintere Kupferfolie 3 der isolierten Platine und eine Kupferbasis 1 sind durch ein Lötmittel 2 miteinander verbunden und das Schaltungsmuster 5 und ein Halbleiterchip 8 sind durch ein Lötmittel 7 miteinander verbunden. Der blockartige Verbindungsleiter 14 und das Schaltungsmuster 5 sind durch ein Lötmittel 13 miteinander verbunden. Der blockartige Verbindungsleiter 14 und das Schaltungsmuster 6 sind durch das Lötmittel 13 miteinander verbunden. Das Verbinden durch das Lötmittel 2 oder 13 kann Ultraschallverbinden sein.
  • Eine über dem Halbleiterchip 8 ausgebildete Emitterelektrode (nicht veranschaulicht) wird dann mit einem Bonddraht (wie z. B. einem Aluminiumdraht) 9 durch Ultraschallschwingung mit dem Schaltungsmuster 6 verbunden.
  • Ein Anschlussgehäuse 10, in dem äußere Anschlüsse 11 eingegossen sind, und die Kupferbasis 1 werden dann mit einem silikonartigen Haftmittel (nicht veranschaulicht) miteinander heißverbunden. Danach wird ein Harz 17a so eingespeist, dass ein oberes Ende P jedes Verbindungsleiters 14 freigelegt ist und der Bonddraht 9 eingebettet ist (siehe 4(A)).
  • Die Verbindungsleiter 14 und die äußeren Anschlüsse 11 werden dann durch Punktlaserschweißen miteinander verbunden. Bei diesem Laserschweißen wird die obere Seite jedes äußeren Anschlusses 11 mit Laserlicht bestrahlt. Ein Metall, das leicht mit einem Schaltungsmuster verbunden werden kann und leicht mit den äußeren Anschlüssen 11 durch Laserschweißen verbunden werden kann, wird als ein Material für die Verbindungsleiter 14 ausgewählt. Ein Metall, das leicht mit den Verbindungsleitern 14 durch Laserschweißen verbunden werden kann, wird als ein Material für die äußeren Anschlüsse 11 ausgewählt. Unter dem Gesichtspunkt des Erzeugens eines Flusses eines elektrischen Hauptstroms zu der Außenseite ist es wünschenswert, dass das Metall hoch leitfähig sein sollte. Vorzugsweise ist das Metall Kupfer oder eine Kupferlegierung. Die äußeren Anschlüsse 11 und die Verbindungsleiter 14 können mit Nickel oder dergleichen beschichtet sein, wobei die Verbindbarkeit berücksichtigt wird.
  • Die äußeren Anschlüsse 11 werden mit Laserlicht bestrahlt, um die äußeren Anschlüsse 11 und die Verbindungsleiter 14 an Schweißabschnitten 12 zusammen zu schweißen. Wenn die Laserbestrahlung durchgeführt wird, schmelzen die äußeren Anschlüsse 11 und verteilt sich ein Teil dieser als Zerstäubungen 21. Die Zerstäubungen, die sich verteilen, haften an der Oberfläche des Harzes 17a an. Danach wird ein Harz 17b als ein Oberschichtisolierharz eingespeist (siehe 4(B)). Das obige Harz 17a und das Harz 17b sind Silikongel oder Epoxidharz. Das Harz 17a und das Harz 17b bestehen aus den gleichen Materialien. Das Harz 17a kann zu dem Zeitpunkt des Laserschweißens in einem flüssigen Zustand oder einem gehärteten Zustand sein. Das Harz 17a und das Harz 17b können aus unterschiedlichen Materialien bestehen.
  • Der Schritt des Entfernens der Zerstäubungen 21, die an der Oberfläche des Harzes 17a anhaften, kann vor dem Einspeisen des Harzes 17b hinzugefügt werden. Zum Beispiel wird Luft auf die Oberfläche des Harzes 17a geblasen, um die Zerstäubungen 21 zu entfernen. Wenn das Harz 17a vor der Laserbestrahlung gehärtet wird, ist es einfach, die Zerstäubungen 21 z. B. durch Luft zu entfernen.
  • Das Halbleiterbauelement, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist, wird auf diese Weise hergestellt. Die Zerstäubungen 21 haften an der Oberfläche des Harzes 17a an und das Harz 17a wirkt als eine Maske. Als Folge erreichen die Zerstäubungen 21 nicht das Schaltungsmuster 5, das Schaltungsmuster 6, den Halbleiterchip 8, den Bonddraht 9 oder dergleichen. Deshalb bewirken die Zerstäubungen 21 keine Beschädigung derselben.
  • Das heißt, sogar wenn die Zerstäubungen 21 zu dem Zeitpunkt des Laserschweißens erzeugt werden und sich verteilen, kann eine durch die Zerstäubungen 21 bewirkte physikalische Beschädigung (wie z. B. eine Fehlerstelle, ein Riss oder ein Schnitt) des Schaltungsmusters 5, des Schaltungsmusters 6, des Halbleiterchips 8 oder des Bonddrahts 9 verhindert werden. Als Folge kann eine Verschlechterung der elektrischen Eigenschaften (eine Abnahme der Durchschlagsspannung oder eine Unstetigkeit wegen des Bruchs eines Drahts) verhindert werden.
  • Eine Abwandlung, bei der ein Halbleiterchip 8, wie z. B. ein IGBT, der eine oder mehrere Signalelektroden beinhaltet, über ein Schaltungsmuster 5 angebracht ist, wird nun beschrieben.
  • 2 veranschaulicht eine Abwandlung des ersten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist. 2(A) und 2(B) sind fragmentarische Schnittdarstellungen einer Abwandlung des ersten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist und veranschaulichen die Abwandlung in der Reihenfolge der Schritte.
  • Zusätzlich zu einer Hauptelektrode weist der Halbleiterchip 8 eine oder mehrere Signalelektroden über der Oberfläche auf, über der die Hauptelektrode angeordnet ist. Neben einem Bonddraht 9, der die Hauptelektrode mit einem Schaltungsmuster 6 zum Führen eines elektrischen Hauptstroms verbindet, sind Signalbonddrähte 90, welche die eine oder die mehreren Signalelektroden mit Signalanschlüssen 11' verbinden, verbunden. Wie in 2(A) veranschaulicht ist, sind zumindest ein Teil der mit der einen oder den mehreren Signalelektroden des Halbleiterchips 8 elektrisch verbundenen Signalanschlüsse 11' oder die mit den Signalanschlüssen 11' elektrisch verbundenen Bonddrähte 90 mit Harz 17a bedeckt.
  • Üblicherweise ist der Bonddraht 9, der einen elektrischen Hauptstrom führt, dicker als die mit der einen oder den mehreren Signalelektroden verbundenen Bonddrähte 90 und sind mehrere Bonddrähte 9 mit einer Hauptelektrode verbunden. Die Dicke und Anzahl der Bonddrähte 9 wird gemäß der Intensität eines elektrischen Stroms, der durch eine Hauptelektrode fließt, oder der Intensität eines elektrischen Stroms, der durch einen Bonddraht fließen kann, gewählt.
  • Anders als bei dem mit der Hauptelektrode verbundenen Bonddraht 9, fließt kein starker elektrischer Strom durch jeden mit einer Signalelektrode verbundenen Bonddraht 90. Außerdem ist jede Signalelektrode klein. Deshalb wird ein dünner Draht verwendet.
  • Um den Einfluss von Zerstäubungen 21 auf jeden Bonddraht abzuschwächen, ist es wünschenswert, dass das obige Harz 17a alle Bonddrähte bedecken sollte.
  • Der Bonddraht 9, der einen elektrischen Hauptstrom führt, ist dicker und steifer als jeder mit einer Signalelektrode verbundene Bonddraht 90. Deshalb wird der Bonddraht 9 durch den Aufprall einer Zerstäubung 21 weniger beeinflusst als jeder mit einer Signalelektrode verbundene Bonddraht 90. Außerdem sind nebeneinander liegende Bonddrähte 9 parallel verbunden. Dementsprechend tritt der Einfluss eines Kurzschlusses kaum auf, sogar wenn eine Zerstäubung 21 an einem Bonddraht 9 anhaftet.
  • Die Schlaufenhöhe des Bonddrahts 9 ist wegen eines Unterschieds in der Drahtsteifigkeit größer als die jedes mit einer Signalelektrode verbundenen Bonddrahts 90. Deshalb wird ein Pegel, bis zu dem das obige Harz 17a eingespeist wird, so festgelegt, dass das Harz 17a zumindest jeden mit einer Signalelektrode verbundenen Bonddraht 90 bedeckt. Die Position H eines Schweißabschnitts 12 wird so bestimmt, dass dieser Pegel verwirklicht wird. Indem so verfahren wird, kann die Höhe des Halbleiterbauelements verringert werden, wie in 2 veranschaulicht ist. Außerdem kann jeder mit einer Signalelektrode verbundene Bonddraht 90 zuverlässig gegen eine Zerstäubung 21 geschützt werden.
  • Wie oben angeführt wurde, werden Verbindungsleiter 14 mit Lötmitteln 13 mit der Oberfläche eines Schaltungsmusters 5 und der Oberfläche des Schaltungsmusters 6 verbunden. Das Lötverbinden der Verbindungsleiter 14 mit den Schaltungsmustern 5 und 6 kann in einem Schritt durchgeführt werden, in dem ein Lötverbinden einer Kupferbasis 1 mit einer hinteren Kupferfolie und ein Lötverbinden des Halbleiterchips 8 mit dem Schaltungsmuster 5 durchgeführt werden.
  • Das heißt, es ist möglich, die Verbindungsleiter 14 mit den Schaltungsmustern 5 und 6 zu lötverbinden, ohne einen neuen Lötverbindungsschritt hinzuzufügen.
  • Äußere Anschlüsse 11 und die Verbindungsleiter 14 werden durch Punktlaserschweißen miteinander verbunden, nachdem die Verbindungsleiter 14 mit den Schaltungsmustern 5 und 6 einer isolierten Platine lötverbunden wurden. Die Dicke der verwendeten Verbindungsleiter 14 ist größer als oder gleich groß wie die des äußeren Anschlusses 11. Als Folge erreicht der Schweißabschnitt 12 nicht das Schaltungsmuster 5 oder 6 oder ein Schaltungsmuster (nicht veranschaulicht), wie z. B. eine Schaltungsverdrahtung, der isolierten Platine unter dem Verbindungsleiter 14 und kann eine stabile, feste Verbindung durch hoch zuverlässiges Laserschweißen verwirklicht werden.
  • Das Halbleiterbauelement, das die Signalanschlüsse 11' beinhaltet, kann die in 3 veranschaulichten Formen annehmen.
  • 3 veranschaulicht eine weitere Abwandlung des ersten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist. 3 ist eine Schnittdarstellung eines Abschnitts eines Halbleiterbauelements um einen Signalanschluss 11' herum. In 3 ist eine Kupferbasis 1 nicht veranschaulicht.
  • Wie in 3(A) veranschaulicht ist, ist z. B. ein in ein Anschlussgehäuse 10 integral eingegossener (abgedichteter) Signalanschluss 11' über einen Bonddraht 90 direkt mit einer Signalelektrode eines Halbleiterchips 8 elektrisch verbunden.
  • Außerdem ist, wie in 3(B) veranschaulicht ist, ein anderes Schaltungsmuster 5' als ein Schaltungsmuster 5 über einer Keramik 4 ausgebildet und über einen Bonddraht 90 direkt mit einer Signalelektrode eines Halbleiterchips 8 elektrisch verbunden. Ein integral in ein Anschlussgehäuse 10 eingegossener Signalanschluss 11' ist über einen Bonddraht 91 elektrisch mit dem Schaltungsmuster 5' verbunden.
  • Außerdem kann, wie in 3(C) veranschaulicht ist, ein Signalanschluss 11' über ein Lötmittel 13 mit einem Schaltungsmuster 5' verbunden sein. Der Signalanschluss 11' kann über einen Bonddraht 90 direkt mit einer Signalelektrode eines Halbleiterchips 8 elektrisch verbunden sein.
  • Das Halbleiterbauelement kann diese Formen annehmen.
  • 4(A) und 4(B) sind Darstellungen zum Beschreiben eines Verfahrens zum Herstellen des in 1 veranschaulichten Halbleiterbauelements. Jede der 4(A) und 4(B) ist eine fragmentarische Schnittdarstellung zum Beschreiben eines Verfahrens zum Herstellen des in 1 veranschaulichten Halbleiterbauelements in der Reihenfolge der Schritte. Jeder Schritt ist in der obigen 1 beschrieben.
  • Das Harz 17a wird eingespeist bevor das Laserschweißen durchgeführt wird. Deshalb haften die zu dem Zeitpunkt des Laserschweißens erzeugten Zerstäubungen 21 nicht an dem Schaltungsmuster 5 oder 6 oder dem Halbleiterchip 8, sondern an der Oberfläche des Harzes 17a an. Dies verhindert eine Verschlechterung der elektrischen Eigenschaften. Danach wird das Harz 17b eingespeist. Als Folge ist eine in dem Harz 17 beinhaltete Grenzfläche zwischen dem Harz 17a und dem Harz 17b mit den Zerstäubungen 21 verunreinigt und verteilen sich die Zerstäubungen 21 an dieser Grenzfläche.
  • 5(A) und 5(B) veranschaulichen die Struktur des Abschnitts A in dem Fall, dass ein großer Abstand zwischen dem Anschlussgehäuse und dem Verbindungsleiter vorliegt. 5(A) ist eine Darstellung zum Veranschaulichen der Struktur des Abschnitts A in dem Fall, dass der äußere Anschluss verlängert ist. 5(B) ist eine Darstellung zum Veranschaulichen der Struktur des Abschnitts A in dem Fall, dass ein äußerer Verbindungsleiter verwendet wird. Wenn ein großer Abstand zwischen dem Anschlussgehäuse 10 und dem Verbindungsleiter 14 vorliegt, sollte der äußere Anschluss 11 zu dem Verbindungsleiter 14 verlängert sein, wie in 5(A) veranschaulicht ist. Alternativ wird, wie in 5(B) veranschaulicht ist, ein äußerer Verbindungsleiter 19 zum Verbinden des äußeren Anschlusses 11 mit dem Verbindungsleiter 14 verwendet.
  • (Beispiel 2)
  • 6 ist eine fragmentarische Schnittdarstellung eines zweiten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist. Das zweite Beispiel unterscheidet sich von dem in 1 veranschaulichten ersten Beispiel dahingehend, dass ein mit einem äußeren Anschluss 11 durch Punktlaserschweißen verbundener Verbindungsleiter 15 die Form des Buchstabens „U“ aufweist. Der Grund dafür, dass die Form des Verbindungsleiters 15 als die Form des Buchstabens „U“ bezeichnet wird, ist, dass der Verbindungsleiter 15 die Form des Buchstabens „U“, der seitwärts umgefallen ist, aufweist. Eine Seite, die mit einem Schaltungsmuster 5 lötverbunden ist, und eine Seite (P), die an einem Schweißabschnitt 12 geschweißt ist, sind durch einen Abschnitt (Verbindungsabschnitt), der von der Schaltungsmusterseite hervorsteht, verbunden, wobei ein Raum zwischen diesen vorliegt. Der Verbindungsleiter 15 weist die Form des Buchstabens „U“ auf, so dass die Oberfläche (oberes Ende P) eines oberen ebenen Abschnitts des U-Verbindungsleiters 15 zu dem Zeitpunkt des Laserschweißens durch einen äußeren Verbindungsleiter (Leitungsrahmen) unten gehalten wird, der über dem Verbindungsleiter 15 angeordnet ist. Als Folge biegt sich der obere ebene Abschnitt P und haftet der Verbindungsleiter 15 fest an dem äußeren Anschluss 11 über die Fläche des Laserschweißens. Dementsprechend kann das Laserschweißen geeignet durchgeführt werden.
  • Wenn die Dicke des U-Verbindungsleiters 15, der Zustand der Oberfläche eines Materials des U-Verbindungsleiters 15 oder die Laserleistung variieren, kann der obere ebene Abschnitt a des U-Verbindungsleiters 15 zu dem Zeitpunkt des Laserschweißens schmelzen und ein Durchbruch an der Mitte des Schweißabschnitts 12 ausgebildet werden. In diesem Fall wird ein unterer ebener Abschnitt b des U-Verbindungsleiters 15 durch den Durchbruch mit Laserlicht bestrahlt.
  • Jedoch ist das Laserlicht an dem unteren ebenen Abschnitt b des U-Verbindungsleiters 15 nicht fokussiert. Dementsprechend wird dessen Energie geringer und schmilzt der untere ebene Abschnitt b des U-Verbindungsleiters 15 nicht. Das Einfügen des U-Verbindungsleiters 15 auf diese Weise verhindert, dass der Schweißabschnitt 12 das Schaltungsmuster 5 oder ein Schaltungsmuster 6 einer isolierten Platine erreicht. Deshalb kann eine stabile, feste Verbindung durch hoch zuverlässiges Laserschweißen verwirklicht werden.
  • In diesem Fall wird das Harz 17a vor dem Laserschweißen bis zu einem Pegel eingespeist, der niedriger ist als die Oberfläche (oberes Ende P) des oberen ebenen Abschnitts des U-Verbindungsleiters 15, so dass das Harz 17a einen Bonddraht 9 bedeckt. Nachdem das Laserschweißen durchgeführt wurde, wird das Harz 17b über das Harz 17a eingespeist. Dies ist das Gleiche wie bei dem ersten Beispiel. Dies verhindert, dass zu dem Zeitpunkt des Laserschweißens erzeugte Zerstäubungen 21 an der Oberfläche eines Schaltungsmusters (Schaltungsmuster 5 oder 6 oder ein Schaltungsverdrahtungsmuster (nicht veranschaulicht)) oder eines Halbleiterchips 8 der isolierten Platine anhaften oder den Bonddraht 9 brechen.
  • (Beispiel 3)
  • 7(A) und 7(B) veranschaulichen die Struktur eines dritten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist. 7(A) ist eine fragmentarische Schnittdarstellung eines dritten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist. 7(B) ist eine fragmentarische Schnittdarstellung entlang der Linie Y-Y der 5(A). Das dritte Beispiel unterscheidet sich von dem in 1 veranschaulichten ersten Beispiel und dem in 6 veranschaulichten zweiten Beispiel dahingehend, dass ein Verbindungsleiter 16 eine Ω-artige Form aufweist. Der Grund dafür, dass die Form des Verbindungsleiters 16 als eine Ω-Form bezeichnet wird, ist, dass der Verbindungsleiter 16 eine Form aufweist, die ähnlich zu dem Buchstaben „Ω“ ist. Eine Seite, die mit einem Schaltungsmuster 5 lötverbunden ist, und eine Seite (P), die an einem Schweißabschnitt 12 geschweißt ist, sind durch einen Abschnitt (Verbindungsabschnitt), der von der Schaltungsmusterseite hervorsteht, verbunden, wobei ein Raum zwischen diesen vorliegt. Der Ω-artige Verbindungsleiter 16 ist an einem Schweißabschnitt 12 durch Laserschweißen mit einem äußeren Anschluss 11 verbunden. Das Harz 17a wird vor dem Laserschweißen bis zu einem Pegel eingespeist, der niedriger als die Oberfläche (oberes Ende P) eines oberen ebenen Abschnitts des Ω-artigen Verbindungsleiters 16 ist. Dies verhindert eine durch Zerstäubungen 21 bewirkte Beschädigung oder einen durch Zerstäubungen 21 bewirkten Defekt. Das Harz 17b wird nach dem Laserschweißen über das Harz 17a eingespeist.
  • Die Ω-artigen Verbindungsleiter 16 sind durch Lötmittel 13 mit dem Schaltungsmuster 5 und einem Schaltungsmuster 6 verbunden. In diesem Fall ist das dünne Schaltungsmuster 5 oder 6 nicht an den dicken äußeren Anschluss 11 geschweißt. Der dicke Ω-artige Verbindungsleiter 16 ist zwischen dem Schaltungsmuster 5 oder 6 und dem äußeren Anschluss 11 eingefügt. Dies ist das Gleiche wie bei dem Fall, in dem der U-Verbindungsleiter verwendet wird. Dies verhindert, dass der Schweißabschnitt 12 das Schaltungsmuster 5 oder 6 einer isolierten Platine erreicht. Dies ist das Gleiche wie bei dem Fall, in dem der U-Verbindungsleiter eingefügt ist. Als Folge kann eine stabile, feste Verbindung durch hoch zuverlässiges Laserschweißen verwirklicht werden. Die Dicke des Ω-artigen Verbindungsleiters 16 ist größer als oder gleich groß wie die des äußeren Anschlusses 11.
  • Der gleiche Effekt, der durch den in dem obigen Beispiel 2 angegebenen U-Verbindungsleiter oder den in dem obigen Beispiel 3 angegebenen Ω-artigen Verbindungsleiter erzielt wird, kann durch den folgenden Verbindungsleiter 14 erreicht werden. Ein Raum ist in einem Verbindungsleiter 14 (nicht veranschaulicht) zwischen einer Seite, die mit einem Schaltungsmuster oder einem Halbleiterchip verbunden ist, und einer Seite, an der Laserschweißen durchgeführt wird, so ausgebildet, dass der Raum an einer Verlängerungslinie eines optischen Wegs des Laserlichts angeordnet ist. Zusätzlich kann ein Teil der Seitenwand eines Verbindungsleiters 14, der die Form eines Zylinders oder eines quadratischen Stabs aufweist, geschnitten sein, um eine schlitz-ähnliche Öffnung (nicht veranschaulicht) auszubilden.
  • Außerdem kann eine hohle Röhre, deren Querschnitt quadratisch ist, geschnitten werden, um einen Verbindungsleiter zu erhalten. Eine Seite dieses Verbindungsleiters wird mit einem Schaltungsmuster 5 oder 6 lötverbunden und ein äußerer Anschluss 11 wird mit der anderen Seite durch Punktlaserschweißen verbunden.
  • Diese hohle Röhre kann erhalten werden, indem lediglich eine lange Röhre geschnitten wird und kann deshalb kostengünstig hergestellt werden. Zusätzlich ist ein Querschnitt der hohlen Röhre rechteckig, so dass ein Raum an einer Verlängerungslinie eines optischen Wegs des Laserlichts vorliegt. Dementsprechend kann der gleiche Effekt erzielt werden.
  • (Beispiel 4)
  • 8(A), 8(B), 8(C) und 8(D) veranschaulichen die Struktur eines vierten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist. 8(A) ist eine fragmentarische Schnittdarstellung der Struktur eines vierten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist. 8(B) ist eine fragmentarische Schnittdarstellung entlang der Linie Y-Y der 8(A). 8(C) ist eine fragmentarische Schnittdarstellung der Struktur eines vierten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist, bei dem die Struktur des Abschnitts B der 8(A) verändert ist. 8(D) ist eine fragmentarische Schnittdarstellung der Struktur eines vierten Beispiels des Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt ist, bei dem die Struktur des Abschnitts C der 8(A) verändert ist. In der 8(A) sind zwei Halbleiterchips durch einen Ω-artigen Verbindungsleiter 20 verbunden und ist der Ω-artige Verbindungsleiter 20 durch Laserschweißen mit einem äußeren Verbindungsleiter (Leitungsrahmen) 19 verbunden. 8(B) zeigt einen Zustand an, in dem die zwei Halbleiterchips 8 (z. B. ein IGBT-Chip und ein Diodenchip) mit zwei Füßen des Ω-artigen Verbindungsleiters 20 durch Lötmittel 13 verbunden sind. 8(C) veranschaulicht den Fall, in dem ein Abschnitt, an dem ein in einem Anschlussgehäuse eingebetteter äußerer Anschluss und ein Bonddraht 9 verbunden sind, von dem Anschlussgehäuse 10 freigelegt ist. Üblicherweise weist ein Anschlussgehäuse eine Struktur wie die in 8(C) veranschaulichte auf.
  • Der Ω-artige Verbindungsleiter 20 ist mit dem äußeren Verbindungsleiter (Metallplatte oder ein Leitungsrahmen, die bzw. der mit dem äußeren Anschluss 11 verbunden ist) 19 an einem Schweißabschnitt 12 durch Laserschweißen verbunden. Das Harz 17a wird vor dem Laserschweißen bis zu einem Pegel eingespeist, der niedriger ist als die Oberfläche (oberes Ende P) eines oberen ebenen Abschnitts des Ω-artigen Verbindungsleiters 20. Dies verhindert eine durch Zerstäubungen 21 bewirkte Beschädigung oder einen durch Zerstäubungen 21 bewirkten Defekt. Das Harz 17b wird nach dem Laserschweißen über das Harz 17a eingespeist. Der äußere Anschluss 11 und ein Pad (wie z. B. ein Gate-Pad) 22, das über eine Keramik 4 ausgebildet ist, sind durch den Bonddraht 9 verbunden, der in dem Harz 17a eingebettet ist.
  • In 8(A) sind der Ω-artige Verbindungsleiter 20 und der äußere Anschluss 11 durch den äußeren Verbindungsleiter 19 verbunden. Wie in 8(D) veranschaulicht ist, besteht jedoch keine Notwendigkeit, den äußeren Verbindungsleiter 19 zu verwenden. Das heißt, der äußere Anschluss 11 wird zu dem Ω-artigen Verbindungsleiter 20 verlängert und direkt mit dem Ω-artigen Verbindungsleiter 20 verbunden.
  • Vorzugsweise bestehen die Verbindungsleiter, wie z. B. der obige Verbindungsleiter 14, der obige U-Verbindungsleiter 15, die obigen Ω-artigen Verbindungsleiter 16 und 20 und die obige hohle Röhre (nicht veranschaulicht), aus einem Material mit geringem elektrischem Widerstand (Material mit einer hohen elektrischen Leitfähigkeit), wie z. B. Kupfer oder einer Kupferlegierung. Zusätzlich ist ein Aluminiumdraht mit der oberen Seite des obigen Halbleiterchips 8 verbunden.
  • Jedoch kann eine Verdrahtung eines Leitungsrahmens mit der oberen Seite des obigen Halbleiterchips 8 verbunden sein.
  • Vorzugsweise beträgt die Wellenlänge des bei dem obigen Punktlaserschweißen verwendeten Laserlichts 0,19 bis 10,6 µm.
  • Das Vorhergehende ist nur dazu gedacht, die Grundsätze der vorliegenden Erfindung zu veranschaulichen.
  • Bezugszeichenliste
    • 1
    Kupferbasis
    2, 7, 13
    Lötmittel
    3
    hintere Kupferfolie
    4
    Keramik (isolierende Platte)
    5, 5', 6
    Schaltungsmuster
    8
    Halbleiterchip
    9
    Bonddraht (Aluminiumdraht)
    10
    Anschlussgehäuse
    11
    äußerer Anschluss
    11'
    Signalanschluss
    12
    Schweißabschnitt
    14
    Verbindungsleiter
    15
    U-Verbindungsleiter
    17, 17a, 17b
    Harz
    19
    äußerer Verbindungsleiter
    20
    Ω-artiger Verbindungsleiter
    21
    Zerstäubung
    22
    Pad
    90, 91
    Bonddraht
    P
    oberes Ende

Claims (5)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren aufweist: Verbinden eines Halbleiterchips (8) mit einem Schaltungsmuster (6), das über eine isolierende Platte (4) ausgebildet ist; Verbinden eines Verbindungsleiters (14) mit dem Schaltungsmuster (6) und/oder dem Halbleiterchip (8); Freilassen eines Schweißabschnitts (12) des Verbindungsleiters (14) und Bedecken des Schaltungsmusters (6) und des Halbleiterchips (8) mit einem Isolierharz (17); Verbinden eines äußeren Anschlusses (11), der einen elektrischen Hauptstrom durch eine Hauptelektrode des Halbleiterchips (8) führt, mit dem Schweißabschnitt des Verbindungsleiters (14) durch Laserschweißen nach dem Freilassen und dem Bedecken; und Einspeisen eines Oberschichtisolierharzes (17b), das einen freigelassenen Abschnitt des Verbindungsleiters (14) und den äußeren Anschluss (11) bedeckt, über das Isolierharz.
  2. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren aufweist: Verbinden eines Halbleiterchips (8) mit einem Schaltungsmuster (6), das über eine isolierende Platte ausgebildet (4) ist; Verbinden eines Verbindungsleiters (14) mit dem Schaltungsmuster (6) und/oder dem Halbleiterchip (8); Freilassen eines Schweißabschnitts (12) des Verbindungsleiters (14) und Bedecken des Schaltungsmusters (6) und des Halbleiterchips (8) mit einem Isolierharz (17); Verbinden eines äußeren Verbindungsleiters (14) mit einem äußeren Anschluss (11), der einen elektrischen Hauptstrom durch eine Hauptelektrode des Halbleiterchips (8) führt, und dem Schweißabschnitt (12) des Verbindungsleiters (14) durch Laserschweißen nach dem Freilassen und dem Bedecken; und Einspeisen eines Oberschichtisolierharzes (17b), das einen freigelassenen Abschnitt des Verbindungsleiters (14), den äußeren Anschluss (11) und den äußeren Verbindungsleiter (14) bedeckt, über das Isolierharz.
  3. Verfahren nach Anspruch 1 oder 2, bei dem: das Isolierharz (17) ein härtendes Harz ist; das Freilassen und das Bedecken ein Härten des härtenden Harzes beinhalten; und ein Entfernen von Fremdstoffen von einer Oberfläche des Isolierharzes vor dem Einspeisen beinhaltet wird.
  4. Verfahren nach Anspruch 1 oder 2, bei dem: sowohl das Isolierharz (17) als auch das Oberschichtisolierharz (17b) ein härtendes Harz ist und ein gleichzeitiges Härten des Isolierharzes (17) und des Oberschichtisolierharzes (17b) nach dem Einspeisen beinhaltet wird.
  5. Verfahren nach Anspruch 1 oder 2, bei dem zumindest ein Teil von mit Signalelektroden des Halbleiterchips (8) elektrisch verbundenen Signalanschlüssen (11') oder mit den Signalanschlüssen (11') verbundene Bonddrähte (90, 91) mit dem Isolierharz (17) bedeckt werden.
DE112008003425.7T 2007-12-20 2008-12-09 Verfahren zum Herstellen eines Halbleiterbauelements Active DE112008003425B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007328641 2007-12-20
JP2007-328641 2007-12-20
PCT/JP2008/072314 WO2009081723A1 (ja) 2007-12-20 2008-12-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112008003425T5 DE112008003425T5 (de) 2010-10-28
DE112008003425B4 true DE112008003425B4 (de) 2023-08-31

Family

ID=40801030

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008003425.7T Active DE112008003425B4 (de) 2007-12-20 2008-12-09 Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (5)

Country Link
US (1) US8710666B2 (de)
JP (1) JP5183642B2 (de)
CN (1) CN101933139B (de)
DE (1) DE112008003425B4 (de)
WO (1) WO2009081723A1 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5164962B2 (ja) * 2009-11-26 2013-03-21 三菱電機株式会社 電力変換装置
EP2408260A1 (de) * 2010-07-13 2012-01-18 Saint-Gobain Glass France Glasscheibe mit einem elektrischen Anschlusselement
CN103299420B (zh) * 2011-01-07 2016-08-31 富士电机株式会社 半导体器件及其制造方法
DE202012013541U1 (de) 2011-05-10 2017-08-16 Saint-Gobain Glass France Scheibe mit einem elektrischen Anschlusselement
EP3576491B1 (de) 2011-05-10 2023-10-25 Saint-Gobain Glass France Scheibe mit einem elektrischen anschlusselement
DE202012012674U1 (de) 2011-05-10 2013-09-12 Saint-Gobain Glass France Scheibe mit einem elektrischen Anschlusselement
JP5790196B2 (ja) * 2011-06-23 2015-10-07 富士電機株式会社 半導体装置の製造方法
US9076782B2 (en) 2011-08-10 2015-07-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing same
CN102403419B (zh) * 2011-11-09 2013-08-21 东莞勤上光电股份有限公司 一种大功率led散热结构的制作工艺
FR2986902A1 (fr) * 2012-02-09 2013-08-16 Pixinbio Procede d'assemblage d'un dispositif portable d'analyse d'echantillon biologique
CN102738099A (zh) * 2012-06-05 2012-10-17 嘉兴斯达微电子有限公司 一种新型高可靠功率模块
CN104584213B (zh) * 2012-08-24 2018-02-13 三菱电机株式会社 半导体装置
CN103208473B (zh) * 2012-12-15 2016-01-20 南京银茂微电子制造有限公司 采用激光焊接端子的功率模块
CN103887246A (zh) * 2012-12-20 2014-06-25 浙江大学 具有新型接合层的电力电子模块散热结构
CN103887300A (zh) * 2012-12-20 2014-06-25 浙江大学 具有高可靠性导热绝缘基板的功率igbt模块
CN103035590A (zh) * 2012-12-25 2013-04-10 浙江大学 一种igbt功率模块
JP6028592B2 (ja) 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
JP2015119072A (ja) * 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
CN103785980A (zh) * 2014-01-27 2014-05-14 江苏德丽斯特半导体科技有限公司 大功率晶闸管导电柱和门极线焊接夹具
DE102014219585A1 (de) * 2014-09-26 2016-03-31 Robert Bosch Gmbh Kontaktanordnung mit einem Schaltungsträger und einem Verbindungselement
JP6325975B2 (ja) * 2014-12-19 2018-05-16 新光電気工業株式会社 リードフレーム、半導体装置
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN105047624B (zh) * 2015-07-01 2017-11-24 四川广义微电子股份有限公司 Igbt芯片导热模块及其制备方法
JP6711001B2 (ja) * 2016-02-17 2020-06-17 富士電機株式会社 半導体装置及び製造方法
JP6750394B2 (ja) 2016-08-18 2020-09-02 富士電機株式会社 半導体装置及び半導体装置製造方法
DE102017115879B4 (de) * 2017-07-14 2021-07-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines leistungselektronischen Submoduls mittels eines Schweißenverfahrens
JP6987031B2 (ja) * 2018-08-08 2021-12-22 三菱電機株式会社 電力用半導体装置及びその製造方法、並びに、電力変換装置
CN110418518B (zh) * 2019-07-18 2020-12-11 烟台台芯电子科技有限公司 一种提高igbt模块端子焊接强度的工艺方法
JP7280789B2 (ja) 2019-09-24 2023-05-24 株式会社東芝 パワーモジュール
JP6866913B2 (ja) * 2019-10-24 2021-04-28 三菱電機株式会社 半導体装置
JP2021144984A (ja) * 2020-03-10 2021-09-24 富士電機株式会社 製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両
JPWO2022270038A1 (de) 2021-06-23 2022-12-29
EP4278380A1 (de) * 2022-04-08 2023-11-22 Hitachi Energy Switzerland AG Anordnung für ein leistungsmodul, leistungsmodul und verfahren zur herstellung einer anordnung für ein leistungsmodul
CN115227956A (zh) * 2022-07-26 2022-10-25 空芯微医疗科技(上海)有限责任公司 空心微针的制备方法
WO2024075463A1 (ja) * 2022-10-07 2024-04-11 住友電気工業株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60157243A (ja) 1984-01-25 1985-08-17 Mitsubishi Electric Corp 半導体装置
US4558510A (en) 1983-03-31 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha Method of producing a semiconductor device
US5625536A (en) 1994-12-08 1997-04-29 Fuji Electric Co., Ltd. Semiconductor device
US20070172980A1 (en) 2006-01-24 2007-07-26 Nec Electronics Corporation Semiconductor apparatus manufacturing method

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3747051A (en) * 1970-07-16 1973-07-17 Amp Inc Welding method and means using foil electrode
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
JPS632360A (ja) * 1986-06-20 1988-01-07 Fujitsu Ltd 回路部品の外部リ−ド接続方法
EP0454447A3 (en) * 1990-04-26 1993-12-08 Hitachi Ltd Semiconductor device assembly
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
JPH0577944A (ja) 1991-09-19 1993-03-30 Canon Inc 手差し給紙装置
JPH0577944U (ja) * 1992-03-24 1993-10-22 シチズン時計株式会社 水晶発振器
JPH0629459A (ja) * 1992-07-08 1994-02-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JPH0794845A (ja) 1993-09-20 1995-04-07 Toppan Printing Co Ltd 半導体素子搭載用基板および半導体装置
JPH07147347A (ja) * 1993-11-25 1995-06-06 Matsushita Electric Ind Co Ltd 集積回路装置
US5473190A (en) * 1993-12-14 1995-12-05 Intel Corporation Tab tape
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US5661337A (en) * 1995-11-07 1997-08-26 Vlsi Technology, Inc. Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
US5844308A (en) * 1997-08-20 1998-12-01 Cts Corporation Integrated circuit anti-bridging leads design
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
JP3756338B2 (ja) * 1999-03-02 2006-03-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3525753B2 (ja) * 1998-08-26 2004-05-10 株式会社豊田中央研究所 パワーモジュール
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
SG96612A1 (en) * 2000-04-04 2003-06-16 Nec Tokin Corp Electronic component of a high frequency current suppression type and bonding wire for the same
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
JP3563387B2 (ja) * 2001-01-23 2004-09-08 Ｎｅｃエレクトロニクス株式会社 半導体装置用導電性硬化樹脂及び半導体装置
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
JP4078993B2 (ja) * 2003-01-27 2008-04-23 三菱電機株式会社 半導体装置
TWI244173B (en) * 2003-11-12 2005-11-21 Optimum Care Int Tech Inc Semiconductor chip package structure
US6972372B1 (en) * 2004-05-28 2005-12-06 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection
DE102004058305B3 (de) * 2004-12-02 2006-05-18 Infineon Technologies Ag Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben
DE102005037321B4 (de) * 2005-08-04 2013-08-01 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
JP4335203B2 (ja) 2005-11-30 2009-09-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4976688B2 (ja) * 2005-12-15 2012-07-18 富士電機株式会社 ヒートスプレッダと金属板との接合方法
US7298038B2 (en) * 2006-02-25 2007-11-20 Stats Chippac Ltd. Integrated circuit package system including die stacking
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP5103863B2 (ja) * 2006-10-16 2012-12-19 富士電機株式会社 半導体装置
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
US7868471B2 (en) * 2007-09-13 2011-01-11 Stats Chippac Ltd. Integrated circuit package-in-package system with leads
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558510A (en) 1983-03-31 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha Method of producing a semiconductor device
JPS60157243A (ja) 1984-01-25 1985-08-17 Mitsubishi Electric Corp 半導体装置
US5625536A (en) 1994-12-08 1997-04-29 Fuji Electric Co., Ltd. Semiconductor device
US20070172980A1 (en) 2006-01-24 2007-07-26 Nec Electronics Corporation Semiconductor apparatus manufacturing method

Also Published As

Publication number Publication date
JPWO2009081723A1 (ja) 2011-05-06
US8710666B2 (en) 2014-04-29
US20100295187A1 (en) 2010-11-25
WO2009081723A1 (ja) 2009-07-02
CN101933139A (zh) 2010-12-29
DE112008003425T5 (de) 2010-10-28
CN101933139B (zh) 2012-11-07
JP5183642B2 (ja) 2013-04-17

Similar Documents

Publication Publication Date Title
DE112008003425B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE19544980A1 (de) Lichtemittierendes Bauelement und Herstellverfahren für dieses
DE102004060935B4 (de) Leistungshalbleitervorrichtung
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
EP0780021B1 (de) Verfahren zur kontaktierung von starkstrom-anschlusselementen eines elektrischen bauelementes und unter anwendung dieses verfahrens hergestellte baugruppe
DE112014000862T5 (de) Halbleitervorrichtung
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE10119502B4 (de) Halbleitergerät mit gleichmäßigen Strompfaden und kleinem Aufbau
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE112016000588B4 (de) Schaltungsanordnung
DE102007001191B4 (de) Halbleitervorrichtung mit einem Widerstand zum Abgleichen der Stromverteilung
DE212019000110U1 (de) Halbleiterbauteil
DE102015103555A1 (de) Elektronisches Bauteil und Leadframe
DE112014003204B4 (de) Leistungsmodul
DE112016006336T5 (de) Halbleitervorrichtung
DE102020125705A1 (de) Leistungs-Halbleitervorrichtung
DE102010027149A1 (de) Verbiegbare Metallkernleiterplatte
WO2014135560A1 (de) Optoelektronisches bauelement und elektronisches gerät mit optoelektronischem bauelement
DE10119474B4 (de) Halbleitergerät mit nivelliert ausgebildeten Strompfadlängen
DE102015219225A1 (de) Halbleitervorrichtung
DE10358282A1 (de) Bauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: AISIN AW CO., LTD., ANJO-SHI, JP

Free format text: FORMER OWNER: AISIN AW CO., LTD., FUJI ELECTRIC SYSTEMS CO., LTD., , JP

Effective date: 20110718

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: AISIN AW CO., LTD., FUJI ELECTRIC SYSTEMS CO., LTD., , JP

Effective date: 20110718

Owner name: AISIN AW CO., LTD., JP

Free format text: FORMER OWNER: AISIN AW CO., LTD., FUJI ELECTRIC SYSTEMS CO., LTD., , JP

Effective date: 20110718

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: AISIN AW CO., LTD., FUJI ELECTRIC SYSTEMS CO., LTD., , JP

Effective date: 20110718

Owner name: AISIN AW CO., LTD., ANJO-SHI, JP

Free format text: FORMER OWNERS: AISIN AW CO., LTD., ANJO-SHI, AICHI-KEN, JP; FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110718

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNERS: AISIN AW CO., LTD., ANJO-SHI, AICHI-KEN, JP; FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110718

R082 Change of representative

Representative=s name: HOFFMANN - EITLE PATENT- UND RECHTSANWAELTE PA, DE

Effective date: 20110718

Representative=s name: HOFFMANN - EITLE, DE

Effective date: 20110718

R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150109

R016 Response to examination communication
R018 Grant decision by examination section/examining division