JPS632360A - 回路部品の外部リ−ド接続方法 - Google Patents
回路部品の外部リ−ド接続方法Info
- Publication number
- JPS632360A JPS632360A JP61145834A JP14583486A JPS632360A JP S632360 A JPS632360 A JP S632360A JP 61145834 A JP61145834 A JP 61145834A JP 14583486 A JP14583486 A JP 14583486A JP S632360 A JPS632360 A JP S632360A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- metal plate
- external lead
- terminal
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000003466 welding Methods 0.000 claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 9
- 238000002844 melting Methods 0.000 claims abstract description 5
- 230000008018 melting Effects 0.000 claims abstract description 5
- 239000000155 melt Substances 0.000 claims description 5
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
表面に回路素子を形成した基板に外部リード端子を接続
してなる回路部品において、 基板の外部リード接続用バッドと外部リード端子とを、
半田より高融点の金属板を介し該金属板の一部分を溶解
する溶接手段で接続することにより、 外部リード接続部の信頼性を向上させたものである。
してなる回路部品において、 基板の外部リード接続用バッドと外部リード端子とを、
半田より高融点の金属板を介し該金属板の一部分を溶解
する溶接手段で接続することにより、 外部リード接続部の信頼性を向上させたものである。
本発明は回路部品、例えばセラミック等にてなる基板に
回路素子を形成および搭載した混成集積回路の外部リー
ド接続方法、特に該接続の信頼性を向上させる改良に関
する。
回路素子を形成および搭載した混成集積回路の外部リー
ド接続方法、特に該接続の信頼性を向上させる改良に関
する。
使用分野の普及拡大、処理情報量の増大のため高機能、
大容量、高速性が要求されている各種電子機器において
〈混成集積回路は多層化およびファインパターニングに
より配線密度を高めると共に、空きスペースを最小限度
にし、多くの回路素子を形成および搭載する努力が払わ
れてきた。また、従来は基板の一方の面に回路素子を形
成および搭載していたが、最近は基板の両面に回路素子
を形成および搭載し高密度、高機能化したものが出現す
るようになった。
大容量、高速性が要求されている各種電子機器において
〈混成集積回路は多層化およびファインパターニングに
より配線密度を高めると共に、空きスペースを最小限度
にし、多くの回路素子を形成および搭載する努力が払わ
れてきた。また、従来は基板の一方の面に回路素子を形
成および搭載していたが、最近は基板の両面に回路素子
を形成および搭載し高密度、高機能化したものが出現す
るようになった。
第４図は従来の混成集積回路の主要構成を示す側断面図
、第５図は該混成集積回路の外部リード端子接続部を示
す側面図である。
、第５図は該混成集積回路の外部リード端子接続部を示
す側面図である。
第４図において、混成集積回路１は、セラミックにてな
る基板２の上面と下面に配線や抵抗等を膜形成してなる
回路素子３．４を形成し、回路素子３．４に個別回路素
子７．８を搭載し、基板２の端部に複数個の外部リード
端子９を接続したのち、樹脂外装置０を形成してなる。
る基板２の上面と下面に配線や抵抗等を膜形成してなる
回路素子３．４を形成し、回路素子３．４に個別回路素
子７．８を搭載し、基板２の端部に複数個の外部リード
端子９を接続したのち、樹脂外装置０を形成してなる。
第５図において、基板２の外部リード端子接続用パッド
５と外部リード端子９は、半田６を介し接続されている
。ただし、基板２の上面の回路素子３と下面の回路素子
４とは、基板２に設けたスルーホール（図示せず）を介
し接続してあり、かつ、基板２の上面はその端部近傍ま
でを回路形成に使用しているため、外部リード端子９は
基板２の下面に形成した回路素子４の一部であるパッド
５と接続する構成になっている。
５と外部リード端子９は、半田６を介し接続されている
。ただし、基板２の上面の回路素子３と下面の回路素子
４とは、基板２に設けたスルーホール（図示せず）を介
し接続してあり、かつ、基板２の上面はその端部近傍ま
でを回路形成に使用しているため、外部リード端子９は
基板２の下面に形成した回路素子４の一部であるパッド
５と接続する構成になっている。
以上説明したように、パッド５と外部リード端子９を半
田６で接続してなる従来の混成集積回路工において半田
６は、時間の経過によって偏析等の劣化が生じると共に
、外装（パッケージ）１０の被着、スクリーニング等の
製造工程および、外部リード端子９の導出部を印刷配線
板等に接続する際の熱履歴によって、電気的および機械
的特性が低下するという問題点があった。
田６で接続してなる従来の混成集積回路工において半田
６は、時間の経過によって偏析等の劣化が生じると共に
、外装（パッケージ）１０の被着、スクリーニング等の
製造工程および、外部リード端子９の導出部を印刷配線
板等に接続する際の熱履歴によって、電気的および機械
的特性が低下するという問題点があった。
前記問題点を除去することを目的とした本発明は、従来
の半田付けをやめ第１図に示すように、回路基板２のパ
ッド５とリード端子９とを、半田より高融点の金属にて
なる金属板１３を介し、金属板１３の一部分を溶解する
溶接手段で接続したことを特徴とする、匣路部品の外部
リード端子接続方法である。
の半田付けをやめ第１図に示すように、回路基板２のパ
ッド５とリード端子９とを、半田より高融点の金属にて
なる金属板１３を介し、金属板１３の一部分を溶解する
溶接手段で接続したことを特徴とする、匣路部品の外部
リード端子接続方法である。
上記手段によれば、回路基板の外部リード端子接続用パ
ッドに金属板を、該金属板の一部分を溶解する溶接手段
で接続するため、接続部の機械的強度が従来より向上し
、かつ、経時的な劣化が著しく減少するため、回路部品
の信頼性を向上させ得た。
ッドに金属板を、該金属板の一部分を溶解する溶接手段
で接続するため、接続部の機械的強度が従来より向上し
、かつ、経時的な劣化が著しく減少するため、回路部品
の信頼性を向上させ得た。
以下に図面を用いて、本発明の実施例になる混成集積回
路を説明する。
路を説明する。
第１図は本発明の一実施例になる混成集積回路の主要構
成を示す側面図、第２図は本発明の他の実施例になる混
成集積回路の主要構成を示す側面図、第３図はレーザ溶
接にて第２図の金属板の溶接例を説明する図であり、第
１図〜第３図において前出図と共通部分には同一符号を
使用している。
成を示す側面図、第２図は本発明の他の実施例になる混
成集積回路の主要構成を示す側面図、第３図はレーザ溶
接にて第２図の金属板の溶接例を説明する図であり、第
１図〜第３図において前出図と共通部分には同一符号を
使用している。
第１図において、外装を形成する前の混成集積回路１１
は、回路素子３，４を形成した基板２に個別回路素子７
．８を搭載し、中央から一方を外部り−ド端子９に溶接
した金属板１３の他方をパッド５に溶接してなる。
は、回路素子３，４を形成した基板２に個別回路素子７
．８を搭載し、中央から一方を外部り−ド端子９に溶接
した金属板１３の他方をパッド５に溶接してなる。
第２図において、外装を形成する前の混成集積回路１２
は、回路素子３．４を形成した基板２に個別回路素子７
．８を搭載し、パッド５と外部リード端子２の一方の端
部とが、金属板１３を介し積み重ねるようにして各積重
間を溶接してなる。
は、回路素子３．４を形成した基板２に個別回路素子７
．８を搭載し、パッド５と外部リード端子２の一方の端
部とが、金属板１３を介し積み重ねるようにして各積重
間を溶接してなる。
第１図および第２図において、パッド５と金属板１３な
らびにリード端子９と金属板１３は、レーザまたは電気
抵抗等を利用した溶接により接続しており、パッド５お
よびリード端子９との接続面に溶接のための発熱が生じ
る導電材料を使用すると共に、パッド５を介して回路素
子４をオーバヒートさせない配慮が必要である。そこで
、例えばパッド５およびリード端子９が銅（Ｃｕ）にて
なるとき、金属板１３はクロム（Ｃｒ）等の異種金属ま
たは銅合金の板を使用し、容易かつ確実な接続が得られ
るようになる。
らびにリード端子９と金属板１３は、レーザまたは電気
抵抗等を利用した溶接により接続しており、パッド５お
よびリード端子９との接続面に溶接のための発熱が生じ
る導電材料を使用すると共に、パッド５を介して回路素
子４をオーバヒートさせない配慮が必要である。そこで
、例えばパッド５およびリード端子９が銅（Ｃｕ）にて
なるとき、金属板１３はクロム（Ｃｒ）等の異種金属ま
たは銅合金の板を使用し、容易かつ確実な接続が得られ
るようになる。
第３図（イ）において、リード端子９の一端に金属板１
３を重ね、リード端子９を透過するレーザ光１４をリー
ド端子９と金属板１３の接合面に照射する。
３を重ね、リード端子９を透過するレーザ光１４をリー
ド端子９と金属板１３の接合面に照射する。
その結果、リード端子９と金属板１３とが溶接される。
次いで第３図（Ｅｌ）に示すように、金属板１３を該金
属板１３より少し広幅に形成したバッド５に重ね、パッ
ド５と金属板１３の接合面に斜め側方からレーザ光１５
を照射すると、リード端子９と金属板１３を透過するレ
ーザ光を照射するより回路基板２の損傷が少なく、パッ
ド５と金属板１３のレーザ溶接が可能になる。
属板１３より少し広幅に形成したバッド５に重ね、パッ
ド５と金属板１３の接合面に斜め側方からレーザ光１５
を照射すると、リード端子９と金属板１３を透過するレ
ーザ光を照射するより回路基板２の損傷が少なく、パッ
ド５と金属板１３のレーザ溶接が可能になる。
なお、本発明方法は前記実施例に示す如き混成集積回路
に限定されず、基板にリード端子を接続した回路部品の
全てに適用し、実施例と同様な効果が得られることを付
記する。
に限定されず、基板にリード端子を接続した回路部品の
全てに適用し、実施例と同様な効果が得られることを付
記する。
以上説明したように本発明方法によれば、金属板を介し
該金属板の一部分を溶解する溶接手段で、回路基板のバ
ッドとリード端子とを接続したことにより、半田を使用
した従来のものより数倍の接続強度が確保されると共に
、溶接は半田接続より劣化が著しく少ないため、回路部
品の信頼性を向上させた効果がある。
該金属板の一部分を溶解する溶接手段で、回路基板のバ
ッドとリード端子とを接続したことにより、半田を使用
した従来のものより数倍の接続強度が確保されると共に
、溶接は半田接続より劣化が著しく少ないため、回路部
品の信頼性を向上させた効果がある。
第１図は本発明の一実施例になる混成集積回路の主要構
成を示す側面図、 第２図は本発明の他の実施例になる混成集積回路の主要
構成を示す側面図、 第３図はレーザ溶接にて第２図の金属板の溶接例を説明
する図、 第４図は従来の混成集積回路の主要構成を示す側断面図
、 第５図は第４図に示す混成集積回路の外部リード端子接
続部を示す側面図、 である。 図中において、 １．１１．１２は混成集積回路、 ２は回路基板、 ３．４は膜形成した回路素子、 ５は外部リード端子接続用バッド、 ７．８は個別回路素子、 ９は外部リード端子、 １３は金属板、 を示す。
成を示す側面図、 第２図は本発明の他の実施例になる混成集積回路の主要
構成を示す側面図、 第３図はレーザ溶接にて第２図の金属板の溶接例を説明
する図、 第４図は従来の混成集積回路の主要構成を示す側断面図
、 第５図は第４図に示す混成集積回路の外部リード端子接
続部を示す側面図、 である。 図中において、 １．１１．１２は混成集積回路、 ２は回路基板、 ３．４は膜形成した回路素子、 ５は外部リード端子接続用バッド、 ７．８は個別回路素子、 ９は外部リード端子、 １３は金属板、 を示す。
Claims (1)
- 回路素子（３，４，７，８）を形成した基板（２）の外
部リード接続用パッド（５）と外部リード端子（９）と
を、半田より融点が高い金属にてなる金属板（１３）を
介し、該金属板（１３）の一部分を溶解する溶接手段で
接続することを特徴とした回路部品の外部リード接続方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145834A JPS632360A (ja) | 1986-06-20 | 1986-06-20 | 回路部品の外部リ−ド接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145834A JPS632360A (ja) | 1986-06-20 | 1986-06-20 | 回路部品の外部リ−ド接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS632360A true JPS632360A (ja) | 1988-01-07 |
Family
ID=15394186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61145834A Pending JPS632360A (ja) | 1986-06-20 | 1986-06-20 | 回路部品の外部リ−ド接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS632360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5183642B2 (ja) * | 2007-12-20 | 2013-04-17 | アイシン・エィ・ダブリュ株式会社 | 半導体装置およびその製造方法 |
-
1986
- 1986-06-20 JP JP61145834A patent/JPS632360A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5183642B2 (ja) * | 2007-12-20 | 2013-04-17 | アイシン・エィ・ダブリュ株式会社 | 半導体装置およびその製造方法 |
| US8710666B2 (en) | 2007-12-20 | 2014-04-29 | Aisin Aw Co., Ltd. | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JPH0338737B2 (ja) | ||
| JPS60260192A (ja) | 混成集積回路の製造方法 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JPS632360A (ja) | 回路部品の外部リ−ド接続方法 | |
| JPH08191128A (ja) | 電子装置 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JPS63126258A (ja) | 半導体装置 | |
| JP2896884B2 (ja) | 導電性積層体 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP3722737B2 (ja) | 配線基板 | |
| JPH11176876A (ja) | 半導体装置 | |
| JP2925376B2 (ja) | 回路基板 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JP3865243B2 (ja) | 電子部品用セラミックパッケージ及び電子装置 | |
| JPH08181001A (ja) | 面実装用チップ抵抗器とその面実装方法 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0371648A (ja) | 電子部品搭載用基板 | |
| JP3808358B2 (ja) | 配線基板 | |
| JPS594061A (ja) | 半導体装置 | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JP2004200416A (ja) | 配線基板 | |
| JPH08316367A (ja) | ピングリッドアレイ |