JPS594061A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS594061A JPS594061A JP11314082A JP11314082A JPS594061A JP S594061 A JPS594061 A JP S594061A JP 11314082 A JP11314082 A JP 11314082A JP 11314082 A JP11314082 A JP 11314082A JP S594061 A JPS594061 A JP S594061A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- solder
- semiconductor device
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置にかかり、特にセラミ・ツクパッケ
ージに収容した半導体チップと厚膜抵抗器等を配設した
サブ基板をハンダ接合により取付けた半導体装置に関す
る。
ージに収容した半導体チップと厚膜抵抗器等を配設した
サブ基板をハンダ接合により取付けた半導体装置に関す
る。
（２）技術の背景
従来、半導体集積回路チップをセラミソクパソ、ケージ
に収容し、該パッケージにハンダ接合により厚膜抵抗器
、コンデンサ等の電気部品、或いは半導体素子等を形成
した基板を取付けた構造としては第１図に示す如き構造
が知られている。
に収容し、該パッケージにハンダ接合により厚膜抵抗器
、コンデンサ等の電気部品、或いは半導体素子等を形成
した基板を取付けた構造としては第１図に示す如き構造
が知られている。
第１図において、ｌはセラミックパッケージであり、チ
ップ２が配設されて外部リード４とはワイヤ３とセラミ
ックパッケージ内の配線３ａを介して接続され、同じく
セラミックパッケージ１のハンダ接合面５に設けたメタ
ライズ部６とチ・ノブ２のワイヤ３とはセラミックパッ
ケージ（以下基板と記す）内の配線３ｂを介して接続さ
れている。
ップ２が配設されて外部リード４とはワイヤ３とセラミ
ックパッケージ内の配線３ａを介して接続され、同じく
セラミックパッケージ１のハンダ接合面５に設けたメタ
ライズ部６とチ・ノブ２のワイヤ３とはセラミックパッ
ケージ（以下基板と記す）内の配線３ｂを介して接続さ
れている。
該基板のメタライズ部６の上部にはハンダ接合部７を介
して、例えば厚膜抵抗器、コンデンサ等の電気部品８が
形成されスルーホール部９を通してサブ基板１１の裏面
に延設された配線パターン部１０が対向してハンダ接合
がなされセラミックパッケージ１ に基板１１を取付け
るようにしている。なお１２はキャップを示す。
して、例えば厚膜抵抗器、コンデンサ等の電気部品８が
形成されスルーホール部９を通してサブ基板１１の裏面
に延設された配線パターン部１０が対向してハンダ接合
がなされセラミックパッケージ１ に基板１１を取付け
るようにしている。なお１２はキャップを示す。
このような、セラミックパッケージと基板のハンダ接合
においてはフラックス等によるボイド（Ｖｏｉｄ）の発
生を生じ接合強度が弱まる等の弊害を生じ簡単にこれら
の弊害を除去するようにした半導体装置が要望されてい
た。
においてはフラックス等によるボイド（Ｖｏｉｄ）の発
生を生じ接合強度が弱まる等の弊害を生じ簡単にこれら
の弊害を除去するようにした半導体装置が要望されてい
た。
（３）、従来技術と問題点
第２図は、第１図のハンダ接合部分Ａの拡大断面図であ
る。ハンダ接合部分７のハンダは熔融状態では第２図（
１１に示すように基板ｌ上のメタライズ部分６と 基
板１１の配線パターン部１０とハンダの接合面は平坦面
７ａとなされているがハンダが固まった状態では第２図
（ｂ）に示すようにハンダ接合面にボイド（凹部）７ｂ
が形成される。
る。ハンダ接合部分７のハンダは熔融状態では第２図（
１１に示すように基板ｌ上のメタライズ部分６と 基
板１１の配線パターン部１０とハンダの接合面は平坦面
７ａとなされているがハンダが固まった状態では第２図
（ｂ）に示すようにハンダ接合面にボイド（凹部）７ｂ
が形成される。
これらはハンダ接合時のフラックス等によって生ずるガ
スやその他種々の原因によるものと思われるが、このよ
うな接合面の現象によって接合面の接着状態が弱くなり
フラックス等で発生したガスが接合面にたまって接合状
態を悪くする原因を作っていた。
スやその他種々の原因によるものと思われるが、このよ
うな接合面の現象によって接合面の接着状態が弱くなり
フラックス等で発生したガスが接合面にたまって接合状
態を悪くする原因を作っていた。
（４）発明の目的
本発明は上記従来の欠点に鑑み、簡単な構成によって基
板とサブ基板接合面の接合強度を強めると共にハンダ接
合面に発生した凹部、すなわちボイドが発生しない半導
体装置を提供することにある。
板とサブ基板接合面の接合強度を強めると共にハンダ接
合面に発生した凹部、すなわちボイドが発生しない半導
体装置を提供することにある。
（５）発明の構成
この目的は本発明によれば、半導体集積回路チップを収
容した容器に厚膜抵抗器等の電気部品が配設された基板
をハンダ接合により取付けた導体装置において、上記基
板のハンダ接合電極部に貫通孔を設けてなることを特徴
とする半導体装置を提供することによって達成される。
容した容器に厚膜抵抗器等の電気部品が配設された基板
をハンダ接合により取付けた導体装置において、上記基
板のハンダ接合電極部に貫通孔を設けてなることを特徴
とする半導体装置を提供することによって達成される。
（６）発明の実施例
以下、本発明の一実施例を図面によって説明する。
第３図は本発明の半導体装置の側断面図、第４図は平面
図を表すものであり、同図と第１図に示す従来例との同
一部分には同一符号を付して重複説明は省略する。基板
１１にパターニングされた厚膜抵抗器等の電気部品８は
第４図に示すようにスルーホール部９を通して基板１１
の裏面に形成された接合面電極１４に配線パターン部１
０を通して接続されている。
図を表すものであり、同図と第１図に示す従来例との同
一部分には同一符号を付して重複説明は省略する。基板
１１にパターニングされた厚膜抵抗器等の電気部品８は
第４図に示すようにスルーホール部９を通して基板１１
の裏面に形成された接合面電極１４に配線パターン部１
０を通して接続されている。
ここで基板１１の接合電極面１４のほぼ中央部近傍に０
．３〜０．５φの貫通孔１３を必要に応じて複数個穿つ
ようにする。かくすれば、セラミックパッケージ１に対
し基板１１をハンダ接合面でハンダ付けする際にフラッ
クスから発生するガスは貫通孔１３を通して矢印Ｃで示
すように放出され、接合電極面でボイドの発生が防止さ
れる。さらに貫通孔１３部分にハンダが盛り上がり７Ｃ
接合強度は上昇する。
．３〜０．５φの貫通孔１３を必要に応じて複数個穿つ
ようにする。かくすれば、セラミックパッケージ１に対
し基板１１をハンダ接合面でハンダ付けする際にフラッ
クスから発生するガスは貫通孔１３を通して矢印Ｃで示
すように放出され、接合電極面でボイドの発生が防止さ
れる。さらに貫通孔１３部分にハンダが盛り上がり７Ｃ
接合強度は上昇する。
なお、貫通孔１３内にスルーホールのようにメタライズ
を施せば盛り上がったハンダを基板１１に強固に接合し
うると共にガス抜きも同時に行われることになる。
を施せば盛り上がったハンダを基板１１に強固に接合し
うると共にガス抜きも同時に行われることになる。
第５図は本発明の他の実施例を示すものであり、第３図
及び第４図ではセラミックパッケージ１の上側に基板
１１を配設したものであるが、この場合は基板を基板の
下側に設は貫通孔１３は厚膜抵抗器８の配線パターン部
１０をサブ基板の下側に持ち来すためのスルーホール９
に兼用したものである。上記した貫通孔は必要に応じて
基板側にもまたは基板側のみに穿ってもよい。このよう
に構成すれば、セラミックパッケージの厚みを薄くでき
るだけでなく接合面のボイドを生じさせず接合強度を高
め得ると共に貫通孔１３の穴開は工程も省略し得る。
及び第４図ではセラミックパッケージ１の上側に基板
１１を配設したものであるが、この場合は基板を基板の
下側に設は貫通孔１３は厚膜抵抗器８の配線パターン部
１０をサブ基板の下側に持ち来すためのスルーホール９
に兼用したものである。上記した貫通孔は必要に応じて
基板側にもまたは基板側のみに穿ってもよい。このよう
に構成すれば、セラミックパッケージの厚みを薄くでき
るだけでなく接合面のボイドを生じさせず接合強度を高
め得ると共に貫通孔１３の穴開は工程も省略し得る。
（７）発明の効果
以上、詳細に説明したように、本発明によれば極めて簡
単な貫通孔をハンダ接合電極面に設けるだけでハンダに
発生するボイド（凹部）を防止し得て接合強度を強める
ことかでき、ガス抜けが有効に行われて接触状態も改善
される特徴を有する。
単な貫通孔をハンダ接合電極面に設けるだけでハンダに
発生するボイド（凹部）を防止し得て接合強度を強める
ことかでき、ガス抜けが有効に行われて接触状態も改善
される特徴を有する。
第１図は従来の半導体装置の側断面図、第２図ｔａｒ、
ｆｂ）は第１図のＡ部拡大図でハンダ熔融状態と固ま
った状態での側断面を示すＡ部拡大側断面図、第３図は
本発明の半導体装置の側断面図、第４図は第３図の平面
図、第５図は本発明の他の実施例を示す側断面図である
。 ■・・・セラミックパッケージ、 ２・・・チップ、
４・・・外部リード、 ６・・・メタライズ部、 ７
・・・ハンダ接合部部、 ８・・・厚膜抵抗器等の電気
部品、 ９・・・スルーホール、 １０・・・配線パタ
ーン、 １３・・・貫通孔、 １４・・・ハンダ接
合面電極。
ｆｂ）は第１図のＡ部拡大図でハンダ熔融状態と固ま
った状態での側断面を示すＡ部拡大側断面図、第３図は
本発明の半導体装置の側断面図、第４図は第３図の平面
図、第５図は本発明の他の実施例を示す側断面図である
。 ■・・・セラミックパッケージ、 ２・・・チップ、
４・・・外部リード、 ６・・・メタライズ部、 ７
・・・ハンダ接合部部、 ８・・・厚膜抵抗器等の電気
部品、 ９・・・スルーホール、 １０・・・配線パタ
ーン、 １３・・・貫通孔、 １４・・・ハンダ接
合面電極。
Claims (4)
- （１）半導体集積回路チップを収容した容器に厚膜抵抗
器等の電気部品が配設された基板をハンダ接合により取
付けた導体装置において、上記基板のハンダ接合電極部
に貫通孔を設けてなることを特徴とする半導体装置。 - （２）前記基板を前記容器の上側にハンダ接合してなる
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。 - （３）前記基板を前記容器基板の下側にハンダ接合して
なることを特徴とする特許請求の範囲第１項記載の半導
体装置。 - （４）前記容器に設けた電極と前記基板に配設された電
気部品との接続を前記基板に設けたスルーホールによっ
て行わない、前記貫通孔と上記スルーホールとを兼用し
てなることを特徴とする特許請求の範囲第１項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11314082A JPS594061A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11314082A JPS594061A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594061A true JPS594061A (ja) | 1984-01-10 |
Family
ID=14604573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11314082A Pending JPS594061A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594061A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62146655A (ja) * | 1985-12-20 | 1987-06-30 | Canon Inc | 画像記録装置 |
| US4903120A (en) * | 1985-11-22 | 1990-02-20 | Texas Instruments Incorporated | Chip carrier with interconnects on lid |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570094A (en) * | 1978-11-21 | 1980-05-27 | Hitachi Chemical Co Ltd | Method of connecting flexible circuit board to rigid circuit board |
| JPS5764953A (en) * | 1980-10-09 | 1982-04-20 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPS5783099A (en) * | 1980-09-08 | 1982-05-24 | Philips Nv | Package for electric/electronic part |
-
1982
- 1982-06-30 JP JP11314082A patent/JPS594061A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570094A (en) * | 1978-11-21 | 1980-05-27 | Hitachi Chemical Co Ltd | Method of connecting flexible circuit board to rigid circuit board |
| JPS5783099A (en) * | 1980-09-08 | 1982-05-24 | Philips Nv | Package for electric/electronic part |
| JPS5764953A (en) * | 1980-10-09 | 1982-04-20 | Oki Electric Ind Co Ltd | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903120A (en) * | 1985-11-22 | 1990-02-20 | Texas Instruments Incorporated | Chip carrier with interconnects on lid |
| JPS62146655A (ja) * | 1985-12-20 | 1987-06-30 | Canon Inc | 画像記録装置 |
| JPH07106643B2 (ja) * | 1985-12-20 | 1995-11-15 | キヤノン株式会社 | 画像記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS594061A (ja) | 半導体装置 | |
| JPS6110299A (ja) | 集積回路実装構造 | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JP2006185958A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPS63213936A (ja) | 混成集積回路装置の製造方法 | |
| JP2886613B2 (ja) | 表面実装用多層プリント配線板 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH01225196A (ja) | 積層混成集積回路の製造方法 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPS62257755A (ja) | 半導体搭載用基板 | |
| JPH01304795A (ja) | プリント板の配線方法 | |
| JP2000332164A (ja) | 半導体チップの実装構造 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH04119689A (ja) | プリント配線板 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPH04186660A (ja) | 半導体装置用パッケージ | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPS6272133A (ja) | チツプキヤリア | |
| JPS632360A (ja) | 回路部品の外部リ−ド接続方法 | |
| JPS59193054A (ja) | 半導体装置 | |
| JPH01181496A (ja) | ビアホールの接続方法 | |
| JPH0685140A (ja) | 半導体装置 | |
| JP2000307212A (ja) | 配線基板及びその製造方法 |