JPS59193054A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59193054A
JPS59193054A JP6735183A JP6735183A JPS59193054A JP S59193054 A JPS59193054 A JP S59193054A JP 6735183 A JP6735183 A JP 6735183A JP 6735183 A JP6735183 A JP 6735183A JP S59193054 A JPS59193054 A JP S59193054A
Authority
JP
Japan
Prior art keywords
substrate
wafer
chip
single crystal
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6735183A
Other languages
English (en)
Inventor
Eiji Ono
鋭二 大野
Atsuko Tonda
頓田　敦子
Tomio Ishida
石田　富雄
Toyoko Hase
長谷　都世子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6735183A priority Critical patent/JPS59193054A/ja
Publication of JPS59193054A publication Critical patent/JPS59193054A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子回路に広く採用されている半導体装置に関
するものである。
従来例の構成とその問題点 近年、電子回路の小型化のだめに、しばしば半導体装置
が使用されている。
以下図面を参照しながら、従来の半導体装置について説
明する。第１図に従来の半導体装置のＩＣチップを示す
。第１図において、１は半導体単結中 晶ウェハ、２は前記半導体単結晶ウェハの表面に作製さ
れた電子回路、３は外部回路と接続するための配線用パ
ッドである。
第２図は前記ＩＣチップを基板６上に設置し、前記ＩＣ
チップの配線用・（ソド３と導体線６を金線４により接
続した様子を示すものである。
しかし、このような構造では、半導体単結晶ウェハ１の
片面に回路形成されているのみであるだめ、高集積化の
面で規制を受けるという欠点かあった。
そこで、第３図に示すようなもう一方の表面にも回路形
成し高集積化を計ったＩＣチップか考案された。
しかしながら、第３図のような構造では、ＩＣチップを
基板上に設置する場合、機械的・電気的接続が困難であ
るという欠点を有していた。
発明の目的 本発明はこのような従来の欠点を除去するものであり、
半導体単結晶ウニ・・の両面に回路形成されたＩＣチッ
プの基板上への接続を容易にすることを目的とするもの
である。
発明の構成 この目的を達成するために本発明による半導体装置は、
半導体単結晶の両面に電子回路を形成した半導体単結晶
ウェハの少なくとも１方の面に、基板電極との接続用の
バンプを設けたものである。
実施例の説明 以下、本発明の一実施例を示す第４図および第５図の図
面を参照して説明する。第４図は本発明の一実施例によ
る半導体装置のＩＣチップを示す図であり、半導体単結
晶ウェハ１の両面に電子回路２が形成されている。ＩＣ
チップの上面には配線用パッド３が形成され、下面には
基板上に機械的・電気的に接続するだめのバンプ（突起
電極）了が形成されている。本実施例ではバンプ７はハ
ンダにより形成されている。
第５図は第４図に示したＩＣチップを基板６」二に設置
して接続した状態を示す図である。第６図に示すように
ハンダよりなるバンブ了をリフローしたハンダが、ＩＣ
チップと基板６を機械的に接続し、かつ前記ＩＣチップ
の下側の電子回路２と基板６上の導体線６ｂを電気的に
接続している。
また前記ＩＣチップの上側の電子回路２は、金線４によ
り基板６上の導体線５ａと接続している。
第５図において、８は絶縁層で、導体線５ａ、６ｂを絶
縁するものである。
なお、本実施例ではバンプ７をハンダにより作製したが
、バンプ７は他の金属により形成してもよい。捷だ、本
実施例ではＩＣチップの一方の面にはバンプ７を、他方
の面には配線用のパット３を作製しだが、ＩＣチップの
両面にバンプ７を作製してもよい。
発明の効果 以上のように本発明の半導体装置によれは、両面に回路
形成されたＩＣチップを基板上にグイボンドすると同時
に片面の電子回路の接続もできるため、高密度実装が容
易になる。
【図面の簡単な説明】
第１図は従来の半導体単結晶ウニ・・の片面に電子回路
を作製したＩＣチップを示す斜視図、第２図は第１図の
ＩＣチップを基板上に設置した半導体装置を示す断面図
、第３図は従来の半導体単結結晶ウェハの両面に回路を
作製したＩＣチップを示す断面図、第４図は本発明の一
実施例による半導体装置のＩＣチップを示す断面図、第
５図は第４図に示したＩＣチップを基板上に設置した本
発明による半導体装置を示す断面図である。 １・・・・半導体単結晶ウェハ、２・・・・・・電子回
路、３・・・・パッド、５ａ、５ｂ・・・・導体線、６
・・基板、７・・−バンプ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims (1)

    【特許請求の範囲】
  1. 両面に電子回路を形成した半導体単結晶ウェハの少なく
    とも一方の面には、基板上の導体部との接続用のバンプ
    を設けたことを特徴とする半導体装置。
JP6735183A 1983-04-15 1983-04-15 半導体装置 Pending JPS59193054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6735183A JPS59193054A (ja) 1983-04-15 1983-04-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6735183A JPS59193054A (ja) 1983-04-15 1983-04-15 半導体装置

Publications (1)

Publication Number Publication Date
JPS59193054A true JPS59193054A (ja) 1984-11-01

Family

ID=13342506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6735183A Pending JPS59193054A (ja) 1983-04-15 1983-04-15 半導体装置

Country Status (1)

Country Link
JP (1) JPS59193054A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170443A (ja) * 1988-12-22 1990-07-02 Fuji Electric Co Ltd 半導体集積回路装置の実装方式
JPH07220554A (ja) * 1994-02-03 1995-08-18 Metro Denso Kk スイッチの接点構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170443A (ja) * 1988-12-22 1990-07-02 Fuji Electric Co Ltd 半導体集積回路装置の実装方式
JPH07220554A (ja) * 1994-02-03 1995-08-18 Metro Denso Kk スイッチの接点構造

Similar Documents

Publication Publication Date Title
KR930010086B1 (ko) 반도체 집적회로장치
US5578525A (en) Semiconductor device and a fabrication process thereof
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
JP2809115B2 (ja) 半導体装置とその製造方法
JPH0234462B2 (ja)
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
JPH038352A (ja) 半導体装置
JPS59193054A (ja) 半導体装置
JPH0658924B2 (ja) 半導体デバイスパッケージ及びその製造方法
JP3394479B2 (ja) 半導体装置
JP2858844B2 (ja) 半導体集積回路装置
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JPS58218130A (ja) 混成集積回路
JPH0219978B2 (ja)
JP4168494B2 (ja) 半導体装置の製造方法
JPS5854646A (ja) 混成集積回路装置
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH04269841A (ja) 半導体装置
JPH05251513A (ja) 半導体装置
JPH0719797B2 (ja) 半導体装置の実装具
KR950003904B1 (ko) 반도체 패키지
JP2946361B2 (ja) 電子部品搭載用基板
JPH01286430A (ja) 半導体チップの実装方法
JPS61148826A (ja) 半導体装置