JPH02170443A - 半導体集積回路装置の実装方式 - Google Patents
半導体集積回路装置の実装方式Info
- Publication number
- JPH02170443A JPH02170443A JP63324325A JP32432588A JPH02170443A JP H02170443 A JPH02170443 A JP H02170443A JP 63324325 A JP63324325 A JP 63324325A JP 32432588 A JP32432588 A JP 32432588A JP H02170443 A JPH02170443 A JP H02170443A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- connection
- integrated circuit
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 239000004020 conductor Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000011888 foil Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000005476 soldering Methods 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000003466 welding Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路が作り込まれた半導体チップを配線基
板上に固定しかつその配線導体と接続する半導体集積回
路装置の実装方式、とくに外部との接続用にバンプ電極
を備えるフリップチッ・プの形態に形成された集積回路
装置に適する実装方式〔従来の技術〕 集積回路装置を電子装置に組み込むには、よく知られて
いるようにプリント板等の配線基板に実装することが必
要で、従来からの最も一般的な実装方式では、集積回路
を組み込んだ半導体チップを−Ｈキャンやプラスチック
のパッケージ内に収納した上で、そのリードを配線基板
のスルーホール内に差し込んだ状態ではんだ付けするこ
とにより、集積回路装置を配線基板に固定しかつその配
線導体と接続する。
板上に固定しかつその配線導体と接続する半導体集積回
路装置の実装方式、とくに外部との接続用にバンプ電極
を備えるフリップチッ・プの形態に形成された集積回路
装置に適する実装方式〔従来の技術〕 集積回路装置を電子装置に組み込むには、よく知られて
いるようにプリント板等の配線基板に実装することが必
要で、従来からの最も一般的な実装方式では、集積回路
を組み込んだ半導体チップを−Ｈキャンやプラスチック
のパッケージ内に収納した上で、そのリードを配線基板
のスルーホール内に差し込んだ状態ではんだ付けするこ
とにより、集積回路装置を配線基板に固定しかつその配
線導体と接続する。
しかし、最近のように電子装ｒＩ！、１１ｉが大規模化
して配線基板に実装すべき集積回路装置数が多くなって
来ると、配線基板が大形になりあるいはその枚数が増加
するので、実装面積を極力縮小するため、集積回路装置
をパッケージに収納することなく半導体チップのままで
配線基板に実装する方式が従来から次第に広く採用され
るようになって来た。よく知られていることであるが、
第５図にがかるチップ実装方式の代表例を示す。
して配線基板に実装すべき集積回路装置数が多くなって
来ると、配線基板が大形になりあるいはその枚数が増加
するので、実装面積を極力縮小するため、集積回路装置
をパッケージに収納することなく半導体チップのままで
配線基板に実装する方式が従来から次第に広く採用され
るようになって来た。よく知られていることであるが、
第５図にがかるチップ実装方式の代表例を示す。
第５図において、集積回路装置の半導体チップ１はその
上面の周縁に沿って接続パッド１ａを複数個備え、その
下面を配線基板２の取付パッド３に図では符号４で示す
ようにはんだ付けないし接着した後、その接続パッド１
ａと配線基板２の配線導体５との間をボンディング線６
で接続する。これかられかるようにこの実装方式は、集
積回路装置のプラスチックパッケージ内で半導体チップ
ｌをリードフレームのグイパッド上に取り付け、リード
の端とボンディングで接続するのとほぼ同じ構造である
が、パッケージがない分だけ実装面積を縮小して数分の
１にすることができる。
上面の周縁に沿って接続パッド１ａを複数個備え、その
下面を配線基板２の取付パッド３に図では符号４で示す
ようにはんだ付けないし接着した後、その接続パッド１
ａと配線基板２の配線導体５との間をボンディング線６
で接続する。これかられかるようにこの実装方式は、集
積回路装置のプラスチックパッケージ内で半導体チップ
ｌをリードフレームのグイパッド上に取り付け、リード
の端とボンディングで接続するのとほぼ同じ構造である
が、パッケージがない分だけ実装面積を縮小して数分の
１にすることができる。
また、上の例はどはまだ一般的に採用されていないが、
集積回路装置の半導体チップをバンプ電極と呼ばれる接
続用の突起電極を備えるいわゆるフリップチップとし、
バンプ電極を配線基板の配線導体に直接にはんだ付は等
の手段で接合することにより、半導体チップの配線基板
への取り付けとその配線導体への接続を同時に果たす実
装方式がかなり前から知られている。このフリップチッ
プを用いるフェースダウン実装方式では、実装面積を半
導体チップの面積にまで縮小して、上の例のさらに数分
の１にすることができる。
集積回路装置の半導体チップをバンプ電極と呼ばれる接
続用の突起電極を備えるいわゆるフリップチップとし、
バンプ電極を配線基板の配線導体に直接にはんだ付は等
の手段で接合することにより、半導体チップの配線基板
への取り付けとその配線導体への接続を同時に果たす実
装方式がかなり前から知られている。このフリップチッ
プを用いるフェースダウン実装方式では、実装面積を半
導体チップの面積にまで縮小して、上の例のさらに数分
の１にすることができる。
ところが、集積回路技術の進展によりその集積度が著し
く向上して、１個の半導体チップ内に組み込み得る回路
数が増加するに伴い、その外部との接続が困難になる問
題が出て来た。
く向上して、１個の半導体チップ内に組み込み得る回路
数が増加するに伴い、その外部との接続が困難になる問
題が出て来た。
例えば、多数個の負荷の駆動用やゲートアレイ用の集積
回路装置では多数の並列回路がこれに組み込まれること
が多く、それらを外部と接続するに必要な接続パッドや
バンプ電極の数が数百側にも達するので、半導体チップ
の周縁部にこれらの接続部を配列し切れなくなる。もち
ろん、かかる接続点をチップの周縁部に二重三重に並べ
ることは可能であるが、それに応じてチップ面積が急速
に増大するので非常に不経済につく、また、多数の接続
点を配列することが可能としても、外部との接続に当た
って、ボンディング線等が錯綜して処理し切れなくなる
事態が発生する。
回路装置では多数の並列回路がこれに組み込まれること
が多く、それらを外部と接続するに必要な接続パッドや
バンプ電極の数が数百側にも達するので、半導体チップ
の周縁部にこれらの接続部を配列し切れなくなる。もち
ろん、かかる接続点をチップの周縁部に二重三重に並べ
ることは可能であるが、それに応じてチップ面積が急速
に増大するので非常に不経済につく、また、多数の接続
点を配列することが可能としても、外部との接続に当た
って、ボンディング線等が錯綜して処理し切れなくなる
事態が発生する。
このため、やむなくチップを複数個に分割して別々に実
装せざるを得なくなるが、当然コストが掛かりかつ実装
面積も大きくなってしまう、また外部接続をボンディン
グでする場合には、接続点数の増加に比例してボンディ
ング時間が長く掛かることになる。
装せざるを得なくなるが、当然コストが掛かりかつ実装
面積も大きくなってしまう、また外部接続をボンディン
グでする場合には、接続点数の増加に比例してボンディ
ング時間が長く掛かることになる。
本発明はかかる問題を軽減して、集積回路装置の実装面
積を小さくし、その半導体チップの製作と配線基板への
実装の経済性を向上することを目的とする。
積を小さくし、その半導体チップの製作と配線基板への
実装の経済性を向上することを目的とする。
この目的は本発明によれば、集積回路が作り込まれた半
導体チップを配線基板上に固定しかつその配線導体と接
続するに当たって、まず半導体チップの両面に外部との
接続部をそれぞれ設けて置いた上で、この半導体チップ
の一方の面側でその接続部を配線基板の配線導体とバン
プ電極を介してそれぞれ接続するとともにそれによって
半導体チップを配線基板に固定し、半導体チップの他方
の面側でその接続部を絶縁性フィルムに複数個の金属箔
条を担持した可撓性接続体を介して配線基板の配線導体
とそれぞれ接続することによって達成される。
導体チップを配線基板上に固定しかつその配線導体と接
続するに当たって、まず半導体チップの両面に外部との
接続部をそれぞれ設けて置いた上で、この半導体チップ
の一方の面側でその接続部を配線基板の配線導体とバン
プ電極を介してそれぞれ接続するとともにそれによって
半導体チップを配線基板に固定し、半導体チップの他方
の面側でその接続部を絶縁性フィルムに複数個の金属箔
条を担持した可撓性接続体を介して配線基板の配線導体
とそれぞれ接続することによって達成される。
上記構成において、半導体チップの両面にそれぞれ設け
るべき接続部は、通常の接続パッドないしはバンプ電極
とすることでよく、その一方の面側の接続部を接続パッ
ドとしたときの配線基板の配線導体との接続には、いわ
ゆる転写バンプ電極を用いることができる。また、その
他方の面側の接続部を接続パッドとする場合は、可撓性
接続体の金属箔条の先端部に設けた接続用突起を接続パ
ッドとを接合により接続し、あるいは転写バンプ電極を
介して金属箔条と接続パッドとを接続するのが望ましい
、もちろん、半導体チップの接続部としてはんだや金等
のバンプ電極を設けた場合には、通常のはんだ付けや圧
接等の手段でこれを配線基板の配線導体なり可撓性接続
体の金属箔条と接続することができる。
るべき接続部は、通常の接続パッドないしはバンプ電極
とすることでよく、その一方の面側の接続部を接続パッ
ドとしたときの配線基板の配線導体との接続には、いわ
ゆる転写バンプ電極を用いることができる。また、その
他方の面側の接続部を接続パッドとする場合は、可撓性
接続体の金属箔条の先端部に設けた接続用突起を接続パ
ッドとを接合により接続し、あるいは転写バンプ電極を
介して金属箔条と接続パッドとを接続するのが望ましい
、もちろん、半導体チップの接続部としてはんだや金等
のバンプ電極を設けた場合には、通常のはんだ付けや圧
接等の手段でこれを配線基板の配線導体なり可撓性接続
体の金属箔条と接続することができる。
また、かかる両面にそれぞれ接続部を備える半導体チッ
プとしては、半導体基板の両面にエピタキシャル層を成
長させたチップの両面にそれぞれ集積回路を作り込んだ
もの、あるいは通常の半導体チップの裏面同志を互いに
はんだ付けないし接着したものを用いることができる。
プとしては、半導体基板の両面にエピタキシャル層を成
長させたチップの両面にそれぞれ集積回路を作り込んだ
もの、あるいは通常の半導体チップの裏面同志を互いに
はんだ付けないし接着したものを用いることができる。
本発明の代表的な実施態様として、半導体チップの一方
の面側には金等の圧接による接続用の金属バンプ電極を
、他方の面側にははんだバンプ電極をそれぞれ設けて置
き、まず一方の面側のバンプ電極を比較的高温下で圧接
により配線基板の配線導体と接合することにより半導体
チップを配線基板に取り付けて置いた上で、他方の面側
のはんだバンプ電極を上よりも低温下で可撓性接続体を
介して配線基板の配線導体と接続するようにするのが有
利である。
の面側には金等の圧接による接続用の金属バンプ電極を
、他方の面側にははんだバンプ電極をそれぞれ設けて置
き、まず一方の面側のバンプ電極を比較的高温下で圧接
により配線基板の配線導体と接合することにより半導体
チップを配線基板に取り付けて置いた上で、他方の面側
のはんだバンプ電極を上よりも低温下で可撓性接続体を
介して配線基板の配線導体と接続するようにするのが有
利である。
本発明のもう一つの代表的な実施態様として、上とは逆
にまず半導体チップの他方の面側でその接続部を可撓性
接続体の金属箔条の少なくとも一端と接続して置いた上
で、他方の面側の接続部をバンプ電極を介して配線基板
の配線導体と接続することができる。この場合において
、半導体チップの一方の面側の接続にはんだバンプ電極
を用いて他方の面側の接続時よりは低温下ではんだ付は
接続を果たせるようにするのが有利である。この一方の
面側での低温接続のためには、あまり電流容量は高（と
れないが、上のはんだ付は接続のかわりに、樹脂硬化時
の圧縮力を利用したバンプ電極と配線導体との接触接続
方式を採用することもできる。
にまず半導体チップの他方の面側でその接続部を可撓性
接続体の金属箔条の少なくとも一端と接続して置いた上
で、他方の面側の接続部をバンプ電極を介して配線基板
の配線導体と接続することができる。この場合において
、半導体チップの一方の面側の接続にはんだバンプ電極
を用いて他方の面側の接続時よりは低温下ではんだ付は
接続を果たせるようにするのが有利である。この一方の
面側での低温接続のためには、あまり電流容量は高（と
れないが、上のはんだ付は接続のかわりに、樹脂硬化時
の圧縮力を利用したバンプ電極と配線導体との接触接続
方式を採用することもできる。
前項に述べた構成かられかるように、本発明方式では半
導体チップの両面にそれぞれ外部との接続部を設けるこ
とにより、これらの接続部を設ける場所を分散させて半
導体チップの周縁部にそって多数個の接続部を配列でき
るようにするとともに、上記構成にいうように半導体チ
ップの一方の面側ではバンプ電極を介して、半導体チッ
プの他方の面側では可撓性接続体を介して、これらの接
続部と配線基板の配線導体とをそれぞれ接続することに
より、接続手段の錯綜や混線なく容易に接続を果たすこ
とを可能にし、かつ従来のボンディングによるよりは短
時間内に能率よく集積回路装置の半導体チップを配線基
板に実装できるようにしたものである。
導体チップの両面にそれぞれ外部との接続部を設けるこ
とにより、これらの接続部を設ける場所を分散させて半
導体チップの周縁部にそって多数個の接続部を配列でき
るようにするとともに、上記構成にいうように半導体チ
ップの一方の面側ではバンプ電極を介して、半導体チッ
プの他方の面側では可撓性接続体を介して、これらの接
続部と配線基板の配線導体とをそれぞれ接続することに
より、接続手段の錯綜や混線なく容易に接続を果たすこ
とを可能にし、かつ従来のボンディングによるよりは短
時間内に能率よく集積回路装置の半導体チップを配線基
板に実装できるようにしたものである。
以下、図を参照しながら本発明の実施例を具体的に説明
する。第１図は本発明による半導体集積回路装置の実装
方式の代表的な実施例を示すもので、同図（ａ）には実
装後の状態の側面図が、同図（ロ）には集積回路装置の
半導体チップの下面におけるバンプ電極を介する接続態
様例が、同図（Ｃ）にはその上面における可撓性接続体
を介する接続態様例がそれぞれ示されている。
する。第１図は本発明による半導体集積回路装置の実装
方式の代表的な実施例を示すもので、同図（ａ）には実
装後の状態の側面図が、同図（ロ）には集積回路装置の
半導体チップの下面におけるバンプ電極を介する接続態
様例が、同図（Ｃ）にはその上面における可撓性接続体
を介する接続態様例がそれぞれ示されている。
第１図（ａ）に示された集積回路装置の半導体チップｌ
Ｏは、この例では別個のフリップチップである半導体チ
ップ１０ａおよびｌＯｂを、いわば背中合わせに図で１
０ｃで示すようにはんだ付けして構成された複合化半導
体チップであって、その上下面の周縁部には外部との接
続用にバンプ電極２０がそれぞれ多数個配列されている
。この実施例では、半導体チップ１０の下面のバンプ電
極２０は例えば金バンプとされ、上面のバンプ電極２０
は例えばはんだバンプとされる。ふつうこれらのバンプ
電極２ｏの大きさは５０ｎ角ないし５０μ径とされ、配
列ピッチは１００ｎ程度とされるが、とくに多数個のバ
ンプ電極を配列する必要がある場合には、その大きさが
１Ｏｎ角ないし径、配列ピッチが２０，１１１程度のい
わゆるマイクロバンプとすることが現在可能になって来
ている。
Ｏは、この例では別個のフリップチップである半導体チ
ップ１０ａおよびｌＯｂを、いわば背中合わせに図で１
０ｃで示すようにはんだ付けして構成された複合化半導
体チップであって、その上下面の周縁部には外部との接
続用にバンプ電極２０がそれぞれ多数個配列されている
。この実施例では、半導体チップ１０の下面のバンプ電
極２０は例えば金バンプとされ、上面のバンプ電極２０
は例えばはんだバンプとされる。ふつうこれらのバンプ
電極２ｏの大きさは５０ｎ角ないし５０μ径とされ、配
列ピッチは１００ｎ程度とされるが、とくに多数個のバ
ンプ電極を配列する必要がある場合には、その大きさが
１Ｏｎ角ないし径、配列ピッチが２０，１１１程度のい
わゆるマイクロバンプとすることが現在可能になって来
ている。
この半導体チップｌＯを実装すべき相手方としての配線
基板４０は、望ましくはセラミックの絶縁基板４１上に
例えば銅等の金属膜からなる多数の細い配線導体４２お
よび４３を配列したもので、半導体チップ１０の下面の
バンプ電極２０と接続すべき配線導体４２の配置例が同
図か）に、上面のバンプ電極２０と接続すべき配線導体
４３の配置例が同図（Ｃ）にそれぞれ示されている。同
図Φ）に示すように配線導体４２は配線束４２ａから先
端を半導体チップ１００周縁部の下側に入り込ませるよ
うに導出され、同図（Ｃ）に示すように配線溝一体４３
は配線束４２ａと重ならないように配置された配線束４
３ａからその先端が半導体チップｌＯからやや離れて位
置するように導出される。これらの配線導体４２および
４３に銅が用いられる場合には、その表面に例えば錫め
っきを施して置（のが望ましい。
基板４０は、望ましくはセラミックの絶縁基板４１上に
例えば銅等の金属膜からなる多数の細い配線導体４２お
よび４３を配列したもので、半導体チップ１０の下面の
バンプ電極２０と接続すべき配線導体４２の配置例が同
図か）に、上面のバンプ電極２０と接続すべき配線導体
４３の配置例が同図（Ｃ）にそれぞれ示されている。同
図Φ）に示すように配線導体４２は配線束４２ａから先
端を半導体チップ１００周縁部の下側に入り込ませるよ
うに導出され、同図（Ｃ）に示すように配線溝一体４３
は配線束４２ａと重ならないように配置された配線束４
３ａからその先端が半導体チップｌＯからやや離れて位
置するように導出される。これらの配線導体４２および
４３に銅が用いられる場合には、その表面に例えば錫め
っきを施して置（のが望ましい。
この実施例においては、まず半導体チップｌＯの下面の
金のバンプ電極２０が配線導体４２と圧接によって同図
（ａ）に示すように接続され、これによって半導体チッ
プｌＯが配線基板４０に取り付けられる。
金のバンプ電極２０が配線導体４２と圧接によって同図
（ａ）に示すように接続され、これによって半導体チッ
プｌＯが配線基板４０に取り付けられる。
この圧接接続は加熱加圧下で行なわれ、例えば銅の配線
導体４０の表面にめっきされた錫と下側のバンプ電極２
０の金とを合金化させて強固な接合を形成させる。
導体４０の表面にめっきされた錫と下側のバンプ電極２
０の金とを合金化させて強固な接合を形成させる。
次に半導体チップｌＯの上側のはんだのバンプ電極２０
と配線導体４３とが可撓性接続体３０を介して接続され
るが、この接続体３０は銅等の複数個の金属箔の条３１
を例えばポリイミド樹脂の薄い絶縁性フィルム３２に担
持させたもので、その金属箔条３１の接続部の表面には
上と同様に錫めっき等を施して置くのが望ましい、はん
だバンプ電極２０と金属箔条３１の一端との接続は、両
者を接触させた状態で加熱治具を当てて上の場合よりも
低温下ではんだ付けすることにより容易に果たすことが
でき、金属箔条３１の他端側では配線導体４３の先端部
と通常の圧接法により接続した上で切断すればよい、こ
の上側のバンプ電極２０と配線基板の配線導体４３とを
可撓性接続体の金属箔条３１を介して接続した状態が同
図（Ｃ）に示されている。
と配線導体４３とが可撓性接続体３０を介して接続され
るが、この接続体３０は銅等の複数個の金属箔の条３１
を例えばポリイミド樹脂の薄い絶縁性フィルム３２に担
持させたもので、その金属箔条３１の接続部の表面には
上と同様に錫めっき等を施して置くのが望ましい、はん
だバンプ電極２０と金属箔条３１の一端との接続は、両
者を接触させた状態で加熱治具を当てて上の場合よりも
低温下ではんだ付けすることにより容易に果たすことが
でき、金属箔条３１の他端側では配線導体４３の先端部
と通常の圧接法により接続した上で切断すればよい、こ
の上側のバンプ電極２０と配線基板の配線導体４３とを
可撓性接続体の金属箔条３１を介して接続した状態が同
図（Ｃ）に示されている。
第２図は本発明方式により実装される半導体チップとし
て、下面にバンプ電極２０を、上面に接続パッド２１を
それぞれ設けた半導体チップ１１を例示するものである
。この半導体チップ１１はいわば両面集積回路構造のも
ので、図示のように例えばＰ形の半導体基板１１ａの両
面にそれぞれエピタキシャル層１１ｂをｎ形で成長させ
、ｐ形の接合分離層１１ｃを拡散してエピタキシャル層
１１ｂを半導体領域に接合分離し、この各半導体領域内
に例えば図示のようにＰ形層ｌｉｄやｎ形層１１ｇを作
り込んだものである。その表面はそれぞれ酸化１ｉ１１
１２によって覆われており、それに明けた窓を介してｐ
形層ｌｉｄおよびｎ形層ｌｉｅにそれぞれ導電接触する
ようにふつうはアルミの接続ｗＡ１３が設けられ、さら
にその上を覆うように窒化シリコン等の保護膜１４が設
けられる。
て、下面にバンプ電極２０を、上面に接続パッド２１を
それぞれ設けた半導体チップ１１を例示するものである
。この半導体チップ１１はいわば両面集積回路構造のも
ので、図示のように例えばＰ形の半導体基板１１ａの両
面にそれぞれエピタキシャル層１１ｂをｎ形で成長させ
、ｐ形の接合分離層１１ｃを拡散してエピタキシャル層
１１ｂを半導体領域に接合分離し、この各半導体領域内
に例えば図示のようにＰ形層ｌｉｄやｎ形層１１ｇを作
り込んだものである。その表面はそれぞれ酸化１ｉ１１
１２によって覆われており、それに明けた窓を介してｐ
形層ｌｉｄおよびｎ形層ｌｉｅにそれぞれ導電接触する
ようにふつうはアルミの接続ｗＡ１３が設けられ、さら
にその上を覆うように窒化シリコン等の保護膜１４が設
けられる。
バンプ電極２０はこの保護膜１４に明けられた窓部に接
続膜１３と接続するように設けられ、通例のように接続
膜１３と導電接触するバリアメタルとしての下地膜２０
ａと、その上に成長された金やはんだ等の電極金属２０
ｂとからなる。一方、接続パッド２１は保護ｗＡ１４に
窓１４ａを抜いて、図示のようにその下の接続膜１３を
外部に露出させることによって形成される。
続膜１３と接続するように設けられ、通例のように接続
膜１３と導電接触するバリアメタルとしての下地膜２０
ａと、その上に成長された金やはんだ等の電極金属２０
ｂとからなる。一方、接続パッド２１は保護ｗＡ１４に
窓１４ａを抜いて、図示のようにその下の接続膜１３を
外部に露出させることによって形成される。
第３図は、半導体チップ１１の下面に上述のようにして
設けられたバンプ電極２０を、配線基板４０の配線導体
４２に接続する要領を模式的に示すものである０図示の
ように、まず半導体チップ１１を配線基板４０上に正確
に位置決めした上で、バンプ電極２０に用いられた金属
に応じた温度に加熱し、適度の圧力Ｐを掛けることによ
って、バンプ電極２０と配線導体４２とを圧接ないしは
んだ付けによって接合する。この際、前述のように配線
導体４２の表面にバンプ電極用金属に適する錫等の金属
を事前にめっきして１くことによって、圧接に要する温
度を低め、あるいははんだ付けを容易にすることができ
る。
設けられたバンプ電極２０を、配線基板４０の配線導体
４２に接続する要領を模式的に示すものである０図示の
ように、まず半導体チップ１１を配線基板４０上に正確
に位置決めした上で、バンプ電極２０に用いられた金属
に応じた温度に加熱し、適度の圧力Ｐを掛けることによ
って、バンプ電極２０と配線導体４２とを圧接ないしは
んだ付けによって接合する。この際、前述のように配線
導体４２の表面にバンプ電極用金属に適する錫等の金属
を事前にめっきして１くことによって、圧接に要する温
度を低め、あるいははんだ付けを容易にすることができ
る。
また、バンプ電極２０が小電流用の金等のマイクロバン
プである場合には、図示のように樹脂５０を通用してそ
れを紫外線り等で硬化させる際の収縮力を利用して、バ
ンプ電８ｉ２０と配線導体４２とを接触により接続する
ことができる。この際には、配線導体１２の表面には金
等をめっきして置くのが望ましい０以上の接合または接
触によるいずれの接続手段をとっても、半導体チップ１
１はそのバンプ電極２０を配線導体４２に接続すると同
時に配線基板４０上に固定される。
プである場合には、図示のように樹脂５０を通用してそ
れを紫外線り等で硬化させる際の収縮力を利用して、バ
ンプ電８ｉ２０と配線導体４２とを接触により接続する
ことができる。この際には、配線導体１２の表面には金
等をめっきして置くのが望ましい０以上の接合または接
触によるいずれの接続手段をとっても、半導体チップ１
１はそのバンプ電極２０を配線導体４２に接続すると同
時に配線基板４０上に固定される。
第４図は可撓性接続体３０の金属箔条３１の先端部を半
導体チップ１１の上面に設けられた接続パッド２１に接
続ｒる場合の要領を模式的に示すものである。この場合
、金属箔条３１の接続部には図示のように突起３１ａを
設けて置くのが望ましく、この突起３１ａを接続パッド
２１に当接させた状態で加熱加圧用治具５１を押し付け
ることによって、金属箔条３１の先端を接続パッド２１
に圧接する。また、図には金属箔条３１を第１図の配線
導体４３に接続すべき個所がＣで示さ゛れており、この
個所Ｃにおける接続要領もこれと同様である０図の左側
の金属箔条３１のように、接続パッド２１との接続個所
と配線導体との接続個所Ｃとの間隔が狭い場合には、そ
れらの間に絶縁性フィルム３２を設ける要はない、接続
個所Ｃにおける接続を終えた後、残部の金属箔条３１は
切断により切り離される。
導体チップ１１の上面に設けられた接続パッド２１に接
続ｒる場合の要領を模式的に示すものである。この場合
、金属箔条３１の接続部には図示のように突起３１ａを
設けて置くのが望ましく、この突起３１ａを接続パッド
２１に当接させた状態で加熱加圧用治具５１を押し付け
ることによって、金属箔条３１の先端を接続パッド２１
に圧接する。また、図には金属箔条３１を第１図の配線
導体４３に接続すべき個所がＣで示さ゛れており、この
個所Ｃにおける接続要領もこれと同様である０図の左側
の金属箔条３１のように、接続パッド２１との接続個所
と配線導体との接続個所Ｃとの間隔が狭い場合には、そ
れらの間に絶縁性フィルム３２を設ける要はない、接続
個所Ｃにおける接続を終えた後、残部の金属箔条３１は
切断により切り離される。
なお、可撓性接続体３０を、第４図のように半導体チッ
プ１１の上面の接続パッド２１と圧接する場合や、第１
図のように半導体チップｌＯの上面のバンプ電極２０と
圧接する場合には、半導体チップｌＯないしは１１の下
面のバンプ電極２０をはんだバンプないしはマイクロバ
ンプとして上面部における圧接の後に配線導体４２と低
温下ではんだ付は法ないしは樹脂硬化法によって接続す
るのが望ましい。
プ１１の上面の接続パッド２１と圧接する場合や、第１
図のように半導体チップｌＯの上面のバンプ電極２０と
圧接する場合には、半導体チップｌＯないしは１１の下
面のバンプ電極２０をはんだバンプないしはマイクロバ
ンプとして上面部における圧接の後に配線導体４２と低
温下ではんだ付は法ないしは樹脂硬化法によって接続す
るのが望ましい。
以上の実施例とその説明からもわかるように、本発明は
これらの例示に限らず種々の１１様で実施をすることが
できる０例えば、上述の説明ではバンプ電極はすべて半
導体チップにあらかじめ作り込まれるものとしたが、い
わゆる転写バンプを適宜そのかわりに採用することがで
きる。
これらの例示に限らず種々の１１様で実施をすることが
できる０例えば、上述の説明ではバンプ電極はすべて半
導体チップにあらかじめ作り込まれるものとしたが、い
わゆる転写バンプを適宜そのかわりに採用することがで
きる。
以上説明したように本発明では、集積回路が作り込まれ
た半導体チップを配線基板上に固定しかつその配線導体
と接続する実装方式として、まず半導体チップの両面に
外部との接続部をそれぞれ設けて置いた上で、半導体チ
ップの一方の面側でその接続部を配線基板の配線導体と
バンプ電極を介してそれぞれ接続するとともに半導体チ
ップを配ｗＡ基板に固定し、半導体チップの他方の面側
でその接続部を絶縁性フィルムに複数個の金属箔条を担
持した可撓性接続体を介して配線基板の配線導体とそれ
ぞれ接続するようにしたので、集積回路装置の外部との
接続部としてのバンプ電極や接続パッドを半導体チップ
の両面に分散して多数個設けることができ、これらの接
続部を配線基板の配線導体と無用な錯綜や混線を生じる
ことなく整然と接続することができ、ボンディングによ
るよりも実装作業をずっと短時間内に能率よく進めるこ
とができ、しかも実装面積を従来のほぼ半分に減少させ
ることができる。
た半導体チップを配線基板上に固定しかつその配線導体
と接続する実装方式として、まず半導体チップの両面に
外部との接続部をそれぞれ設けて置いた上で、半導体チ
ップの一方の面側でその接続部を配線基板の配線導体と
バンプ電極を介してそれぞれ接続するとともに半導体チ
ップを配ｗＡ基板に固定し、半導体チップの他方の面側
でその接続部を絶縁性フィルムに複数個の金属箔条を担
持した可撓性接続体を介して配線基板の配線導体とそれ
ぞれ接続するようにしたので、集積回路装置の外部との
接続部としてのバンプ電極や接続パッドを半導体チップ
の両面に分散して多数個設けることができ、これらの接
続部を配線基板の配線導体と無用な錯綜や混線を生じる
ことなく整然と接続することができ、ボンディングによ
るよりも実装作業をずっと短時間内に能率よく進めるこ
とができ、しかも実装面積を従来のほぼ半分に減少させ
ることができる。
かかる効果をもつ本発明方式は、多数の並列回路を組み
込む集積回路装置や入出力数の多いゲートアレイ用集積
回路装置にとくに適し、接続部の合理的な配置によりそ
の半導体チップのサイズを縮小し、実装面積を半減させ
、実装作業を合理化する上でその真価を発揮することが
できる。
込む集積回路装置や入出力数の多いゲートアレイ用集積
回路装置にとくに適し、接続部の合理的な配置によりそ
の半導体チップのサイズを縮小し、実装面積を半減させ
、実装作業を合理化する上でその真価を発揮することが
できる。
第１図から第４図までが本発明に関し、第１図ンプ電極
および可撓性接続体を介する接続状態の平面図、第２図
は本発明の異なる実施例における集積回路装置の半導体
チップのバンプ電極および接続パッド付近の拡大断面図
、第３図および第４図は第２図の半導体チップのバンプ
電極および接続パッドへの接続要領をそれぞれ示す模式
図である。第５図は従来技術による半導体集積回路装置
の実装状態の側面図である０図において、ｌ二手導体チ
ップ、ｌａ：接続パッド、２：配線基板、３：半導体チ
ップの取付パッド、５：配線導体、６：ボンディング線
、１０．１０ａ、 １０ｂ、 １１ ：集積回路装置用
半導体チップ、１０ｃ：半導体チップのはんだ付けない
し接着部、ｌｌａ：半導体チップ用半導体基板、ｌｌｂ
：エピタキシャル層、ｌｌｃ：接合分離層、ｌｉｄ ｎ
ｐ形層、ｌｌｅ ｓ ｎ形層、１２：酸化１１５１．
１３：接続ｓ、１４：保護膜、１４ａ：保護膜の窓、２
０：バンプ電極、２０ａ：バンプ電極用下地膜、２０ｂ
ｊバンプ電極金属、３０：可撓性接続体、３１：金Ｂ笛
条、３１ａ：金属箔条の突起、３２：絶縁性フィルム、
４０：配線基板、４１：絶縁基板、４２：バンプ電極と
接続される配線導体、４２ａ：配線導体束、４３８可撓
性接続体と接続される配線導体、４３ａ：配線導体束、
５０：樹脂、５１：圧接用治具、Ｃ：可撓性接続体の配
線導体との接続部、Ｌ：紫第 図 第 図 第 図
および可撓性接続体を介する接続状態の平面図、第２図
は本発明の異なる実施例における集積回路装置の半導体
チップのバンプ電極および接続パッド付近の拡大断面図
、第３図および第４図は第２図の半導体チップのバンプ
電極および接続パッドへの接続要領をそれぞれ示す模式
図である。第５図は従来技術による半導体集積回路装置
の実装状態の側面図である０図において、ｌ二手導体チ
ップ、ｌａ：接続パッド、２：配線基板、３：半導体チ
ップの取付パッド、５：配線導体、６：ボンディング線
、１０．１０ａ、 １０ｂ、 １１ ：集積回路装置用
半導体チップ、１０ｃ：半導体チップのはんだ付けない
し接着部、ｌｌａ：半導体チップ用半導体基板、ｌｌｂ
：エピタキシャル層、ｌｌｃ：接合分離層、ｌｉｄ ｎ
ｐ形層、ｌｌｅ ｓ ｎ形層、１２：酸化１１５１．
１３：接続ｓ、１４：保護膜、１４ａ：保護膜の窓、２
０：バンプ電極、２０ａ：バンプ電極用下地膜、２０ｂ
ｊバンプ電極金属、３０：可撓性接続体、３１：金Ｂ笛
条、３１ａ：金属箔条の突起、３２：絶縁性フィルム、
４０：配線基板、４１：絶縁基板、４２：バンプ電極と
接続される配線導体、４２ａ：配線導体束、４３８可撓
性接続体と接続される配線導体、４３ａ：配線導体束、
５０：樹脂、５１：圧接用治具、Ｃ：可撓性接続体の配
線導体との接続部、Ｌ：紫第 図 第 図 第 図
Claims (1)
- 集積回路が作り込まれた半導体チップを配線基板上に固
定しかつその配線導体と接続する実装方式であって、半
導体チップの両面に外部との接続部をそれぞれ複数個設
け、半導体チップの一方の面側でその接続部を配線基板
の配線導体とバンプ電極を介してそれぞれ接続するとと
もに半導体チップを配線基板に固定し、半導体チップの
他方の面側でその接続部を絶縁性フィルムに複数個の金
属箔条を担持した可撓性接続体を介して配線基板の配線
導体とそれぞれ接続するようにしたことを特徴とする半
導体集積回路装置の実装方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324325A JPH02170443A (ja) | 1988-12-22 | 1988-12-22 | 半導体集積回路装置の実装方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324325A JPH02170443A (ja) | 1988-12-22 | 1988-12-22 | 半導体集積回路装置の実装方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170443A true JPH02170443A (ja) | 1990-07-02 |
Family
ID=18164530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63324325A Pending JPH02170443A (ja) | 1988-12-22 | 1988-12-22 | 半導体集積回路装置の実装方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630049A1 (en) * | 1993-06-16 | 1994-12-21 | British Aerospace Public Limited Company | Semi-conductor die assembly |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5874048A (ja) * | 1981-10-29 | 1983-05-04 | Mitsubishi Electric Corp | 半導体集積回路の実装方式 |
| JPS5996759A (ja) * | 1982-11-25 | 1984-06-04 | Fuji Electric Corp Res & Dev Ltd | 半導体装置 |
| JPS59193054A (ja) * | 1983-04-15 | 1984-11-01 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1988
- 1988-12-22 JP JP63324325A patent/JPH02170443A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5874048A (ja) * | 1981-10-29 | 1983-05-04 | Mitsubishi Electric Corp | 半導体集積回路の実装方式 |
| JPS5996759A (ja) * | 1982-11-25 | 1984-06-04 | Fuji Electric Corp Res & Dev Ltd | 半導体装置 |
| JPS59193054A (ja) * | 1983-04-15 | 1984-11-01 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630049A1 (en) * | 1993-06-16 | 1994-12-21 | British Aerospace Public Limited Company | Semi-conductor die assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| KR970003913B1 (ko) | 반도체 기억 장치의 실장 방법 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6603072B1 (en) | Making leadframe semiconductor packages with stacked dies and interconnecting interposer | |
| JP4501279B2 (ja) | 集積型電子部品及びその集積方法 | |
| EP1172850A2 (en) | Semiconductor device having at least three power terminals superposed on each other | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| KR100255476B1 (ko) | 볼 그리드 어레이 패키지 | |
| JPH11177020A (ja) | 半導体実装構造およびその実装方法 | |
| JP2000101016A (ja) | 半導体集積回路装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| JP3165959B2 (ja) | 半導体チップの実装構造および半導体装置 | |
| US20050098869A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP2007214238A (ja) | 半導体装置およびその製造方法 | |
| US5728247A (en) | Method for mounting a circuit | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| US8129831B2 (en) | Chip arrangement and method for producing a chip arrangement | |
| JPH02170443A (ja) | 半導体集積回路装置の実装方式 | |
| JP4083376B2 (ja) | 半導体モジュール | |
| KR100302594B1 (ko) | 반도체패키지용부재,반도체패키지및그제조방법 | |
| KR100366114B1 (ko) | 반도체장치와그의제조방법 | |
| JP2001015677A (ja) | 半導体装置 | |
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| JP2004207757A (ja) | 半導体装置及びその製造方法 |