KR100302594B1 - 반도체패키지용부재,반도체패키지및그제조방법 - Google Patents

반도체패키지용부재,반도체패키지및그제조방법 Download PDF

Info

Publication number
KR100302594B1
KR100302594B1 KR1019980042974A KR19980042974A KR100302594B1 KR 100302594 B1 KR100302594 B1 KR 100302594B1 KR 1019980042974 A KR1019980042974 A KR 1019980042974A KR 19980042974 A KR19980042974 A KR 19980042974A KR 100302594 B1 KR100302594 B1 KR 100302594B1
Authority
KR
South Korea
Prior art keywords
chip
semiconductor package
semiconductor
conductive wiring
opening
Prior art date
Application number
KR1019980042974A
Other languages
English (en)
Other versions
KR20000025774A (ko
Inventor
유중하
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980042974A priority Critical patent/KR100302594B1/ko
Priority to US09/324,780 priority patent/US6521979B1/en
Priority to JP11291005A priority patent/JP2000124356A/ja
Publication of KR20000025774A publication Critical patent/KR20000025774A/ko
Application granted granted Critical
Publication of KR100302594B1 publication Critical patent/KR100302594B1/ko
Priority to US10/330,202 priority patent/US7070831B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 반도체 패키지용 부재와 그 패키지에 관한 것으로, 특히 반도체 칩에 형성된 칩패드와 외부단자를 보다 간단히 접속할 수 있도록 하는 반도체 패키지용 부재와, 이를 이용한 반도체 패키지 및 그 제조 방법에 관한 것이다. 이와 같은 본 발명은 칩패드와 외부단자를 보다 간단히 접속시킬 수 있고, 상기 칩패드에서 외부리드까지의 전기적 경로가 짧아져 전기적 특성이 향상되며, 외부단자볼의 배치가 칩패드의 위치와 관계없이 배치할 수 있으므로 패키지의 설계가 용이하고, 반도체 패키지의 사이즈를 칩 사이즈에 가깝게 제작할 수 있으므로 실장율을 최대로 높일 수 있고, 다수의 외부단자볼을 형성할 수 있는 장점이 있다. 또한, 패키지 공정을 웨이퍼 상태 및 개별 칩 상태에서 모두 수행 가능하므로 응용범위의 확대가 용이한 효과가 있다.

Description

반도체 패키지용 부재, 반도체 패키지 및 그 제조 방법{MEMBER FOR SEMICONDUCTOR PACKAGE, AND SEMICONDUCTOR PACKAGE AND FABRICATION THEREOF}
본 발명은 반도체 패키지용 부재와 그 패키지에 관한 것으로, 특히 반도체 칩에 형성된 칩패드와 외부단자를 보다 간단히 접속할 수 있도록 하는 반도체 패키지용 부재와, 이를 이용하여 반도체 패키지의 사이즈를 반도체 칩 크기에 근접하게 줄여 최소화 할 수 있도록 하는 반도체 패키지 및 그 제조 방법에 관한 것이다.
다양한 종류의 반도체 패키지들 중에서 가장 일반적인 반도체 패키지의 구조는, 반도체 칩을 리드프레임의 패들에 고정 부착하고, 반도체 칩의 패드와 내부리드를 도선으로 접속하여 전기적으로 연결한 후, 몰딩수지로 밀봉한 다음 외부리드를 사용자의 목적에 맞게 일정모양으로 성형한 구조로 형성되어 있다.
도 1은 종래의 일반적인 반도체 패키지 중에서 외부리드를 "Ｊ"자 형태로 성형한 에스오제이(Small Outline J-lead : 이하 'SOJ'라 칭함) 반도체 패키지의 구조를 나타내는 단면도이다.
이에 도시한 바와 같이, 반도체 칩(1)의 상면 양측에 접착 테이프(2)의 접착력을 이용하여 리드프레임의 내부리드(3)를 접착시키고, 상기 반도체 칩(1)의 상면 중앙에 형성되어 있는 칩 패드(6)와 상기 내부리드(3) 사이를 도선(4)을 사용하여 초음파 열압착 방식으로 서로 접속시킨 후, 몰딩수지(5)로 외부리드(7)만 남기고 상기 반도체 칩(1)과 내부리드(3)를 감싸도록 몰딩하여 밀봉시킨 다음, 그 외부리드(7)를 사용자의 목적에 맞게 성형하여 완성하는 것으로, 상기 도면에서는 상기 외부리드를 "Ｊ"자 형태로 성형하였다.
그러나, 상기한 일반적인 반도체 패키지의 구조는 반도체 칩(1)에 형성되어 있는 칩 패드(6)의 전기적인 신호를 리드프레임의 내, 외부리드(3),(7)을 사용하여 패키지의 외부로 전달시키도록 하는 구조로서, 패키지의 외형이 반도체 칩의 크기에 비해 매우 크고, 그 칩 패드(6)에서 외부리드(7)까지의 전기적인 경로가 길어지므로 전기적 특성이 떨어지며, 다핀 반도체 패키지의 구성이 어려운 단점이 있었다.
따라서, 상기와 같이 리드프레임을 사용하는 일반적인 반도체 패키지의 단점을 보완하기 위하여 다양한 종류의 반도체 패키지들이 연구 개발되고 있으며, 현재 상기한 단점들을 가장 잘 보완하고 있는 패키지 중의 하나로 칩 사이즈 반도체 패키지를 꼽을 수 있다.
도 2는 상기와 같은 일반적인 반도체 패키지의 단점을 잘 보완하고 있는 칩 사이즈 반도체 패키지 중에서 비지에이(Ball Grid Array : 이하 'BGA'라 칭함) 반도체 패키지의 외관 사시도이다.
이에 도시한 바와 같이, 종래 BGA 반도체 패키지는, 금속패턴 형성(pre-assembly)공정을 통해 반도체 칩(11)위에 형성되어 있는 다수의 칩 패드(12)와 내부범프 부착패드(17)간을 서로 연결시켜 주는 금속배선(13) 패턴을 형성하고, 상기 각 내부범프 부착패드(17)의 상면에 테이프(도면에 미도시)가 부착된 전도성 내부범프(16)를 부착한 후, 상기 반도체 칩(11)을 둘러싸도록 몰딩수지(14)로 밀봉한 다음, 상기 테이프를 제거하여 각 내부범프(16)의 상면이 드러나도록 하고서, 상기 각 내부범프(16)의 상면에 솔더 페이스트(solder paste)를 도포하고, 전도성 외부범프(15)를 올린 후, 적외선 리플로우(infrared reflow) 공정을 통해 상기 외부범프(15)와 내부범프(16)를 접착시켜 완성한 것이다.
또한, 도 3은 상기 도 2의 외부범프 부위를 보다 상세히 도시한 단면도로서, 이에 도시한 바와 같이, 반도체 칩(11)의 상면에 칩 패드(12)가 형성되어 있고, 상기 칩 패드(12)의 상면을 제외한 상기 반도체 칩(11)위에는 칩을 보호하기 위한 보호막(18)이 형성되어 있으며, 상기 노출된 칩 패드(12) 부위를 포함하는 상기 칩 보호막(18) 위에 금속배선(13) 패턴이 형성되어, 상기 금속배선(13)의 일단은 상기 칩 패드(12)와 연결되고 다른 일단은 내부범프 부착패드(17)와 연결되어 있다.
또한, 상기 내부범프 부착패드(17) 부위를 제외한 상기 구조의 위에는 폴리이미드막(polyimide film)(19)이 형성되어 있고, 상기 노출된 내부범프 부착패드(17) 위에는 납(Pb) 또는 주석(Sn)으로 된 솔더접착제(20)를 매개로 하여 내부범프(16)가 부착되며, 상기 내부범프(16)의 상면을 제외한 상기 구조의 전면상(全面上)에는 상기 반도체 칩(11)을 둘러싸도록 몰딩수지(14)로 밀봉되며, 상기 내부범프(16)위에는 볼 형태의 외부범프(15)가 부착되어 완성된 것이다.
상기와 같은 BGA형 칩 사이즈 반도체 패키지 구조는, 반도체 칩(11)위에 별도의 금속패턴 형성공정을 수행하여 칩 패드(12)의 전기적인 신호를 외부범프(15)까지 전달하기 위한 범프 부착 패턴을 형성하게 된다.
즉, 반도체 칩(11)의 칩 패드(12)에서 내부범프 부착패드(17)까지 금속배선(13)패턴을 형성하여 서로 전기적인 연결이 되도록 한 후, 상기 내부범프 부착패드(17)위에 전도체로 된 내부범프(16)를 부착하고, 몰딩수지(14)로 밀봉한 다음, 상기 내부범프(16)위에 외부리드 역할을 하는 외부범프(15)를 부착하여 완성시키는 것이다.
그런데, 상기와 같은 BGA 반도체 패키지는 도 1에 도시한 종래의 일반적인 반도체 패키지보다는 칩 크기에 대한 패키지 전체의 크기가 작아지는 장점을 가지고 있지만, 금속배선 패턴형성공정과 내, 외부범프 부착 공정이 필요하여 제조공정이 복잡하고 제조비용이 비싸지는 단점이 있었다.
본 발명은 상기와 같은 종래의 단점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 다핀의 구성이 용이하도록 함과 더불어 내부범프의 부착공정을 배제하여 제조공정을 단순화할 수 있도록 하는 반도체 패키지용 부재를 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기의 반도체 패키지용 부재를 사용하여 보다 경박 단소화된 칩 사이즈 반도체 패키지 및 그의 제조방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 패키지용 부재는 절연필름과; 절연필름의 하면에 형성된 소정의 도전배선 패턴과; 상기 절연필름에 형성되어 반도체 칩의 칩패드에 대응하는 위치에서 상기 도전배선 패턴이 노출되도록 하는 칩패드부착용 제 1 개구부와, 상기 절연필름에 형성되어 반도체 칩 상에서 외부단자를 부착하기 위하여 상기 도전배선 패턴이 노출되도록 하는 외부단자부착용 제 2 개구부를 포함하여 구성된다.
그리고, 본 발명의 다른 목적을 달성하기 위한 반도체 패키지는 복수의 칩패드가 형성된 반도체 칩과; 상기 반도체 칩의 칩패드가 형성된 면의 면적과 동일한 면적의 절연필름과; 상기 절연필름의 하면에 형성된 소정의 도전배선 패턴과; 상기 절연필름에 형성되어 반도체 칩의 칩패드에 대응하는 위치에서 상기 도전배선 패턴이 노출되도록 하는 칩패드부착용 제 1 개구부와, 상기 절연필름에 형성되어 반도체 칩 상에서 외부단자를 부착하기 위하여 상기 도전배선 패턴이 노출되도록 하는 외부단자부착용 제 2 개구부와; 상기 제 1 개구부를 밀봉하는 충전제; 및 상기 제 2 개구부를 통해 노출된 도전배선 패턴상에 부착된 외부단자를 포함하여 구성된다.
또한, 본 발명의 또 다른 목적을 달성하기 위한 반도체 패키지의 제조방법은 절연필름의 하면에 소정의 도전배선 패턴을 형성하는 공정과; 상기 절연필름에 형성되어 반도체 칩의 칩패드에 대응하는 위치에서 상기 도전배선 패턴이 노출되도록 하는 칩패드부착용 제 1 개구부와, 상기 절연필름에 형성되어 반도체 칩 상에서 외부단자를 부착하기 위하여 상기 도전배선 패턴이 노출되도록 하는 외부단자부착용 제 2 개구부를 형성하는 공정과; 상기 제 1 개구부 하부의 도전배선 패턴의 일단부와 반도체 칩상에 형성된 칩패드를 정렬시켜 반도체 칩을 부착하는 공정과; 상기 제 1 개구부를 충전제로 밀봉하는 공정; 및 상기 제 2 개구부에 노출된 상기 도전배선 패턴상에 외부단자를 부착하는 공정을 포함하여이루어진다.
도 1은 종래의 에스오제이(SOJ) 반도체 패키지의 구조를 나타내는 단면도.
도 2는 종래의 비지에이(BGA) 반도체 패키지의 외관 사시도.
도 3은 도 2의 범프 전극 부위를 상세히 나타낸 단면도.
도 4는 본 발명에 의한 반도체 패키지용 부재의 구조를 상세히 도시한 도면.
도 5는 본 발명의 실시예에 따른 반도체 패키지의 사시도.
도 6은 본 발명의 실시예에 따른 반도체 패키지의 제조공정을 도시한 도면.
***** 도면의 주요 부분에 대한 부호의 설명*****
21 : 반도체 칩 22 : 칩패드
23 : 접착제 24 : 폴리이미드막
25 : 금속배선 26 : 칩패드부착부
27 : 외부단자부착부 28 : 금(Au)도금막
29 : 본드툴 30 : 실린져
31 : 충전제 32 : 솔더볼
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 패키지용 부재와 이를 이용한 칩 사이즈 반도체 패키지 및 그의 제조방법에 대하여 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 반도체 패키지용 부재를 상세히 도시한 도면으로서, (a)는 상기 반도체 패키지용 부재를 수직으로 절단하여 그 단면을 확대 도시한 도면이고, (b)와 (c)는 상기 반도체 패키지용 부재를 위, 아래에서 바라본 모습을 각각 도시한 도면이다.
이에 도시한 바와 같이, 상기 반도체 패키지용 부재는 반도체 칩의 칩패드와 접속되는 칩패드부착부(26)와 외부단자와 접속되도록 하는 외부단자부착부(27)가 양단에 각각 형성되어 있는 구리(Cu)패턴(25)과, 상기 Cu 패턴(25) 위에 접착제의 접착력을 매개로 하여 상기 칩패드부착부(26) 및 외부단자부착부(27)를 제외한 반도체 칩의 전면상(全面上)에 도포되도록 형성되는 폴리이미드막(24)으로 구성된다.
상기 폴리이미드막(24)과 패턴(25)은 반도체 칩의 평면적의 범위 내에서 형성된다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 패키지용 부재의 제조공정을 상세히 설명하면 다음과 같다.
먼저, 구리(Cu)필름의 일면에 접착제를 도포하고 그 위에 폴리이미드막(24)을 도포한다.
그리고, 그 이면, 즉 폴리이미드막(24)이 도포되지 않은 Cu 필름면을 패터닝(patterning)하여 도 4(b)와 같은 Cu 패턴(25)을 형성하는데, 이때, 반도체 칩의 칩패드와 접속될 칩패드 부착부(26)의 직경은 약 40 mu m, 외부와 접속될 외부단자부착부(27)의 직경은 약 300 mu m가 바람직하다.
여기서, 상기 Cu 패턴(25)의 칩패드부착부(26) 위에 금(Au)도금막(28)을 형성하는 공정을 추가할 수 있는데, 이는 일반적으로 칩패드는 알루미늄(Al)으로 형성되고 본 발명에서 사용한 금속배선(25)은 구리(Cu)로 형성되므로 상기 Al과 Cu의 접착력을 향상시키기 위한 것이다.
그리고 나서, 상기 Cu 패턴(25)이 형성된 이면, 즉 폴리이미드 막(24)이 형성된 면을, 도 4의 (c)와 같이, 상기 칩패드 부착부(26)와 외부단자부착부(27)가 개방되도록 패터닝하는 것으로 본 발명에 따른 반도체 패키지용 부재가 완성된다.
이와 같은 과정으로 형성된 상기 반도체 패키지용 부재를 이용한 칩 사이즈 반도체 패키지 및 이의 제조공정을 첨부한 도면을 참조하여 상세히 설명한다.
도 5는 본 발명의 실시예에 따른 칩 사이즈 반도체 패키지의 사시도이다.
이에 도시한 바와 같이, 상기 칩 사이즈 반도체 패키지는 다수의 칩패드(22)가 형성되어 있는 반도체 칩(21)위에 접착제(23)가 도포되고, 그 위에 상술한 반도체 패키지용 부재가 접착되며, 상기 반도체 패키지용 부재에 형성되어 있는 칩패드부착부(26)에는 에폭시(Epoxy)(31)가 충전되고, 상기 반도체 패키지용 부재에 형성되어 있는 외부단자부착부(27)에는 솔더볼(32)이 형성된다.
이와 같이 구성되는 본 발명의 실시예에 따른 칩 사이즈 반도체 패키지의 제조공정을 도 6을 참조하여 상세히 설명한다.
먼저, 도 6의 (a)에 도시한 바와 같이, 칩패드(22)가 형성되어 있는 반도체 칩(21)의 상면에 접착제(23)를 도포하고, 칩패드부착부(26) 및 외부단자부착부(27)가 형성된 Cu 패턴(25)과 그 위에 폴리이미드막(24)이 도포되어 형성된 반도체 패키지용 부재를 접착시킨다. 도 6의 (b)는 상기 반도체 칩(21)과 반도체 패키지용 부재가 접착된 모습을 보인 종단면도 이다. 이때, 상기 반도체 패키지용 부재와 칩패드(22)가 접착될 부분에는 접착력을 높이기 위한 금(Au)도금막을 형성할 수 있다(도면에 미도시).
이와 같이 접착시킨 후, 도 6의 (c)와 같이, 상기 칩패드(22)와 칩패드부착부(26)가 서로 접착된 부분을 본드툴(29)을 사용하여 초음파 열압착 방법으로 직접 압력을 가해 접착시키면, 도 6의 (d)와 같이, 칩패드(22)와 칩패드부착부(26)가 완전히 접착된 모습이 된다.
그리고 나서, 상기 접착된 부분에 생긴 공간(A)은, 도 6의 (e)와 같이, 실린져(30)를 이용하여 에폭시(Epoxy)와 같은 수지로 충전시켜 외부환경에 견딜 수 있도록 만들고, 상기 외부단자부착부(27)에는 솔더볼(32)을 마운팅한 후 적외선 리플로우 공정을 수행함으로써, 상기 금속배선(25)과 전기적으로 접속되는 외부단자를 형성하는 것이다.
도 6의 (g)는 이와 같은 패키지 공정이 모두 완료된 후의 종단면도를 도시한 것이다.
그리고, 이와 같은 패키지 공정은, 먼저 소잉(sawing)공정을 수행한 후에 개별 반도체 칩 상태에서 수행될 수도 있고, 반도체 웨이퍼 상태에서 상기 패키지 공정을 수행한 후 개별 반도체 칩으로 분리하는 소잉공정을 수행할 수도 있다.
이상에서 상세히 설명한 바와 같이, 본 발명은 칩패드와 외부단자를 보다 간단히 접속시킬 수 있고, 상기 칩패드에서 외부리드까지의 전기적 경로가 짧아져 전기적 특성이 향상되며, 외부단자볼의 배치가 칩패드의 위치와 관계없이 배치할 수 있으므로 패키지의 설계가 용이하고, 반도체 패키지의 사이즈를 칩 사이즈에 가깝게 제작할 수 있으므로 실장율을 최대로 높일 수 있고, 다수의 외부단자볼을 형성할 수 있는 장점이 있다.
또한, 패키지 공정을 웨이퍼 상태 및 개별 칩 상태에서 모두 수행 가능하므로 응용범위의 확대가 용이한 효과가 있다.

Claims (4)

  1. 절연필름과;
    절연필름의 하면에 형성된 소정의 도전배선 패턴과;
    상기 절연필름에 형성되어 반도체 칩의 칩패드에 대응하는 위치에서 상기 도전배선 패턴이 노출되도록 하는 칩패드부착용 제 1 개구부와, 상기 절연필름에 형성되어 반도체 칩 상에서 외부단자를 부착하기 위하여 상기 도전배선 패턴이 노출되도록 하는 외부단자부착용 제 2 개구부를 포함하여 구성되는 것을 특징으로 하는 반도체 패키지용 부재.
  2. 제 1항에 있어서, 상기 칩패드부착용 제 1 개구부에 대응하는 상기 도전배선에 형성되는 특정금속 도금막을 더 포함하여 구성되는 것을 특징으로 하는 반도체 패키지용 부재.
  3. 복수의 칩패드가 형성된 반도체 칩과;
    상기 반도체 칩의 칩패드가 형성된 면의 면적과 동일한 면적의 절연필름과;
    상기 절연필름의 하면에 형성된 소정의 도전배선 패턴과;
    상기 절연필름에 형성되어 반도체 칩의 칩패드에 대응하는 위치에서 상기 도전배선 패턴이 노출되도록 하는 칩패드부착용 제 1 개구부와, 상기 절연필름에 형성되어 반도체 칩 상에서 외부단자를 부착하기 위하여 상기 도전배선 패턴이 노출되도록 하는 외부단자부착용 제 2 개구부와;
    상기 제 1 개구부를 밀봉하는 충전제; 및
    상기 제 2 개구부를 통해 노출된 도전배선 패턴상에 부착된 외부단자를 포함하여 구성되는 것을 특징으로 하는 반도체 패키지.
  4. 절연필름의 하면에 소정의 도전배선 패턴을 형성하는 공정과;
    상기 절연필름에 형성되어 반도체 칩의 칩패드에 대응하는 위치에서 상기 도전배선 패턴이 노출되도록 하는 칩패드부착용 제 1 개구부와, 상기 절연필름에 형성되어 반도체 칩 상에서 외부단자를 부착하기 위하여 상기 도전배선 패턴이 노출되도록 하는 외부단자부착용 제 2 개구부를 형성하는 공정과;
    상기 제 1 개구부 하부의 도전배선 패턴의 일단부와 반도체 칩상에 형성된 칩패드를 정렬시켜 반도체 칩을 부착하는 공정과;
    상기 제 1 개구부를 충전제로 밀봉하는 공정; 및
    상기 제 2 개구부에 노출된 상기 도전배선 패턴상에 외부단자를 부착하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1019980042974A 1998-10-14 1998-10-14 반도체패키지용부재,반도체패키지및그제조방법 KR100302594B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980042974A KR100302594B1 (ko) 1998-10-14 1998-10-14 반도체패키지용부재,반도체패키지및그제조방법
US09/324,780 US6521979B1 (en) 1998-10-14 1999-06-03 Member for semiconductor package and semiconductor package using the same, and fabrication method thereof
JP11291005A JP2000124356A (ja) 1998-10-14 1999-10-13 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法
US10/330,202 US7070831B2 (en) 1998-10-14 2002-12-30 Member for semiconductor package and semiconductor package using the same, and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980042974A KR100302594B1 (ko) 1998-10-14 1998-10-14 반도체패키지용부재,반도체패키지및그제조방법

Publications (2)

Publication Number Publication Date
KR20000025774A KR20000025774A (ko) 2000-05-06
KR100302594B1 true KR100302594B1 (ko) 2001-09-22

Family

ID=19554035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042974A KR100302594B1 (ko) 1998-10-14 1998-10-14 반도체패키지용부재,반도체패키지및그제조방법

Country Status (3)

Country Link
US (2) US6521979B1 (ko)
JP (1) JP2000124356A (ko)
KR (1) KR100302594B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390946B1 (ko) * 2000-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 패키지 방법
KR100492626B1 (ko) * 2003-06-02 2005-06-03 앰코 테크놀로지 코리아 주식회사 엘라스토머 박리 웨이퍼 재처리 방법
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
CN113394133B (zh) * 2021-05-08 2022-07-08 桂林芯飞光电子科技有限公司 一种探测器芯片转运用封装调节装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936275A (ja) * 1995-07-21 1997-02-07 Toshiba Corp 表面実装型半導体装置の製造方法
JPH09252064A (ja) * 1996-03-15 1997-09-22 Hitachi Cable Ltd Ｂｇａ型半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815251A (ja) * 1981-07-20 1983-01-28 Hitachi Ltd 半導体装置
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
AU4782293A (en) * 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JP2875139B2 (ja) 1993-07-15 1999-03-24 株式会社東芝 半導体装置の製造方法
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
US6093971A (en) * 1996-10-14 2000-07-25 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Chip module with conductor paths on the chip bonding side of a chip carrier
US5848466A (en) * 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
US5969947A (en) * 1997-12-17 1999-10-19 International Business Machines Corporation Integral design features for heatsink attach for electronic packages
US6054767A (en) * 1998-01-13 2000-04-25 Lsi Logic Corp. Programmable substrate for array-type packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936275A (ja) * 1995-07-21 1997-02-07 Toshiba Corp 表面実装型半導体装置の製造方法
JPH09252064A (ja) * 1996-03-15 1997-09-22 Hitachi Cable Ltd Ｂｇａ型半導体装置

Also Published As

Publication number Publication date
US7070831B2 (en) 2006-07-04
US6521979B1 (en) 2003-02-18
KR20000025774A (ko) 2000-05-06
US20030102548A1 (en) 2003-06-05
JP2000124356A (ja) 2000-04-28

Similar Documents

Publication Publication Date Title
US5917242A (en) Combination of semiconductor interconnect
US6232213B1 (en) Method of making a semiconductor chip package
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US6531337B1 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US7312108B2 (en) Method for assembling a ball grid array package with two substrates
US6642610B2 (en) Wire bonding method and semiconductor package manufactured using the same
US6706557B2 (en) Method of fabricating stacked die configurations utilizing redistribution bond pads
US6878570B2 (en) Thin stacked package and manufacturing method thereof
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
US5442231A (en) Semiconductor device
US20080299705A1 (en) Chip Scale Package Having Flip Chip Interconnect on Die Paddle
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
KR100239695B1 (ko) 칩 사이즈 반도체 패키지 및 그 제조 방법
US6849952B2 (en) Semiconductor device and its manufacturing method
KR100302594B1 (ko) 반도체패키지용부재,반도체패키지및그제조방법
KR20040060124A (ko) 플립-칩 세라믹 패키징 방법
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
US20020135059A1 (en) Chip packaging structure
KR100475341B1 (ko) 와이어본딩을이용한칩스케일패키지제조방법및그구조
JPH11340267A (ja) 半導体チップとその製造方法および半導体装置
JPH11354576A (ja) 半導体装置およびその製造方法
KR19980035064A (ko) 적층형 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee