JP2000332164A - 半導体チップの実装構造 - Google Patents

半導体チップの実装構造

Info

Publication number
JP2000332164A
JP2000332164A JP11173534A JP17353499A JP2000332164A JP 2000332164 A JP2000332164 A JP 2000332164A JP 11173534 A JP11173534 A JP 11173534A JP 17353499 A JP17353499 A JP 17353499A JP 2000332164 A JP2000332164 A JP 2000332164A
Authority
JP
Japan
Prior art keywords
semiconductor chip
conductive material
anisotropic conductive
hole
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11173534A
Other languages
English (en)
Other versions
JP4365936B2 (ja
Inventor
Hiroshi Murayama
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP17353499A priority Critical patent/JP4365936B2/ja
Publication of JP2000332164A publication Critical patent/JP2000332164A/ja
Application granted granted Critical
Publication of JP4365936B2 publication Critical patent/JP4365936B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Abstract

(57)【要約】 【課題】 半導体チップを実装基板に異方性導電材料を
介して安定して実装可能な半導体チップの実装構造を得
る。 【解決手段】 半導体チップ１０下方の実装基板２０
に、異方性導電材料３０中に発生したボイド５０を追い
込んで排除するためのスルーホール６０を設ける。そし
て、そのスルーホール６０に、異方性導電材料３０を加
熱した際にその異方性導電材料３０中に発生したボイド
５０を、異方性導電材料３０の一部と共に追い込んで排
除する。そして、そのボイド５０が排除された異方性導
電材料３０を介して、半導体チップの接続端子１２と実
装基板の接続端子２２とを安定させて電気的に接続した
り、半導体チップ１０と実装基板２０とを安定させて強
固に接合したりする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを実
装基板に異方性導電材料を介してフリップチップボンデ
ィング法により表面実装するための半導体チップの実装
構造に関する。
【０００２】
【従来の技術】図６に示したように、近時の多数の電極
を持つ高集積化された半導体チップ１０は、実装基板２
０に異方性導電材料３０を介して、フリップチップボン
ディング法により表面実装される。ここで、異方性導電
材料とは、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄ
ｕｃｔｉｖｅ Ｆｉｌｍの略であって、異方性導電性フ
ィルム）、又はＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏ
ｎｄｕｃｔｉｖｅ Ｐａｓｔｅの略であって、異方性導
電性ペースト）等をいう。この半導体チップ１０を実装
基板２０に異方性導電材料３０を介して表面実装する場
合には、半導体チップ１０を実装基板２０に異方性導電
材料３０を介して載置している。次いで、その半導体チ
ップ１０と実装基板２０との間に介在させた異方性導電
材料３０を加熱して固化させている。そして、その異方
性導電材料３０を介して、半導体チップ１０の電極、該
電極に形成された導体バンプ、前記電極に再配線回路等
を介して連なる導体パッド、又は該導体パッドに形成さ
れた導体バンプ等の接続端子１２を、実装基板２０に形
成された導体パッド、該導体パッドに形成された導体バ
ンプ等の接続端子２２に電気的に接続している。それと
共に、その加熱して固化させた異方性導電材料３０を介
して、半導体チップ１０と実装基板２０とを容易に剥離
しないように接合している。そして、半導体チップ１０
を実装基板２０にフリップチップボンディング法により
表面実装している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような、半導体チップ１０が実装基板２０に異方性導電
材料３０を介して表面実装された半導体チップの実装構
造においては、図６に示したように、その半導体チップ
１０を実装基板２０に異方性導電材料３０を介して接合
した際に、その異方性導電材料３０中に多数のボイド
（虚空）５０が発生した。そして、その異方性導電材料
３０中に存在する多数のボイド５０のために、異方性導
電材料３０を介して接合された半導体チップ１０と実装
基板２０との接合状態が、不安定な脆弱なものとなって
しまった。また、同じ図６に示したように、その異方性
導電材料３０中に発生したボイド５０が、異方性導電材
料３０を介して電気的に接続された半導体チップの接続
端子１２と実装基板の接続端子２２との間に残存した場
合には、そのボイド５０に妨げられて、半導体チップの
接続端子１２と実装基板の接続端子２２とが安定して電
気的に良好に接続されなかった。
【０００４】特に、近時の高集積化された大型の半導体
チップ１０が実装基板２０に異方性導電材料３０を介し
てフリップチップボンディング法により表面実装された
半導体チップの実装構造においては、上記の異方性導電
材料３０中からボイド５０が半導体チップ１０とその下
方の実装基板２０との間からその外方に抜けきれずに、
この傾向が顕著に生じた。
【０００５】本発明は、このような課題に鑑みてなされ
たもので、半導体チップと実装基板との間に介在させた
異方性導電材料を加熱した際に異方性導電材料中に発生
したボイドが、半導体チップと実装基板との間に介在す
る異方性導電材料中から排除されて、その半導体チップ
と実装基板とが異方性導電材料を介して安定して強固に
接合されると共に、その半導体チップの接続端子と実装
基板の接続端子とが異方性導電材料を介して安定して電
気的に良好に接続される半導体チップの実装構造を提供
することを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体チップの実装構造は、半導体チップ
の接続端子と実装基板の接続端子とが、異方性導電材料
を介して電気的に接続され、前記半導体チップと実装基
板とが、前記異方性導電材料を介して接合されてなる半
導体チップの実装構造において、前記異方性導電材料中
に発生したボイドを追い込んで排除するためのスルーホ
ール又は半導体チップ実装側に開口部を持つ盲穴が、前
記半導体チップ下方の実装基板に設けられ、そのスルー
ホール又は盲穴の少なくとも上端開口部側に、前記ボイ
ドが前記異方性導電材料の一部と共に追い込まれてなる
ことを特徴としている。
【０００７】この半導体チップの実装構造においては、
半導体チップ下方の実装基板に設けられたスルーホール
又は盲穴の少なくとも上端開口部側にボイドが異方性導
電材料の一部と共に追い込まれた構造をしている。その
ため、そのスルーホール又は盲穴に異方性導電材料の一
部と共に追い込まれたボイドの分、半導体チップと実装
基板との間に介在する異方性導電材料中のボイドが低減
される。その結果、その半導体チップと実装基板との間
に介在するボイドが低減された異方性導電材料を介し
て、半導体チップと実装基板とが安定して強固に接合さ
れる。それと共に、半導体チップと実装基板とを接合す
る異方性導電材料の一部が、半導体チップ下方の実装基
板に設けられたスルーホール又は盲穴の少なくとも上端
開口部側に押入された状態となって、そのスルーホール
又は盲穴に押入された一部の異方性導電材料を介して、
異方性導電材料が実装基板に確実に強固に接合される。
そして、その実装基板に強固に接合された異方性導電材
料を介して、半導体チップが実装基板に確実に強固に接
合される。また、その半導体チップと実装基板との間に
介在するボイドが低減された異方性導電材料を介して、
半導体チップの接続端子と実装基板の接続端子とが安定
して電気的に接続される。
【０００８】本発明の半導体チップの実装構造において
は、前記スルーホール又は盲穴が、導電性のスルーホー
ル又は盲穴であっても良く、あるいは、絶縁性のスルー
ホール又は盲穴であっても良い。
【０００９】このスルーホール又は盲穴が導電性のスル
ーホール又は盲穴である半導体チップの実装構造にあっ
ては、スルーホール又は盲穴が導電性の場合に、その導
電性のスルーホール又は盲穴を用いて、実装基板の上下
の配線回路を電気的に接続できる。そして、その導電性
のスルーホール又は盲穴を用いて、実装基板の配線回路
の高密度化が図れる。
【００１０】この半導体チップの実装構造において、異
方性導電材料中に発生したボイドが、半導体チップ下方
の実装基板に設けられたスルーホール又は盲穴に異方性
導電材料の一部と共に追い込まれた状態とするために
は、特別な手段を用いずとも、半導体チップ下方の実装
基板に異方性導電材料中に発生したボイドを追い込んで
排除するためのスルーホール又は半導体チップ実装側に
開口部を持つ盲穴を設けておくことにより、達成可能で
ある。その理由は、半導体チップと実装基板とを接合す
るための異方性導電材料が加熱された際に、その異方性
導電材料中に発生したボイドは、その周囲から押圧力が
比較的加わらない半導体チップと実装基板との間からそ
の外方に逃げ出したり、半導体チップ下方に設けられた
スルーホール又は盲穴の内方に逃げ出したりするからで
ある。そして、スルーホール又は盲穴の内方に逃げ出し
たボイドが、そのスルーホール又は盲穴に異方性導電材
料の一部と共に追い込まれた状態となるからである。
【００１１】また、本発明の半導体チップの実装構造に
おいては、半導体チップ実装側とは反対側の前記スルー
ホールの下端開口部が、ソルダーレジスト層により覆わ
れた構造とすることを好適としている。
【００１２】この半導体チップの実装構造にあっては、
その半導体チップ実装側とは反対側のスルーホールの下
端開口部を通して、湿気や塵埃がスルーホールに侵入す
るのを、ソルダーレジスト層により防ぐことができる。
そして、そのスルーホールに湿気や塵埃が付着して、そ
の導電性のスルーホールの電気的特性やその絶縁性のス
ルーホール内側に露出した実装基板の導体回路の電気的
特性が損なわれるのを防ぐことができる。また、導電性
のスルーホールの場合には、そのスルーホールの下端開
口部周囲のＣｕめっき層等からなるランド等にはんだが
付着するのを、ソルダーレジスト層により防ぐことがで
きる。そして、そのランド等に付着したはんだを介し
て、導電性のスルーホールと実装基板の配線回路の一部
とが電気的に短絡した状態となるのを防ぐことができ
る。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態を図面
に従い説明する。図１は本発明の半導体チップの実装構
造の好適な実施の形態を示し、図１はその構造説明図で
ある。以下に、この第１の半導体チップの実装構造を説
明する。
【００１４】図の第１の半導体チップの実装構造では、
半導体チップ１０下方の実装基板２０に、Ｃｕめっき層
等から形成された導電性のスルーホール６０が、実装基
板２０を上下に貫通して設けられている。そして、その
スルーホール６０の全体に、半導体チップ１０と実装基
板２０との間に介在させた異方性導電材料３０を加熱し
た際に異方性導電材料３０中に発生したボイド５０が、
異方性導電材料３０の一部と共に追い込まれている。異
方性導電材料３０には、ＡＣＦ又はＡＣＰが用いられて
いる。
【００１５】その他は、図６に示した従来の前述の半導
体チップの実装構造と同様に構成されている。
【００１６】図２は本発明の半導体チップの実装構造の
他の好適な実施の形態を示し、図２はその構造説明図で
ある。以下に、この半導体チップの実装構造を説明す
る。
【００１７】この半導体チップの実装構造では、半導体
チップ１０下方の実装基板２０に、半導体チップ１０実
装側に開口部を持つＣｕめっき層等から形成された導電
性の盲穴７０が、実装基板２０の上下方向に設けられて
いる。そして、その盲穴７０の上端開口部側に、半導体
チップ１０と実装基板２０との間に介在させた異方性導
電材料３０を加熱した際に異方性導電材料３０中に発生
したボイド５０が、異方性導電材料３０の一部と共に追
い込まれている。異方性導電材料３０には、ＡＣＦ又は
ＡＣＰが用いられている。
【００１８】その他は、図６に示した従来の前述の半導
体チップの実装構造と同様に構成されている。
【００１９】この図１又は図２に示した半導体チップの
実装構造においては、半導体チップ１０下方の実装基板
２０に設けられたスルーホール６０の全体に異方性導電
材料３０の一部と共に追い込まれたボイド５０の分、又
は盲穴７０の上端開口部側に異方性導電材料３０の一部
と共に追い込まれたボイド５０の分、半導体チップ１０
と実装基板２０との間に介在する異方性導電材料３０中
のボイド５０を低減できる。そして、その半導体チップ
１０と実装基板２０との間に介在するボイド５０が低減
された異方性導電材料３０を介して、半導体チップ１０
と実装基板２０とを安定して強固に接合できる。それと
共に、半導体チップ１０と実装基板２０とを接合する異
方性導電材料３０の一部を、半導体チップ１０下方の実
装基板２０に設けられたスルーホール６０の全体又は盲
穴７０の上端開口部側に押入できる。そして、そのスル
ーホール６０又は盲穴７０に押入した一部の異方性導電
材料３０を介して、異方性導電材料３０を実装基板２０
に確実に強固に接合できる。そして、その実装基板２０
に強固に接合した異方性導電材料３０を介して、半導体
チップ１０を実装基板２０に確実に強固に接合できる。
また、その半導体チップ１０と実装基板２０との間に介
在するボイド５０が低減された異方性導電材料３０を介
して、半導体チップの接続端子１２と実装基板の接続端
子２２とを安定して電気的に接続できる。
【００２０】また、半導体チップ１０下方の実装基板２
０に設けられた導電性のスルーホール６０、又は半導体
チップ１０下方の実装基板２０に設けられた導電性の盲
穴７０を用いて、実装基板２０の上下の配線回路２４を
電気的に接続できる。そして、そのスルーホール６０又
は盲穴７０を用いて、実装基板の配線回路２４の高密度
化が図れる。
【００２１】図４は本発明の半導体チップの実装構造の
もう一つの好適な実施の形態を示し、図４はその構造説
明図である。以下に、この半導体チップの実装構造を説
明する。
【００２２】図の半導体チップの実装構造では、半導体
チップ１０下方の実装基板２０に、絶縁性のスルーホー
ル８０が、実装基板２０を上下に貫通して設けられてい
る。そして、そのスルーホール８０の全体に、半導体チ
ップ１０と実装基板２０との間に介在させた異方性導電
材料３０を加熱した際にその異方性導電材料３０中に発
生したボイド５０が、異方性導電材料３０の一部と共に
追い込まれている。異方性導電材料３０には、ＡＣＦ又
はＡＣＰが用いられている。
【００２３】その他は、図６に示した従来の前述の半導
体チップの実装構造と同様に構成されている。
【００２４】図５は本発明の半導体チップの実装構造の
さらにもう一つの好適な実施の形態を示し、図５はその
構造説明図である。以下に、この半導体チップの実装構
造を説明する。
【００２５】図の半導体チップの実装構造では、半導体
チップ１０下方の実装基板２０に、半導体チップ１０実
装側に開口部を持つ絶縁性の盲穴９０が設けられてい
る。そして、その盲穴９０の上端開口部側に、半導体チ
ップ１０と実装基板２０との間に介在させた異方性導電
材料３０を加熱した際にその異方性導電材料３０中に発
生したボイド５０が、異方性導電材料３０の一部と共に
追い込まれている。異方性導電材料３０には、ＡＣＦ又
はＡＣＰが用いられている。
【００２６】その他は、図６に示した従来の前述の半導
体チップの実装構造と同様に構成されている。
【００２７】この図４又は図５に示した半導体チップの
実装構造においては、半導体チップ１０下方の実装基板
２０に設けられたスルーホール８０の全体に異方性導電
材料３０の一部と共に追い込まれたボイド５０の分、又
は半導体チップ１０下方の実装基板２０に設けられた盲
穴９０の上端開口部側に異方性導電材料３０の一部と共
に追い込まれたボイド５０の分、半導体チップ１０と実
装基板２０との間に介在する異方性導電材料３０中のボ
イド５０を低減できる。そして、その半導体チップ１０
と実装基板２０との間に介在するボイド５０が低減され
た異方性導電材料３０を介して、半導体チップ１０と実
装基板２０とを安定して強固に接合できる。それと共
に、半導体チップ１０と実装基板２０とを接合する異方
性導電材料３０の一部を、半導体チップ１０下方の実装
基板２０に設けられたスルーホール８０の全体又は盲穴
９０の上端開口部側に押入できる。そして、そのスルー
ホール８０又は盲穴９０に押入した一部の異方性導電材
料３０を介して、異方性導電材料３０を実装基板２０に
確実に強固に接合できる。そして、その実装基板２０に
強固に接合した異方性導電材料３０を介して、半導体チ
ップ１０を実装基板２０に確実に強固に接合できる。ま
た、その半導体チップ１０と実装基板２０との間に介在
するボイド５０が低減された異方性導電材料３０を介し
て、半導体チップの接続端子１２と実装基板の接続端子
２２とを安定して電気的に接続できる。
【００２８】図２又は図５に示した半導体チップの実装
構造においては、図３に示したように、半導体チップ１
０実装側とは反対側の導電性のスルーホール６０の下端
開口部や絶縁性のスルーホール８０の下端開口部を、ソ
ルダーレジスト層１００により覆うと良い。そして、そ
のスルーホール６０、８０の下端開口部を通して、湿気
や塵埃がスルーホール６０に侵入するのを、ソルダーレ
ジスト層１００により防ぐと良い。そして、そのスルー
ホール６０、８０内側に湿気や塵埃が付着して、そのＣ
ｕめっき層等から形成された導電性のスルーホール６０
の電気的特性が損なわれるのを防いだり、その絶縁性の
スルーホール８０内側に露出した実装基板の導体回路２
４の電気的特性が損なわれるのを防いだりすると良い。
また、導電性のスルーホール６０の場合には、そのスル
ーホール６０の下端開口部周囲に形成されたＣｕめっき
層等からなるランド６２等にはんだが付着するのを、ソ
ルダーレジスト層１００により防ぐと良い。そして、そ
のランド６２等に付着したはんだを介して、導電性のス
ルーホール６０と実装基板の配線回路２４の一部とが電
気的に短絡した状態となるのを防ぐと良い。
【００２９】図１又は図４に示した半導体チップの実装
構造においては、同じ図１又は図４に示したように、ス
ルーホール６０、８０の全体にボイド５０と共に追い込
んだ異方性導電材料３０の下端を、半導体チップ１０実
装側とは反対側の実装基板２０のスルーホール６０、８
０の下端開口部からその外方に流出させて、そのスルー
ホール６０、８０の下端開口部を異方性導電材料３０に
より覆うと良い。そして、そのスルーホール６０、８０
の下端開口部から、スルーホール６０、８０に塵埃や湿
気が侵入するのを防ぐと良い。そして、Ｃｕめっき層等
から形成された導電性のスルーホール６０が腐蝕等して
その電気的特性が損なわれるのを防いだり、絶縁性のス
ルーホール８０内側に露出した実装基板の配線回路２４
が腐蝕等してその電気的特性が損なわれるのを防いだり
すると良い。
【００３０】図１又は図４に示した半導体チップの実装
構造においては、そのスルーホール６０、８０に充填し
た異方性導電材料３０の下端は、図２又は図５に示した
ように、半導体チップ１０実装側とは反対側のスルーホ
ール６０、８０の下端開口部の外方に流出させずに、ス
ルーホール６０、８０の中途部に留めた状態としても良
い。その場合も、図１又は図４に示した前述の半導体チ
ップの実装構造とほぼ同様な作用を持つ半導体チップの
実装構造を提供できる。
【００３１】
【発明の効果】以上説明したように、本発明の半導体チ
ップの実装構造によれば、半導体チップと実装基板との
間に介在させた異方性導電材料中に発生したボイドの多
くを、半導体チップ下方の実装基板に設けられたスルー
ホール又は盲穴の少なくとも上端開口部側に異方性導電
材料の一部と共に追い込んで排除できる。そして、その
多くのボイドが排除された異方性導電材料を介して、半
導体チップと実装基板とを強固に接合できる。それと共
に、半導体チップと実装基板とを接合する異方性導電材
料の一部を、半導体チップ下方の実装基板に設けられた
スルーホール又は盲穴の少なくとも上端開口部側に押入
できる。そして、そのスルーホール又は盲穴に押入した
一部の異方性導電材料を介して、異方性導電材料を実装
基板に確実に強固に接合できる。そして、その実装基板
に強固に接合した異方性導電材料を介して、半導体チッ
プを実装基板に確実に強固に接合できる。また、その多
くのボイドが排除された異方性導電材料を介して、半導
体チップの接続端子と実装基板の接続端子とを安定させ
て電気的に接続できる。その結果、半導体チップを実装
基板にフリップチップボンディング法により安定して電
気的に実装可能な半導体チップの実装構造を提供でき
る。
【図面の簡単な説明】
【図１】本発明の半導体チップの実装構造の構造説明図
である。
【図２】本発明の半導体チップの実装構造の構造説明図
である。
【図３】本発明の半導体チップの実装構造の構造説明図
である。
【図４】本発明の半導体チップの実装構造の構造説明図
である。
【図５】本発明の半導体チップの実装構造の構造説明図
である。
【図６】従来の半導体チップの実装構造の構造説明図で
ある。
【符号の説明】
１０ 半導体チップ １２ 半導体チップの接続端子 ２０ 実装基板 ２２ 実装基板の接続端子 ２４ 実装基板の配線回路 ３０ 異方性導電材料 ５０ ボイド ６０ 導電性のスルーホール ６２ ランド ７０ 導電性の盲穴 ８０ 絶縁性のスルーホール ９０ 絶縁性の盲穴 １００ ソルダーレジスト層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの接続端子と実装基板の接
    続端子とが、異方性導電材料を介して電気的に接続さ
    れ、前記半導体チップと実装基板とが、前記異方性導電
    材料を介して接合されてなる半導体チップの実装構造に
    おいて、 前記異方性導電材料中に発生したボイドを追い込んで排
    除するためのスルーホール又は半導体チップ実装側に開
    口部を持つ盲穴が、前記半導体チップ下方の実装基板に
    設けられ、そのスルーホール又は盲穴の少なくとも上端
    開口部側に、前記ボイドが前記異方性導電材料の一部と
    共に追い込まれてなることを特徴とする半導体チップの
    実装構造。
  2. 【請求項２】 前記スルーホール又は盲穴が、導電性の
    スルーホール又は盲穴である請求項１記載の半導体チッ
    プの実装構造。
  3. 【請求項３】 前記スルーホール又は盲穴が、絶縁性の
    スルーホール又は盲穴である請求項１記載の半導体チッ
    プの実装構造。
  4. 【請求項４】 半導体チップ実装側とは反対側の前記ス
    ルーホールの下端開口部が、ソルダーレジスト層により
    覆われた請求項１、２又は３記載の半導体チップの実装
    構造。
  5. 【請求項５】 前記異方性導電材料が、ＡＣＦ又はＡＣ
    Ｐである請求項１、２、３又は４記載の半導体チップの
    実装構造。
JP17353499A 1999-03-15 1999-06-21 半導体チップの実装方法 Expired - Fee Related JP4365936B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17353499A JP4365936B2 (ja) 1999-03-15 1999-06-21 半導体チップの実装方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-67690 1999-03-15
JP6769099 1999-03-15
JP17353499A JP4365936B2 (ja) 1999-03-15 1999-06-21 半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JP2000332164A true JP2000332164A (ja) 2000-11-30
JP4365936B2 JP4365936B2 (ja) 2009-11-18

Family

ID=26408908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17353499A Expired - Fee Related JP4365936B2 (ja) 1999-03-15 1999-06-21 半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP4365936B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815830B2 (en) * 2000-03-10 2004-11-09 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US8618637B2 (en) 2008-06-30 2013-12-31 Hynix Semiconductor Inc. Semiconductor package using through-electrodes having voids
JP2016092261A (ja) * 2014-11-06 2016-05-23 三菱電機株式会社 電子制御装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815830B2 (en) * 2000-03-10 2004-11-09 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US8618637B2 (en) 2008-06-30 2013-12-31 Hynix Semiconductor Inc. Semiconductor package using through-electrodes having voids
JP2016092261A (ja) * 2014-11-06 2016-05-23 三菱電機株式会社 電子制御装置およびその製造方法

Also Published As

Publication number Publication date
JP4365936B2 (ja) 2009-11-18

Similar Documents

Publication Publication Date Title
US6184463B1 (en) Integrated circuit package for flip chip
JP3393755B2 (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
JP3447961B2 (ja) 半導体装置の製造方法及び半導体製造装置
US6034437A (en) Semiconductor device having a matrix of bonding pads
JPH08316364A (ja) 半導体装置
JP2002124548A (ja) テープキャリア及びそれを用いた半導体装置
JP3960445B2 (ja) 半導体装置とその製造方法
JP3554650B2 (ja) 回路基板
JP2000332164A (ja) 半導体チップの実装構造
TW417265B (en) Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips
JP2000003977A (ja) 半導体チップ実装用基板
JP3646500B2 (ja) 電子回路装置
JP2715945B2 (ja) ボールグリッドアレイパッケージの実装構造
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JPH11163489A (ja) 電子部品の実装構造
JP3575222B2 (ja) チップ状部品の実装構造および実装方法
JP3619624B2 (ja) 回路基板及び表面実装型電子部品の実装方法
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JP3604001B2 (ja) 半導体装置の製造方法
JP3914478B2 (ja) Ｌｓｉチップ実装可撓配線板
JPS594061A (ja) 半導体装置
JPS59193054A (ja) 半導体装置
JP5461342B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090507

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees