JP2896884B2 - 導電性積層体 - Google Patents
導電性積層体Info
- Publication number
- JP2896884B2 JP2896884B2 JP9046625A JP4662597A JP2896884B2 JP 2896884 B2 JP2896884 B2 JP 2896884B2 JP 9046625 A JP9046625 A JP 9046625A JP 4662597 A JP4662597 A JP 4662597A JP 2896884 B2 JP2896884 B2 JP 2896884B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- linear expansion
- coefficient
- conductive
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、電気部品、特に回
路基板上の配線導体と半導体装置の外部リードとの間に
固定される導電性積層体に関連する。
路基板上の配線導体と半導体装置の外部リードとの間に
固定される導電性積層体に関連する。
【0002】
【従来の技術】セラミック等の絶縁材料から成る回路基
板上に配線導体を形成し、半導体装置の外部リードを配
線導体に電気的に接続した電子部品構造は電気分野にお
いて広く使用されている。例えば、ホールIC等では、
感知素子の折り曲げられた外部リードの主面を回路基板
上に形成された配線導体に直接半田付けして、回路基板
の側面にホールセンサ等の感知素子を配置することがあ
る。
板上に配線導体を形成し、半導体装置の外部リードを配
線導体に電気的に接続した電子部品構造は電気分野にお
いて広く使用されている。例えば、ホールIC等では、
感知素子の折り曲げられた外部リードの主面を回路基板
上に形成された配線導体に直接半田付けして、回路基板
の側面にホールセンサ等の感知素子を配置することがあ
る。
【0003】
【発明が解決しようとする課題】感知素子の折り曲げら
れた外部リードを介して感知素子を回路基板に固着する
と、半導体装置の外部リードと回路基板の線膨張係数差
に基づき、外部リードと配線導体とを固着する半田に熱
疲労が生じ、外部リードと配線導体との接続部が劣化
し、接続強度が低下する欠陥があった。特に、大きな重
量の感知素子の折り曲げられた外部リードが配線導体に
固着される場合には、外部リードと配線導体との接続部
に常時曲げモーメントが加えられるため、接続部の機械
的強度が低下すると、外部リードが配線導体から剥離す
る危険がある。そこで、本発明は、回路基板上の配線導
体と半導体装置の外部リードとの間の接続部での熱膨張
差に起因する応力を緩和する導電性積層体を提供するこ
とを目的とする。
れた外部リードを介して感知素子を回路基板に固着する
と、半導体装置の外部リードと回路基板の線膨張係数差
に基づき、外部リードと配線導体とを固着する半田に熱
疲労が生じ、外部リードと配線導体との接続部が劣化
し、接続強度が低下する欠陥があった。特に、大きな重
量の感知素子の折り曲げられた外部リードが配線導体に
固着される場合には、外部リードと配線導体との接続部
に常時曲げモーメントが加えられるため、接続部の機械
的強度が低下すると、外部リードが配線導体から剥離す
る危険がある。そこで、本発明は、回路基板上の配線導
体と半導体装置の外部リードとの間の接続部での熱膨張
差に起因する応力を緩和する導電性積層体を提供するこ
とを目的とする。
【0004】
【課題を解決するための手段】本発明による導電性積層
体(9)は、回路基板(1)の配線導体(2)と半導体
装置(3)の外部リード(4)との間に固着され、回路
基板(1)の配線導体(2)に第1のろう材(5)で固
着される第1の導電層(6)と、半導体装置(3)の外
部リード(4)に第2のろう材(7)で固着される第2
の導電層(8)とを備えている。第1の導電層(6)は
第2の導電層(8)に固着され、第1の導電層(6)の
線膨張係数は第2の導電層(8)の線膨張係数より小さ
く、第1のろう材(5)の溶融温度は第2のろう材
(7)の溶融温度より高い。
体(9)は、回路基板(1)の配線導体(2)と半導体
装置(3)の外部リード(4)との間に固着され、回路
基板(1)の配線導体(2)に第1のろう材(5)で固
着される第1の導電層(6)と、半導体装置(3)の外
部リード(4)に第2のろう材(7)で固着される第2
の導電層(8)とを備えている。第1の導電層(6)は
第2の導電層(8)に固着され、第1の導電層(6)の
線膨張係数は第2の導電層(8)の線膨張係数より小さ
く、第1のろう材(5)の溶融温度は第2のろう材
(7)の溶融温度より高い。
【0005】半導体装置(3)の外部リード(4)の線
膨張係数は回路基板(1)の線膨張係数より大きく、第
1の導電層(6)の線膨張係数は回路基板(1)の線膨
張係数に近く、第2の導電層(8)の線膨張係数は外部
リード(4)の線膨張係数に近い。このため、第1のろ
う材(5)で配線導体(2)に固着される第1の導電層
(6)と回路基板(1)との間の線膨張係数差は小さ
く、第1のろう材(5)の熱疲労による劣化を抑制する
ことができる。同様に、第2のろう材(7)で半導体装
置(3)の外部リード(4)に固着される第2の導電層
(8)と外部リード(4)との間の線膨張係数差は小さ
く、第2のろう材(7)の熱疲労による劣化を抑制する
ことができる。第1の導電層(6)と第2の導電層
(8)は強固に固着されているため、回路基板(1)の
配線導体(2)と半導体装置(3)の外部リード(4)
との間に導電性積層体(9)を介在させることにより半
導体装置(3)の外部リード(4)と回路基板(1)の
配線導体(2)との接続部の機械的強度の低下を防止す
ることができる。第1の導電層(6)の線膨張係数は回
路基板(1)の線膨張係数に対し±5×10―6/℃以
内であり、第2の導電層(8)の線膨張係数は外部リー
ド(4)の線膨張係数に対し±5×10―6/℃以内で
ある。本発明の実施の形態では、第1の導電層(6)
は、鉄、ニッケル、クロム、金、白金、コバルト、タン
グステン、モリブデン、アンチモン、イリジウム又はこ
れらの合金、好ましくは、鉄とニッケルとの合金であ
る。第2の導電層(8)は、銅、鉄、ニッケル、クロ
ム、金、白金、コバルト、タングステン、モリブデン、
アンチモン、イリジウム又はこれらの合金により構成さ
れる。第1の導電層(6)と第2の導電層(8)は融着
若しくは圧着又は第3のろう材により固着される。回路
基板(1)はセラミック基板であり、第1の導電層
(6)は42アロイであり、第2の導電層(8)は銅材
である。セラミック基板の線膨張係数は7×10―6/
℃であり、42アロイの線膨張係数は4.4×10―6/
℃であり、銅材の線膨張係数は17×10―6/℃であ
る。
膨張係数は回路基板(1)の線膨張係数より大きく、第
1の導電層(6)の線膨張係数は回路基板(1)の線膨
張係数に近く、第2の導電層(8)の線膨張係数は外部
リード(4)の線膨張係数に近い。このため、第1のろ
う材(5)で配線導体(2)に固着される第1の導電層
(6)と回路基板(1)との間の線膨張係数差は小さ
く、第1のろう材(5)の熱疲労による劣化を抑制する
ことができる。同様に、第2のろう材(7)で半導体装
置(3)の外部リード(4)に固着される第2の導電層
(8)と外部リード(4)との間の線膨張係数差は小さ
く、第2のろう材(7)の熱疲労による劣化を抑制する
ことができる。第1の導電層(6)と第2の導電層
(8)は強固に固着されているため、回路基板(1)の
配線導体(2)と半導体装置(3)の外部リード(4)
との間に導電性積層体(9)を介在させることにより半
導体装置(3)の外部リード(4)と回路基板(1)の
配線導体(2)との接続部の機械的強度の低下を防止す
ることができる。第1の導電層(6)の線膨張係数は回
路基板(1)の線膨張係数に対し±5×10―6/℃以
内であり、第2の導電層(8)の線膨張係数は外部リー
ド(4)の線膨張係数に対し±5×10―6/℃以内で
ある。本発明の実施の形態では、第1の導電層(6)
は、鉄、ニッケル、クロム、金、白金、コバルト、タン
グステン、モリブデン、アンチモン、イリジウム又はこ
れらの合金、好ましくは、鉄とニッケルとの合金であ
る。第2の導電層(8)は、銅、鉄、ニッケル、クロ
ム、金、白金、コバルト、タングステン、モリブデン、
アンチモン、イリジウム又はこれらの合金により構成さ
れる。第1の導電層(6)と第2の導電層(8)は融着
若しくは圧着又は第3のろう材により固着される。回路
基板(1)はセラミック基板であり、第1の導電層
(6)は42アロイであり、第2の導電層(8)は銅材
である。セラミック基板の線膨張係数は7×10―6/
℃であり、42アロイの線膨張係数は4.4×10―6/
℃であり、銅材の線膨張係数は17×10―6/℃であ
る。
【0006】
【発明の実施の形態】以下、ホールICに適用した本発
明による導電性積層体の実施の形態を図1〜図3につい
て説明する。図1に示すように、本実施例では、セラミ
ック基板で構成される回路基板(1)のタングステン製
の配線導体(2)とホールICから成る半導体装置
(3)の外部リード(4)との間に導電性積層体(9)
が固着される。導電性積層体(9)は、回路基板(1)
の配線導体(2)に第1のろう材(5)で固着される第
1の導電層(6)と、半導体装置(3)の外部リード
(4)に第2のろう材(7)で固着される第2の導電層
(8)とを備えている。回路基板(1)の線膨張係数は
7×10―6/℃である。また、図2及び図3に示すよ
うに、回路基板(1)の配線導体(2)には複数の電子
部品(13〜18)が固着され、接着剤(11)を介し
て磁石(10)と集磁板(12)が半導体装置(3)に
固着され、半導体装置(3)から導出される複数の外部
リード(4)は対応する複数の導電性積層体(9)に固
着される。このため、磁石(10)と集磁板(12)の
重量によって外部リード(4)と導電性積層体(9)と
の接続部に大きな曲げモーメントが常時加えられる。
明による導電性積層体の実施の形態を図1〜図3につい
て説明する。図1に示すように、本実施例では、セラミ
ック基板で構成される回路基板(1)のタングステン製
の配線導体(2)とホールICから成る半導体装置
(3)の外部リード(4)との間に導電性積層体(9)
が固着される。導電性積層体(9)は、回路基板(1)
の配線導体(2)に第1のろう材(5)で固着される第
1の導電層(6)と、半導体装置(3)の外部リード
(4)に第2のろう材(7)で固着される第2の導電層
(8)とを備えている。回路基板(1)の線膨張係数は
7×10―6/℃である。また、図2及び図3に示すよ
うに、回路基板(1)の配線導体(2)には複数の電子
部品(13〜18)が固着され、接着剤(11)を介し
て磁石(10)と集磁板(12)が半導体装置(3)に
固着され、半導体装置(3)から導出される複数の外部
リード(4)は対応する複数の導電性積層体(9)に固
着される。このため、磁石(10)と集磁板(12)の
重量によって外部リード(4)と導電性積層体(9)と
の接続部に大きな曲げモーメントが常時加えられる。
【0007】第1の導電層(6)は、鉄、ニッケル、ク
ロム、金、白金、コバルト、タングステン、モリブデ
ン、アンチモン、イリジウム又はこれらの合金、好まし
くは、鉄とニッケルとの合金である。好ましくは、第1
の導電層(6)は、5〜90%ニッケルを含むニッケル
鋼又は鉄−ニッケル合金、特に好ましくは、鉄(Fe)
−ニッケル(Ni)合金で約42%のNi含有率を有し
且つ線膨張係数4.4×10―6/℃の42アロイであ
る。第2の導電層(8)は、銅、鉄、ニッケル、クロ
ム、金、白金、コバルト、タングステン、モリブデン、
アンチモン、イリジウム又はこれらの合金により構成さ
れる。好ましくは、第2の導電層(8)は、外部リード
(4)の銅材と同じ線膨張係数17×10―6/℃の銅
材である。第2の導電層(8)を外部リード(4)と同
じ銅材により形成すると、第2の導電層(8)に外部リ
ード(4)を固着する第2のろう材(7)に劣化の問題
は全く生じない。第1の導電層(6)と第2の導電層
(8)は融着若しくは圧着又は第3のろう材により固着
され、融着又は圧着により固定されるとき、第1の導電
層(6)と第2の導電層(8)の少なくとも一方の金属
が相手方の金属中に拡散する。半田が良好に付着するよ
うに厚み約3〜7μmのNiメッキが導電性積層体
(9)の全面に形成される。また、導電性積層体(9)
の第1の導電層(6)と第2の導電層(8)の厚みはほ
ぼ等しく、それぞれ約0.25mmである。しかしなが
ら、第1の導電層(6)と第2の導電層(8)の厚みは
設計上適宜変更することができる。外部リード(4)と
導電性積層体(9)の第2の導電層(8)を接着する第
2のろう材(半田)(7)の融点は183℃、導電性積
層体(9)の第1の導電層(6)と配線導体(2)とを
接着する第1のろう材(半田)(5)の融点は262℃
である。従って、第1のろう材(5)により導電性積層
体(9)を配線導体(2)に固着した後、第2のろう材
(7)で外部リード(4)を導電性積層体(9)に固着
するときに、第2のろう材(7)を溶融する熱によって
第1のろう材(5)が溶融しない。
ロム、金、白金、コバルト、タングステン、モリブデ
ン、アンチモン、イリジウム又はこれらの合金、好まし
くは、鉄とニッケルとの合金である。好ましくは、第1
の導電層(6)は、5〜90%ニッケルを含むニッケル
鋼又は鉄−ニッケル合金、特に好ましくは、鉄(Fe)
−ニッケル(Ni)合金で約42%のNi含有率を有し
且つ線膨張係数4.4×10―6/℃の42アロイであ
る。第2の導電層(8)は、銅、鉄、ニッケル、クロ
ム、金、白金、コバルト、タングステン、モリブデン、
アンチモン、イリジウム又はこれらの合金により構成さ
れる。好ましくは、第2の導電層(8)は、外部リード
(4)の銅材と同じ線膨張係数17×10―6/℃の銅
材である。第2の導電層(8)を外部リード(4)と同
じ銅材により形成すると、第2の導電層(8)に外部リ
ード(4)を固着する第2のろう材(7)に劣化の問題
は全く生じない。第1の導電層(6)と第2の導電層
(8)は融着若しくは圧着又は第3のろう材により固着
され、融着又は圧着により固定されるとき、第1の導電
層(6)と第2の導電層(8)の少なくとも一方の金属
が相手方の金属中に拡散する。半田が良好に付着するよ
うに厚み約3〜7μmのNiメッキが導電性積層体
(9)の全面に形成される。また、導電性積層体(9)
の第1の導電層(6)と第2の導電層(8)の厚みはほ
ぼ等しく、それぞれ約0.25mmである。しかしなが
ら、第1の導電層(6)と第2の導電層(8)の厚みは
設計上適宜変更することができる。外部リード(4)と
導電性積層体(9)の第2の導電層(8)を接着する第
2のろう材(半田)(7)の融点は183℃、導電性積
層体(9)の第1の導電層(6)と配線導体(2)とを
接着する第1のろう材(半田)(5)の融点は262℃
である。従って、第1のろう材(5)により導電性積層
体(9)を配線導体(2)に固着した後、第2のろう材
(7)で外部リード(4)を導電性積層体(9)に固着
するときに、第2のろう材(7)を溶融する熱によって
第1のろう材(5)が溶融しない。
【0008】第1の導電層(6)の線膨張係数は第2の
導電層(8)の線膨張係数より小さく、第1のろう材
(5)の溶融温度は第2のろう材(7)の溶融温度より
高い。半導体装置(3)の外部リード(4)の線膨張係
数は回路基板(1)の線膨張係数より大きく、第1の導
電層(6)の線膨張係数は回路基板(1)の線膨張係数
に近く、第2の導電層(8)の線膨張係数は外部リード
(4)の線膨張係数に近い。このため、第1のろう材
(5)で配線導体(2)に固着される第1の導電層
(6)と回路基板(1)との間の線膨張係数差は小さ
く、第1のろう材(5)の熱疲労による劣化を抑制する
ことができる。同様に、第2のろう材(7)で半導体装
置(3)の外部リード(4)に固着される第2の導電層
(8)と外部リード(4)との間の線膨張係数差は小さ
く、第1のろう材(5)の熱疲労による劣化を抑制する
ことができる。第1の導電層(6)と第2の導電層
(8)は融着若しくは圧着又は第3のろう材により互い
に強固に固着されているため、回路基板(1)の配線導
体(2)と半導体装置(3)の外部リード(4)との間
に導電性積層体(9)を介在させることにより半導体装
置(3)の外部リード(4)と回路基板(1)の配線導
体(2)との接続部の機械的強度の低下を防止すること
ができる。
導電層(8)の線膨張係数より小さく、第1のろう材
(5)の溶融温度は第2のろう材(7)の溶融温度より
高い。半導体装置(3)の外部リード(4)の線膨張係
数は回路基板(1)の線膨張係数より大きく、第1の導
電層(6)の線膨張係数は回路基板(1)の線膨張係数
に近く、第2の導電層(8)の線膨張係数は外部リード
(4)の線膨張係数に近い。このため、第1のろう材
(5)で配線導体(2)に固着される第1の導電層
(6)と回路基板(1)との間の線膨張係数差は小さ
く、第1のろう材(5)の熱疲労による劣化を抑制する
ことができる。同様に、第2のろう材(7)で半導体装
置(3)の外部リード(4)に固着される第2の導電層
(8)と外部リード(4)との間の線膨張係数差は小さ
く、第1のろう材(5)の熱疲労による劣化を抑制する
ことができる。第1の導電層(6)と第2の導電層
(8)は融着若しくは圧着又は第3のろう材により互い
に強固に固着されているため、回路基板(1)の配線導
体(2)と半導体装置(3)の外部リード(4)との間
に導電性積層体(9)を介在させることにより半導体装
置(3)の外部リード(4)と回路基板(1)の配線導
体(2)との接続部の機械的強度の低下を防止すること
ができる。
【0009】本発明の半導体装置(3)は以下のように
形成される。 [1] 第1の導電層(6)と第2の導電層(8)とが
固着された導電性積層体(9)を予め作成する。 [2] 回路基板(1)の配線導体(2)に第1のろう
材(5)を使用して、導電性積層体(9)の第1の導電
層(6)を周知のリフロー法で262℃半田で固着す
る。 [3] 半導体装置(3)の外部リード(4)を導電性
積層体(9)の第2の導電層(8)に183℃の第2の
ろう材(7)で固着する。[2]と同様に、リフロー法
又は自動半田ごてによって第2のろう材(7)を使用し
て半田付けできる。外部リード(4)を接着する工程で
は、183℃の溶融温度の第2のろう材(7)を使用す
るので、導電性積層体(9)を回路基板(1)に固着す
る第1のろう材(5)が溶融しないから、導電性積層体
(9)のずれ等が生じない。本発明の前記実施の形態は
変更が可能である。例えば、導電性積層体(9)を構成
する第1の導電層(6)と第2の導電層(8)に加えて
第3の導電層及び又は第4以上の導電層を積層してもよ
い。
形成される。 [1] 第1の導電層(6)と第2の導電層(8)とが
固着された導電性積層体(9)を予め作成する。 [2] 回路基板(1)の配線導体(2)に第1のろう
材(5)を使用して、導電性積層体(9)の第1の導電
層(6)を周知のリフロー法で262℃半田で固着す
る。 [3] 半導体装置(3)の外部リード(4)を導電性
積層体(9)の第2の導電層(8)に183℃の第2の
ろう材(7)で固着する。[2]と同様に、リフロー法
又は自動半田ごてによって第2のろう材(7)を使用し
て半田付けできる。外部リード(4)を接着する工程で
は、183℃の溶融温度の第2のろう材(7)を使用す
るので、導電性積層体(9)を回路基板(1)に固着す
る第1のろう材(5)が溶融しないから、導電性積層体
(9)のずれ等が生じない。本発明の前記実施の形態は
変更が可能である。例えば、導電性積層体(9)を構成
する第1の導電層(6)と第2の導電層(8)に加えて
第3の導電層及び又は第4以上の導電層を積層してもよ
い。
【0010】第1の導電層(6)の線膨張係数は前記第
2の導電層(8)の線膨張係数より小さく、回路基板
(1)の線膨張係数に近ければ、熱膨張による劣化が小
さくなるので、回路基板(1)の線膨張係数より小さく
ても大きくてもよい。このため、第1の導電層(6)の
線膨張係数は回路基板(1)の線膨張係数に対し±5×
10―6/℃以内に制限する必要がある。この範囲内
で、鉄、ニッケル、クロム、金、白金、コバルト、タン
グステン、モリブデン、アンチモン、イリジウム又はこ
れらの合金、好ましくは、鉄とニッケルとの合金から選
択した金属材料により第1の導電層(6)を構成するこ
とができる。また、第2の導体層(8)の線膨張係数は
第1の導電層(6)の線膨張係数より大きければ、外部
リード(4)の線膨張係数より小さくても大きくてもよ
い。このため、第2の導電層(8)の線膨張係数は外部
リード(4)の線膨張係数に対し±5×10―6/℃以
内に制限する必要がある。この範囲内で、銅、鉄、ニッ
ケル、クロム、金、白金、コバルト、タングステン、モ
リブデン、アンチモン、イリジウム又はこれらの合金か
ら選択した金属材料により第2の導電層(8)を構成す
ることができる。
2の導電層(8)の線膨張係数より小さく、回路基板
(1)の線膨張係数に近ければ、熱膨張による劣化が小
さくなるので、回路基板(1)の線膨張係数より小さく
ても大きくてもよい。このため、第1の導電層(6)の
線膨張係数は回路基板(1)の線膨張係数に対し±5×
10―6/℃以内に制限する必要がある。この範囲内
で、鉄、ニッケル、クロム、金、白金、コバルト、タン
グステン、モリブデン、アンチモン、イリジウム又はこ
れらの合金、好ましくは、鉄とニッケルとの合金から選
択した金属材料により第1の導電層(6)を構成するこ
とができる。また、第2の導体層(8)の線膨張係数は
第1の導電層(6)の線膨張係数より大きければ、外部
リード(4)の線膨張係数より小さくても大きくてもよ
い。このため、第2の導電層(8)の線膨張係数は外部
リード(4)の線膨張係数に対し±5×10―6/℃以
内に制限する必要がある。この範囲内で、銅、鉄、ニッ
ケル、クロム、金、白金、コバルト、タングステン、モ
リブデン、アンチモン、イリジウム又はこれらの合金か
ら選択した金属材料により第2の導電層(8)を構成す
ることができる。
【0011】
【発明の効果】前記のように、本発明では、導電性積層
体を回路基板上の配線導体と半導体装置の外部リードと
の間の接続部に設けることによって、この接続部での熱
膨張差に起因する応力を緩和し、接続部の劣化を防止す
ることができる。これにより電子機器の信頼性を向上す
ることができる。
体を回路基板上の配線導体と半導体装置の外部リードと
の間の接続部に設けることによって、この接続部での熱
膨張差に起因する応力を緩和し、接続部の劣化を防止す
ることができる。これにより電子機器の信頼性を向上す
ることができる。
【図1】 本発明による導電性積層体を使用する回路基
板の部分側面図
板の部分側面図
【図2】 本発明による導電性積層体を使用してホール
ICを接着した回路基板の部分側面図
ICを接着した回路基板の部分側面図
【図3】 図2の平面図
(1)・・回路基板、 (2)・・配線導体、 (3)
・・半導体装置、 (4)・・外部リード、 (5)・
・第1のろう材、 (6)・・第1の導電層、(7)・
・第2のろう材、 (8)・・第2の導電層、
・・半導体装置、 (4)・・外部リード、 (5)・
・第1のろう材、 (6)・・第1の導電層、(7)・
・第2のろう材、 (8)・・第2の導電層、
Claims (9)
- 【請求項1】 回路基板(1)の配線導体(2)と半導
体装置(3)の外部リード(4)との間に固着され、前
記回路基板(1)の配線導体(2)に第1のろう材
(5)で固着される第1の導電層(6)と、前記半導体
装置(3)の外部リード(4)に第2のろう材(7)で
固着される第2の導電層(8)とを備え、前記第1の導
電層(6)は前記第2の導電層(8)に固着され、 前記第1の導電層(6)の線膨張係数は前記第2の導電
層(8)の線膨張係数より小さく、 前記第1のろう材(5)の溶融温度は前記第2のろう材
(7)の溶融温度より高いことを特徴とする導電性積層
体。 - 【請求項2】 前記第1の導電層(6)の線膨張係数は
前記回路基板(1)の線膨張係数に近く、前記第2の導
電層(8)の線膨張係数は前記外部リード(4)の線膨
張係数に近い請求項1に記載の導電性積層体。 - 【請求項3】 前記第1の導電層(6)の線膨張係数は
前記回路基板(1)の線膨張係数に対し±5×10―6
/℃以内であり、前記第2の導電層(8)の線膨張係数
は前記外部リード(4)の線膨張係数に対し±5×10
―6/℃以内である請求項1に記載の導電性積層体。 - 【請求項4】 前記第1の導電層(6)は、鉄、ニッケ
ル、クロム、金、白金、コバルト、タングステン、モリ
ブデン、アンチモン、イリジウム又はこれらの合金によ
り構成される請求項1に記載の導電性積層体。 - 【請求項5】 前記第1の導電層(6)は、鉄とニッケ
ルとの合金である請求項4に記載の導電性積層体。 - 【請求項6】 第2の導電層(8)は、銅、鉄、ニッケ
ル、クロム、金、白金、コバルト、タングステン、モリ
ブデン、アンチモン、イリジウム又はこれらの合金によ
り構成される請求項1に記載の導電性積層体。 - 【請求項7】 前記第1の導電層(6)と第2の導電層
(8)は融着若しくは圧着又は第3のろう材により固着
された請求項1に記載の導電性積層体。 - 【請求項8】 前記回路基板(1)はセラミック基板で
あり、第1の導電層(6)は42アロイであり、第2の
導電層(8)は銅材である請求項1に記載の導電性積層
体。 - 【請求項9】 前記セラミック基板の線膨張係数は7×
10―6/℃であり、前記42アロイの線膨張係数は4.
4×10―6/℃であり、前記銅材の線膨張係数は17
×10―6/℃である請求項6に記載の導電性積層体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9046625A JP2896884B2 (ja) | 1997-02-28 | 1997-02-28 | 導電性積層体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9046625A JP2896884B2 (ja) | 1997-02-28 | 1997-02-28 | 導電性積層体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10242628A JPH10242628A (ja) | 1998-09-11 |
JP2896884B2 true JP2896884B2 (ja) | 1999-05-31 |
Family
ID=12752484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9046625A Expired - Lifetime JP2896884B2 (ja) | 1997-02-28 | 1997-02-28 | 導電性積層体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2896884B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6151784B2 (ja) | 2013-07-29 | 2017-06-21 | 京セラ株式会社 | 配線基板、リード付き配線基板および電子装置 |
-
1997
- 1997-02-28 JP JP9046625A patent/JP2896884B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10242628A (ja) | 1998-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11114780B2 (en) | Electronic module with an electrically conductive press-fit terminal having a press-fit section | |
JP2019110321A (ja) | セラミック素子およびセラミック素子の製造方法 | |
NL8520325A (nl) | Magneto-elektrische transducent. | |
JP5240982B2 (ja) | 熱コンジット | |
JP2004266074A (ja) | 配線基板 | |
JP4791742B2 (ja) | 電子部品のはんだ接合方法 | |
US8071472B2 (en) | Semiconductor device with solder balls having high reliability | |
US6853088B2 (en) | Semiconductor module and method for fabricating the semiconductor module | |
JP2896884B2 (ja) | 導電性積層体 | |
JP3243684B2 (ja) | デバイスの実装構造 | |
JP2002184601A (ja) | 抵抗器 | |
JP6947708B2 (ja) | 配線基板 | |
US6958262B2 (en) | Mounting structure of semiconductor device and mounting method thereof | |
JP2005197394A (ja) | 金属抵抗器 | |
JPH05327152A (ja) | 配線基板及びその製造方法 | |
JP3257953B2 (ja) | 混成集積回路用基板の製造方法 | |
JPS5819385B2 (ja) | ロウヅケホウホウ | |
JP2606905B2 (ja) | Icリード用部材 | |
JPH08191128A (ja) | 電子装置 | |
JPH08316641A (ja) | 一括接続法による多層配線基板 | |
JPS632360A (ja) | 回路部品の外部リ−ド接続方法 | |
JP2004265998A (ja) | ホール素子 | |
JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
JP4978235B2 (ja) | 混成実装用熱伝導基板とその製造方法及び回路モジュール | |
JPH07254773A (ja) | 電子部品実装方法 |