JPH0338737B2 - - Google Patents
Info
- Publication number
- JPH0338737B2 JPH0338737B2 JP56152426A JP15242681A JPH0338737B2 JP H0338737 B2 JPH0338737 B2 JP H0338737B2 JP 56152426 A JP56152426 A JP 56152426A JP 15242681 A JP15242681 A JP 15242681A JP H0338737 B2 JPH0338737 B2 JP H0338737B2
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bonding
- chip
- substrate
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003014 reinforcing effect Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【発明の詳細な説明】
本発明は基板上のリードパターンにボンデイン
グするIC等のチツプ状電子回路部品に係り、特
にその接続方法に関するものである。
グするIC等のチツプ状電子回路部品に係り、特
にその接続方法に関するものである。
従来、LSI等のチツプ状電子回路部品のバンプ
（端子）は電気回路上必要なものだけ設けられて
いるが、このような従来のLSIをPWB基板（プ
リント配線基板）にチツプダイレクトボンデイン
グすると次のような不都合な点があつた。
（端子）は電気回路上必要なものだけ設けられて
いるが、このような従来のLSIをPWB基板（プ
リント配線基板）にチツプダイレクトボンデイン
グすると次のような不都合な点があつた。
即ち、一般にPWB基板はセラミツクやガラス
といつた硬質の基板に比べて固有のそりやねじれ
を有すると共に、機械的な曲げに対して柔軟性を
有し且つ熱に対する膨張収縮も非常に大きい。
といつた硬質の基板に比べて固有のそりやねじれ
を有すると共に、機械的な曲げに対して柔軟性を
有し且つ熱に対する膨張収縮も非常に大きい。
したがつて、これらの力がボンデイング部分に
作用すると、チツプの４隅に近いバンプが最も大
きく歪み、その歪みが許容を越えたときバンプが
破壊し電気回路上の断線が発生することである。
作用すると、チツプの４隅に近いバンプが最も大
きく歪み、その歪みが許容を越えたときバンプが
破壊し電気回路上の断線が発生することである。
それゆえ、本発明の目的は、ボンデイングを補
強して電気回路上の断線を防止し得る電子回路部
品の提供にある。
強して電気回路上の断線を防止し得る電子回路部
品の提供にある。
本発明のもう一つの目的は外形寸法の小型化と
バンプ数の増加を行える電子回路部品の提供にあ
る。
バンプ数の増加を行える電子回路部品の提供にあ
る。
以下図にもとづいて本発明の実施例を詳細に説
明する。
明する。
第１図は本発明に係る電子回路部品の第１の実
施例を示す。図中１はICチツプ本体、２はICチ
ツプ本体の４隅を除いた部分に設けた80〜120μ
ｍ□の電気回路上必要なバンプである。
施例を示す。図中１はICチツプ本体、２はICチ
ツプ本体の４隅を除いた部分に設けた80〜120μ
ｍ□の電気回路上必要なバンプである。
３は本発明に係るボンデイング補強用であつ
て、電気回路上不要なバンプであり、このバンプ
は図中斜線で示す如くIC本体の４隅に他のバン
プと同じ大きさで形成されている。
て、電気回路上不要なバンプであり、このバンプ
は図中斜線で示す如くIC本体の４隅に他のバン
プと同じ大きさで形成されている。
即ち、ICチツプ本体１は、後記基板との対向
面にその各辺に沿つて夫々複数個の接続用バンプ
２を配列形成し、この接続用バンプ２の各列の両
端でかつ基板との対向面隅部に補強用バンプ３を
形成する。
面にその各辺に沿つて夫々複数個の接続用バンプ
２を配列形成し、この接続用バンプ２の各列の両
端でかつ基板との対向面隅部に補強用バンプ３を
形成する。
このように形成されたICチツプ１のバンプ２
及び３は第２図に示す如くPWB基板４に形成さ
れた電気回路上必要なリードパターン５及び電気
回路上不要なリードパターン６にそれぞれボンデ
イングされ、特にICチツプ本体の４隅に設けた
バンプ３と該バンプに対応するPWB基板上のリ
ードパターン６とのボンデイングにより他のバン
プ２とリードパターン５とのボンデイングを補強
しうるものとなつている。
及び３は第２図に示す如くPWB基板４に形成さ
れた電気回路上必要なリードパターン５及び電気
回路上不要なリードパターン６にそれぞれボンデ
イングされ、特にICチツプ本体の４隅に設けた
バンプ３と該バンプに対応するPWB基板上のリ
ードパターン６とのボンデイングにより他のバン
プ２とリードパターン５とのボンデイングを補強
しうるものとなつている。
第３図は第２の実施例を示す。この例ではボン
デイング補強用バンプ３のボンデイング面積を大
きくして第４図のようにPWB基板４のリードパ
ターン６にボンデイングするように構成したもの
である。
デイング補強用バンプ３のボンデイング面積を大
きくして第４図のようにPWB基板４のリードパ
ターン６にボンデイングするように構成したもの
である。
これによれば、補強用バンプ３と基板とリード
パターン６とのボンデイングだけで必要な機械的
結合強度を得ることが出来るから、電気回路上必
要なバンプ２及び基板のリードパターン５は機械
的結合強度を無視し電気的に許容しうるまで径を
小さくすることが出来る。即ち、上記バンプ２及
びリードパターン５の径を非常に小さくすること
ができるから、ICチツプを小型に形成でき、ま
た１チツプ当りのバンプ数を増加して高密度化す
ることができる。
パターン６とのボンデイングだけで必要な機械的
結合強度を得ることが出来るから、電気回路上必
要なバンプ２及び基板のリードパターン５は機械
的結合強度を無視し電気的に許容しうるまで径を
小さくすることが出来る。即ち、上記バンプ２及
びリードパターン５の径を非常に小さくすること
ができるから、ICチツプを小型に形成でき、ま
た１チツプ当りのバンプ数を増加して高密度化す
ることができる。
第５図は第３の実施例である。この実施例の特
長はICチツプ本体１の４隅に前記バンプ２と同
じ大きさの補強用バンプ３をそれぞれ２個ずつ設
けたところにある。
長はICチツプ本体１の４隅に前記バンプ２と同
じ大きさの補強用バンプ３をそれぞれ２個ずつ設
けたところにある。
この場合、バンプ密度が高くてICチツプ側に
第２実施例のような大きなバンプ３を形成できな
い時、或いは基板側に大きなバンプをボンデイン
グしうるだけのリードパターンを形成する余地が
残されていない時、更にICチツプが大き過ぎて
１個のバンプ３だけでは補強が不充分な時にそれ
ぞれ効果的にボンデイングを補強することができ
る。
第２実施例のような大きなバンプ３を形成できな
い時、或いは基板側に大きなバンプをボンデイン
グしうるだけのリードパターンを形成する余地が
残されていない時、更にICチツプが大き過ぎて
１個のバンプ３だけでは補強が不充分な時にそれ
ぞれ効果的にボンデイングを補強することができ
る。
尚、上記実施例ではICチツプの４隅にそれぞ
れ１個若しくは２個の補強用バンプを形成する例
を挙げたが、個数は適宜決定すればよい。また、
補強用バンプはICチツプの４隅だけでなく適宜
他の部分に設けてもよい。
れ１個若しくは２個の補強用バンプを形成する例
を挙げたが、個数は適宜決定すればよい。また、
補強用バンプはICチツプの４隅だけでなく適宜
他の部分に設けてもよい。
以上の如く本発明は、電子回路部品に補強用バ
ンプを形成して該補強用バンプを基板上の電子回
路上不要なリードパターンにボンデイングし、電
子回路部品と基板間の機械的結合強度を高めたこ
とにより、基板の歪みによつて電子回路上必要な
バンプとリードパターンのボンデイングが破壊さ
れることを防止でき、ボンデイング部分の電気的
信頼性を大幅に向上できる。
ンプを形成して該補強用バンプを基板上の電子回
路上不要なリードパターンにボンデイングし、電
子回路部品と基板間の機械的結合強度を高めたこ
とにより、基板の歪みによつて電子回路上必要な
バンプとリードパターンのボンデイングが破壊さ
れることを防止でき、ボンデイング部分の電気的
信頼性を大幅に向上できる。
しかも、補強用バンプを電子回路上必要なバン
プとリードパターンのボンデイング破壊を効果的
に防止できる位置に限定的に設け、補強用バンプ
の数、大きさを抑えることにより、電子回路部品
の外形寸法の縮小を図ることができ、さらに、補
強用バンプとリードパターンのボンデイングのみ
により必要な機械的強度を得られるようにするこ
とにより、電気回路上必要な接続用バンプの径を
小さくして、バンプ数の増加による高密度化を促
進することもでき、実用上極めて有益なものを提
供することができる。
プとリードパターンのボンデイング破壊を効果的
に防止できる位置に限定的に設け、補強用バンプ
の数、大きさを抑えることにより、電子回路部品
の外形寸法の縮小を図ることができ、さらに、補
強用バンプとリードパターンのボンデイングのみ
により必要な機械的強度を得られるようにするこ
とにより、電気回路上必要な接続用バンプの径を
小さくして、バンプ数の増加による高密度化を促
進することもでき、実用上極めて有益なものを提
供することができる。
第１図は本発明に係る電子回路部品の第１の実
施例を示す図、第２図は同部品を基板にボンデイ
ングした図、第３図は第２の実施例を示す図、第
４図は同実施例部品を基板にボンデイングした
図、第５図は第３の実施例を示す図である。 １はICチツプ、２はバンプ、３は補強用バン
プ、４はPWB基板、５及び６はリードパターン。
施例を示す図、第２図は同部品を基板にボンデイ
ングした図、第３図は第２の実施例を示す図、第
４図は同実施例部品を基板にボンデイングした
図、第５図は第３の実施例を示す図である。 １はICチツプ、２はバンプ、３は補強用バン
プ、４はPWB基板、５及び６はリードパターン。
Claims (1)
- 【特許請求の範囲】 １ 基板上のリードパターンにチツプ状の電子回
路部品をボンデイングするものにおいて、 上記電子回路部品の上記基板との対向面にはそ
の各辺に沿つて夫々複数個配列した電気回路上必
要な接続用バンプと、上記各辺に沿う接続用バン
プの列の両端でかつ基板との対向面隅部に位置す
る電気回路上不要な補強用バンプとを形成し、 上記基板上の電気回路上必要なリードパターン
に上記接続用バンプを、電気回路上不要なリード
パターンに上記補強用バンプを夫々ボンデイング
してなる電子回路部品の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152426A JPS5853837A (ja) | 1981-09-25 | 1981-09-25 | 電子回路部品の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152426A JPS5853837A (ja) | 1981-09-25 | 1981-09-25 | 電子回路部品の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5853837A JPS5853837A (ja) | 1983-03-30 |
| JPH0338737B2 true JPH0338737B2 (ja) | 1991-06-11 |
Family
ID=15540252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152426A Granted JPS5853837A (ja) | 1981-09-25 | 1981-09-25 | 電子回路部品の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853837A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
| JP2827934B2 (ja) * | 1994-11-04 | 1998-11-25 | 日本電気株式会社 | ハイブリッド型赤外線センサ |
| JPH1041615A (ja) * | 1996-07-19 | 1998-02-13 | Matsushita Electric Ind Co Ltd | 半導体チップ実装用基板、及び半導体チップの実装方法 |
| US6316735B1 (en) | 1996-11-08 | 2001-11-13 | Ricoh Company, Ltd. | Semiconductor chip mounting board and a semiconductor device using same board |
| JP3179420B2 (ja) | 1998-11-10 | 2001-06-25 | 日本電気株式会社 | 半導体装置 |
| JP3558595B2 (ja) * | 2000-12-22 | 2004-08-25 | 松下電器産業株式会社 | 半導体チップ，半導体チップ群及びマルチチップモジュール |
| JP2007242782A (ja) * | 2006-03-07 | 2007-09-20 | Fujikura Ltd | 半導体装置及び電子装置 |
| JP4850029B2 (ja) * | 2006-10-31 | 2012-01-11 | セイコーインスツル株式会社 | 半導体装置 |
| JP2009124099A (ja) * | 2007-10-24 | 2009-06-04 | Panasonic Corp | 半導体チップの電極構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4992548A (ja) * | 1973-01-10 | 1974-09-04 |
-
1981
- 1981-09-25 JP JP56152426A patent/JPS5853837A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4992548A (ja) * | 1973-01-10 | 1974-09-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5853837A (ja) | 1983-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| US20030094685A1 (en) | Semiconductor device and module of the same | |
| WO2001071806A1 (fr) | Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable | |
| KR100719384B1 (ko) | 얇은 프로파일의 상호연결 구조 및 연결 방법 | |
| JP2001185640A (ja) | 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 | |
| JPS6352432A (ja) | 半導体装置 | |
| JPH0338737B2 (ja) | ||
| JPS6386491A (ja) | 金属コアプリント配線板 | |
| US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
| US6407927B1 (en) | Method and structure to increase reliability of input/output connections in electrical devices | |
| JPH0239587A (ja) | 高密度実装プリント板 | |
| JPH03798B2 (ja) | ||
| JP2002231761A (ja) | 電子部品実装体および電子部品 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH04262590A (ja) | フレキシブル配線板 | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP2503873B2 (ja) | 集積回路パッケ―ジの構造 | |
| US7187065B2 (en) | Semiconductor device and semiconductor device unit | |
| JPH03280497A (ja) | 電子回路基板 | |
| JPS6168871A (ja) | フレキシブル印刷配線板 | |
| JP2544273Y2 (ja) | 混成集積回路 | |
| JPS632360A (ja) | 回路部品の外部リ−ド接続方法 | |
| JPS5854692A (ja) | 電子回路部品の取付構造 |