JPS5853837A - 電子回路部品の接続方法 - Google Patents

電子回路部品の接続方法

Info

Publication number
JPS5853837A
JPS5853837A JP56152426A JP15242681A JPS5853837A JP S5853837 A JPS5853837 A JP S5853837A JP 56152426 A JP56152426 A JP 56152426A JP 15242681 A JP15242681 A JP 15242681A JP S5853837 A JPS5853837 A JP S5853837A
Authority
JP
Japan
Prior art keywords
bumps
chip
electronic circuit
bonding
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56152426A
Other languages
English (en)
Other versions
JPH0338737B2 (ja
Inventor
Kazuhito Ozawa
小沢　一仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56152426A priority Critical patent/JPS5853837A/ja
Publication of JPS5853837A publication Critical patent/JPS5853837A/ja
Publication of JPH0338737B2 publication Critical patent/JPH0338737B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はｒｃ等のチップ状電子回路部品に関し、特にポ
ンディング補強用のバンプを設けることで、ボンディン
グの補強は勿論、チップの外形をより小型化出来、同時
に電気回路上必要なバンプ（端子）数も増加させること
が出来るようにした電子回路部品に関するものである。
従来、ＬＳＩ等のチップ状電子回路部品のノ（ンプ（端
子）は電気回路上必要なものだけ設けられているが、こ
のような従来のＬＳＩをＰＷＢ基板（プリント配線基板
）にチップダイレクトボンディングすると次のような不
都合な点があった○即ち、一般にＰＷＢ基板はセラミッ
クやガラスといった硬質の基板に比べて固有のそりやね
じれを有すると共に、機勘的な曲げに対して柔軟性を有
し且つ熱に対する膨張収縮も非常に大きい。
しだがって、これらの力がボンディング部分に作用する
と、チップの４隅に近い？（ンプが最も大きく歪み、そ
の歪みが許容を越えたときバンプが破壊し電気回路上の
断線が発生することである。
それゆえ、本発明の目的は、ボンディングを補強して電
気回路上の断線を防止し得る電子回路部品の提供にある
。
本発明のもうｉつの目的は外形寸法の小型化とバンプ数
の増加を行える電子回路部品の提供にある。
以下図にもとづいて本発明の実施例を詳細に説明する。
第１図は本発明に係る電子回路部品の第１の実施例を示
す。図中１ｊ：Ｉｃチップ本体、２／／′ｉＩＣチップ
本体の４隅を険いた部分に設けたｓｏ〜１２０μｍ口の
電気回路上必要なバンプである。
８は本発明に係るボンディング補強用であって、電気回
路上不要なバンプであり、このバンプは図中斜線で示す
如（ＩＣ本体の４隅に他のバンプと同じ大きさで形成さ
れている。
このように形成されたＩＣチップｌのバンプ２及びａＩ
ｉ第２図に示す如＜ＰＷＢ基板４に形成された電気回路
上必要なリードパターン５及び電気回路上不要なリード
パターン６にそれぞれボンディングされ、特［ＩＣチッ
プ本体の４隅に設けたバンク８と該バンプに対応するＰ
ＷＢ基板上のリードパターン６とのボンディングにより
他のパン゛ブ２とリードパターン５とのボンディングを
補強しうるものとなっている。
第８図は第２の実施例を示す。この例ではボンディング
補強用バンプ８のボンディング面積を大きくして第４図
のようにＰＷＢ基板４のリードパターン６にボンディン
グするように構成したものである。
これによれば、補強用バンプ８と基板のリードパターン
６とのボンディングだけで必要な機械的結合強度を得る
ことが出来るから、電気回路上必要なバンプ２及び基板
のリードパターン５は機械的結合強度を無視し電気的に
許容しうるまで径を小さくすることが出来る。即ち、上
記バンプ２及びリードパターン５の径を非常に小さくす
ることができるから、ＩＣチップを小型に形成でき、ま
た１チップ当りのバンプ数を増加して高密度化すること
ができる。
第５図は第８の実施例である。この実施例の特長はＩＣ
チップ本本体の４隅に前記バンズ２と同じ大きさの補強
用バンプ３をそれぞれ２個ずつ設けたところにある。
この場合、バンプ密度が高くてＩＣＣチンブ側に第２実
施例のような大きなバンプ８を形成できない時、或いは
基板側に大きなバンプをボンディングしうるだけのリー
ドパターンを形成する余地が残されていない時、更にＩ
Ｃチップが大き過ぎて１個のバンプ８だけでは補強が不
充分な時にそれぞれ効果的にボンディングを補強するこ
とができる。
尚、上記実施例ではＩＴチップの４隅にそれぞれ１個若
しくは２個の補強用バンプを形成する例を挙げたが、個
数は適宜決定すればよい。また、補強用バンプはＩＣチ
ップの４隅だけでなく適宜能の部分に設けてもよい。
以上詳細に説明したように本発明の電子回路部品は、別
途ボンディング補強用のバンプを形成して基板のリード
パターンにボンディングしうるように構成したから、他
の電気回路上必要なバンクとリードパターンとのボンデ
ィングを補強することが出来る。従って、ボンディング
部分の電気的信頼性を大幅に向上させることができる。
更に、補強用バンプだけで必要な機械的結合強度が得ら
れるから、電気回路上必要なバンプの径を極端に小さく
することができる。依って、外形寸法を著しく小さくす
ることが出来、又ｌチップ当りのバンプ数を大幅に増加
して高密度化することが可能となる。
【図面の簡単な説明】
第１図は本発明に係る電子回路部品の第１の実施例を示
す図、第２図は同部品を基板にボンディングした図、第
３図は第２の実施例を示す図、第４図は同実施例部品を
基板にボンディングした図、第５図は第３の実施例を示
す図である。 ｌはＩＣチップ、２はバンプ、８は補強用バンプ、４Ｉ
ｉＰＷＢ基板、５及び６はリードパターン、代理人　弁
理士　福　士　愛　彦

Claims (1)

  1. 【特許請求の範囲】 １　基板上のリードパターンにボンディングするチップ
    状の電子回路部品に於て、前記回路部品に別途ボンディ
    ング補強用となるバンプを形成して成ることを特徴とす
    る電子回路部品。 ２　上記補強用バンプを電子回路部品のイ隅に配置して
    成ることを特徴とする特許請求の範囲第１項に記載の電
    子回路部品。 ３、　上記補強用バンプのボンディング面積を他の電気
    回路上必要なバンプよりも大きく形成して成ることを特
    徴とする特許請求の範囲第１項及び第２項に記載の電子
    回路部品。 ４　上記補強用バンプを複数個ずつ４隅に配設して成る
    ことを特徴とする特許請求の範囲第１項乃至第８項に記
    載の電子回路部品。
JP56152426A 1981-09-25 1981-09-25 電子回路部品の接続方法 Granted JPS5853837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56152426A JPS5853837A (ja) 1981-09-25 1981-09-25 電子回路部品の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56152426A JPS5853837A (ja) 1981-09-25 1981-09-25 電子回路部品の接続方法

Publications (2)

Publication Number Publication Date
JPS5853837A true JPS5853837A (ja) 1983-03-30
JPH0338737B2 JPH0338737B2 (ja) 1991-06-11

Family

ID=15540252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56152426A Granted JPS5853837A (ja) 1981-09-25 1981-09-25 電子回路部品の接続方法

Country Status (1)

Country Link
JP (1) JPS5853837A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
JPH08139299A (ja) * 1994-11-04 1996-05-31 Nec Corp ハイブリッド型赤外線センサ
US6061248A (en) * 1996-07-19 2000-05-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip-mounting board providing a high bonding strength with a semiconductor chip mounted thereon
EP1001462A3 (en) * 1998-11-10 2000-12-13 Nec Corporation Semiconductor device with connection terminals in the form of a grid array
US6316735B1 (en) 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
EP1223617A2 (en) * 2000-12-22 2002-07-17 Matsushita Electric Industrial Co., Ltd. Multichip module with a plurality of semiconductor chips mounted on a semiconductor substrate
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
JP2008112878A (ja) * 2006-10-31 2008-05-15 Seiko Instruments Inc 半導体装置
JP2009124099A (ja) * 2007-10-24 2009-06-04 Panasonic Corp 半導体チップの電極構造

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4992548A (ja) * 1973-01-10 1974-09-04

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4992548A (ja) * 1973-01-10 1974-09-04

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
JPH08139299A (ja) * 1994-11-04 1996-05-31 Nec Corp ハイブリッド型赤外線センサ
JP2827934B2 (ja) * 1994-11-04 1998-11-25 日本電気株式会社 ハイブリッド型赤外線センサ
US6787922B2 (en) 1996-07-19 2004-09-07 Matsushita Electric Industrial Co., Ltd. Semiconductor chip—mounting board
US6566165B1 (en) 1996-07-19 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor chip to a semiconductor chip-mounting board
US6061248A (en) * 1996-07-19 2000-05-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip-mounting board providing a high bonding strength with a semiconductor chip mounted thereon
US6316735B1 (en) 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
EP1001462A3 (en) * 1998-11-10 2000-12-13 Nec Corporation Semiconductor device with connection terminals in the form of a grid array
US6459161B1 (en) 1998-11-10 2002-10-01 Nec Corporation Semiconductor device with connection terminals in the form of a grid array
EP1223617A2 (en) * 2000-12-22 2002-07-17 Matsushita Electric Industrial Co., Ltd. Multichip module with a plurality of semiconductor chips mounted on a semiconductor substrate
EP1223617B1 (en) * 2000-12-22 2007-04-25 Matsushita Electric Industrial Co., Ltd. Multichip module with a plurality of semiconductor chips mounted on a semiconductor substrate
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
JP2008112878A (ja) * 2006-10-31 2008-05-15 Seiko Instruments Inc 半導体装置
JP2009124099A (ja) * 2007-10-24 2009-06-04 Panasonic Corp 半導体チップの電極構造

Also Published As

Publication number Publication date
JPH0338737B2 (ja) 1991-06-11

Similar Documents

Publication Publication Date Title
CN1882224B (zh) 配线基板及其制造方法
US5394300A (en) Thin multilayered IC memory card
US5825631A (en) Method for connecting two substrates in a thick film hybrid circuit
JP3223426B2 (ja) プリント回路板の多層モジュール構造
JPS5853837A (ja) 電子回路部品の接続方法
KR101407614B1 (ko) 인쇄회로기판, 반도체 패키지, 카드 및 시스템
US8546186B2 (en) Planar interconnect structure for hybrid circuits
JPS6386491A (ja) 金属コアプリント配線板
US6407927B1 (en) Method and structure to increase reliability of input/output connections in electrical devices
US6630628B2 (en) High-performance laminate for integrated circuit interconnection
JPH0239587A (ja) 高密度実装プリント板
JPS60160641A (ja) リ−ドレスパツケ−ジｉｃの基板実装方法
WO2023155040A1 (zh) 系统级封装器件、电子设备、系统级封装器件的制作方法
US6429049B1 (en) Laser method for forming vias
JP2693618B2 (ja) 電子回路基板
US7187065B2 (en) Semiconductor device and semiconductor device unit
JPS63126258A (ja) 半導体装置
JPH11176876A (ja) 半導体装置
JP2552514Y2 (ja) 混成集積回路
JPH05335747A (ja) セラミック多層基板
JPS6168871A (ja) フレキシブル印刷配線板
JPH08130361A (ja) プリント配線基板
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
JPS607118A (ja) コンデンサ
JP2532486Y2 (ja) 半導体装置