JPS5854692A - 電子回路部品の取付構造 - Google Patents
電子回路部品の取付構造Info
- Publication number
- JPS5854692A JPS5854692A JP15418781A JP15418781A JPS5854692A JP S5854692 A JPS5854692 A JP S5854692A JP 15418781 A JP15418781 A JP 15418781A JP 15418781 A JP15418781 A JP 15418781A JP S5854692 A JPS5854692 A JP S5854692A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bump
- electronic circuit
- lead
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＩＣチップ等の電子回路部品とめ副配線基板と
の取付構造に関する〇 一般に、上記印刷配線基板は柔軟性を有したいへん曲が
り易く、又熱に対して膨張・収縮し易いという性質があ
る。したがって、ＩＣチップの半田バンプと印刷配線基
板とをダイレクトポンディングした場合、ＩＣチップの
４隅のノ（ンプが破壊され易いという欠点がある。
の取付構造に関する〇 一般に、上記印刷配線基板は柔軟性を有したいへん曲が
り易く、又熱に対して膨張・収縮し易いという性質があ
る。したがって、ＩＣチップの半田バンプと印刷配線基
板とをダイレクトポンディングした場合、ＩＣチップの
４隅のノ（ンプが破壊され易いという欠点がある。
そこで、本件発明者は、ｒ−Ｉ Ｃチップの４隅に他の
回路用バンプとは別に大きめの補強用の）（ンブを形成
し、この補強用）（ンプと基板上に設けたリードバター
／とをボンディングすることで他の回路用バンプとリー
ドノ（ターンのボンディングを補強しうるように構成し
た電子回路部品」を提案した（第１図参照）０ しかしながら、半田バンプはその形成方法上、バンプの
形が大きくなるにつれてノ（ンプの高さも大きくなると
いう性質があるから、他の回路用）くンプと補強用バン
プはその高さにおいて高低差を有することになり、これ
をそのまま均−高さのリードパターンから成る基板にボ
ンディングすると、回路用バンプ（低いバンプ）とリー
ドノくターンとのボンディングが不充分で外れ易く、又
これを避、けるためにＩＣチップを押えつけるようにし
てボンディングすると補強用バンプ（高い）（ンプ）の
半田が余剰となって横方向に流れて隣りの端子に接触す
るという問題があった。
回路用バンプとは別に大きめの補強用の）（ンブを形成
し、この補強用）（ンプと基板上に設けたリードバター
／とをボンディングすることで他の回路用バンプとリー
ドノ（ターンのボンディングを補強しうるように構成し
た電子回路部品」を提案した（第１図参照）０ しかしながら、半田バンプはその形成方法上、バンプの
形が大きくなるにつれてノ（ンプの高さも大きくなると
いう性質があるから、他の回路用）くンプと補強用バン
プはその高さにおいて高低差を有することになり、これ
をそのまま均−高さのリードパターンから成る基板にボ
ンディングすると、回路用バンプ（低いバンプ）とリー
ドノくターンとのボンディングが不充分で外れ易く、又
これを避、けるためにＩＣチップを押えつけるようにし
てボンディングすると補強用バンプ（高い）（ンプ）の
半田が余剰となって横方向に流れて隣りの端子に接触す
るという問題があった。
本発明はこのような問題点に鑑み、ＩＣチップの各バン
プを基板の各対応のリードパターンに均一に且つ確実に
ポンディングして、取付部分の電気的信頼性を著しく向
上させることのできる電子回路部品の取付構造を提供す
るものである。
プを基板の各対応のリードパターンに均一に且つ確実に
ポンディングして、取付部分の電気的信頼性を著しく向
上させることのできる電子回路部品の取付構造を提供す
るものである。
以下図にもとづいて本発明の一実施例を詳細に説明する
。
。
第１図はＩＣチップのパシプを説明する図であり、図中
１はＩＣチップ本体、２は回路用のバンプ、３はＩＣチ
ップ本体の４隅に設けた補強用のバンプを示し、この４
隅のバンプ８は上記回路用バンプ２よりも大きく形成さ
れている。又、その性質上、回路用バンプ２よりも高く
形成されている。この補強用バンプ３は電気回路とは全
く無関係で補強用としてのみ別途設けられたもので、こ
のバンプ８は基板の専用のリードパターンに他のバンプ
と同様にポンディングされる。
１はＩＣチップ本体、２は回路用のバンプ、３はＩＣチ
ップ本体の４隅に設けた補強用のバンプを示し、この４
隅のバンプ８は上記回路用バンプ２よりも大きく形成さ
れている。又、その性質上、回路用バンプ２よりも高く
形成されている。この補強用バンプ３は電気回路とは全
く無関係で補強用としてのみ別途設けられたもので、こ
のバンプ８は基板の専用のリードパターンに他のバンプ
と同様にポンディングされる。
第２図はＩＣチップのバンプを基板のリードパターンに
ポンディングしたところを側面から見た図であり、この
図によると基板６上のリードパターンのうちＩＣチップ
１の補強用バング３に対応するリードパターン４が他の
回路用バンプ２に対応するリードパターン５よりも低く
形成されている。これは、ＩＣチップ１に於て、補強用
バンプ８が回路用バンプ２よシ予め高く形成されている
ためであるが、このように基板６上の各リードパターン
に対応するバンプの高さに応じて適宜高低差を付けるこ
とにより、ボンディング時各バンプとリードパターンと
の接触が全て均一となシ、これにより均一なポンディン
グ状態が得られる０第３図（ａ）〜（ｄ）は基板上のリ
ードパターンに高低差をつける手順を示す図であり、普
通２段階エツチングにて作成することができる。
ポンディングしたところを側面から見た図であり、この
図によると基板６上のリードパターンのうちＩＣチップ
１の補強用バング３に対応するリードパターン４が他の
回路用バンプ２に対応するリードパターン５よりも低く
形成されている。これは、ＩＣチップ１に於て、補強用
バンプ８が回路用バンプ２よシ予め高く形成されている
ためであるが、このように基板６上の各リードパターン
に対応するバンプの高さに応じて適宜高低差を付けるこ
とにより、ボンディング時各バンプとリードパターンと
の接触が全て均一となシ、これにより均一なポンディン
グ状態が得られる０第３図（ａ）〜（ｄ）は基板上のリ
ードパターンに高低差をつける手順を示す図であり、普
通２段階エツチングにて作成することができる。
即ち、まず基板６上に導体箔７を設け、リードパターン
とすべきところをエツチングレジスト８でマスクして均
一の高さのリードパターン４．５を作成する（同図（ａ
）、 （ｂ）参照）。
とすべきところをエツチングレジスト８でマスクして均
一の高さのリードパターン４．５を作成する（同図（ａ
）、 （ｂ）参照）。
次に、同図（ｃ）に示すように、パターンの高さを変−
Ｕい方のリードパターン５にエツチングレジスト９ｔ−
マスクし、又パターンの高さを低くする方のリードパタ
ーン４にはマスクをせずに今度はハーフエツチング処理
を行なう。この処理後レジスト・マスクを取り除くこと
により同図（ｄ）に示すようなリードパターン４，５に
高低差のある基板を作成することが出来る。
Ｕい方のリードパターン５にエツチングレジスト９ｔ−
マスクし、又パターンの高さを低くする方のリードパタ
ーン４にはマスクをせずに今度はハーフエツチング処理
を行なう。この処理後レジスト・マスクを取り除くこと
により同図（ｄ）に示すようなリードパターン４，５に
高低差のある基板を作成することが出来る。
以上のように、本発明によれば、電子回路部品の回路用
バンプ及び補強用バンプの高低に応じて基板上の各対応
のリードパターンに高低差を設け、ポンディングの際、
各バンプとリードパターンとが全て均一に接触しうるよ
うに構成したので、電子回路部品の各バングを基板の各
対応のリードパターンに均一に且つ確実にポンディング
して、取付部分の電気的信頼性を著しく向上させること
ができる。
バンプ及び補強用バンプの高低に応じて基板上の各対応
のリードパターンに高低差を設け、ポンディングの際、
各バンプとリードパターンとが全て均一に接触しうるよ
うに構成したので、電子回路部品の各バングを基板の各
対応のリードパターンに均一に且つ確実にポンディング
して、取付部分の電気的信頼性を著しく向上させること
ができる。
第１図はＩＣチップのバンプの様子を示す図、第２図は
ＩＣチップを基板にポンディングしたところを側面から
見た図、第８図（ａ）〜（ｄ）は基板上のリードパター
ンに高低差をつける手順を示す図である。 ｌはＩＣチップ、２は回路用バンプ、８は補強用バンプ
、４及び５はリードパターン、６は基板代理人 弁理士
福 士 愛 彦 第１図 ６ （０） （Ｃ） 第３ 第２＠ （ｂ） （ｄ） 図
ＩＣチップを基板にポンディングしたところを側面から
見た図、第８図（ａ）〜（ｄ）は基板上のリードパター
ンに高低差をつける手順を示す図である。 ｌはＩＣチップ、２は回路用バンプ、８は補強用バンプ
、４及び５はリードパターン、６は基板代理人 弁理士
福 士 愛 彦 第１図 ６ （０） （Ｃ） 第３ 第２＠ （ｂ） （ｄ） 図
Claims (1)
- １、回路用バンプ及びポンディング補強用バンプを備え
た電子回路部品を印刷配線基板のリードパターンにボン
ディングする際に、基板上の上記回路用バンプに対応す
るリードパターンと上記補強用バンプに対応するリード
パターンに適宜高低差を設け、対応する各バンプとリー
ドパターンが全て均一に接触した状態でボンディングし
うるように構成して成ることを特徴とする電子回路部品
の取付構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15418781A JPS5854692A (ja) | 1981-09-28 | 1981-09-28 | 電子回路部品の取付構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15418781A JPS5854692A (ja) | 1981-09-28 | 1981-09-28 | 電子回路部品の取付構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854692A true JPS5854692A (ja) | 1983-03-31 |
Family
ID=15578734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15418781A Pending JPS5854692A (ja) | 1981-09-28 | 1981-09-28 | 電子回路部品の取付構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854692A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124149U (ja) * | 1984-01-31 | 1985-08-21 | パイオニア株式会社 | ステレオ受信機 |
-
1981
- 1981-09-28 JP JP15418781A patent/JPS5854692A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124149U (ja) * | 1984-01-31 | 1985-08-21 | パイオニア株式会社 | ステレオ受信機 |
| JPH048680Y2 (ja) * | 1984-01-31 | 1992-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0955399A (ja) | 半導体パッケージ及びその実装方法 | |
| JPH0338737B2 (ja) | ||
| JPS5854692A (ja) | 電子回路部品の取付構造 | |
| JPH0697307A (ja) | 半導体集積回路装置 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP2866465B2 (ja) | 電子部品 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JPH0517709B2 (ja) | ||
| JPH11163197A (ja) | 半導体実装用基板 | |
| JP2001267452A (ja) | 半導体装置 | |
| JP2002026239A (ja) | 半導体装置およびその製造方法 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JPS607118A (ja) | コンデンサ | |
| JP3103741B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| KR960002091B1 (ko) | 반도체 패키지 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPH04167584A (ja) | 印刷配線板 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JPS6272133A (ja) | チツプキヤリア | |
| JPS63119288A (ja) | 回路基板 | |
| JPH05211380A (ja) | 電子部品の実装構造 |