DE102005037321B4 - Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger - Google Patents

Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger Download PDF

Info

Publication number
DE102005037321B4
DE102005037321B4 DE102005037321A DE102005037321A DE102005037321B4 DE 102005037321 B4 DE102005037321 B4 DE 102005037321B4 DE 102005037321 A DE102005037321 A DE 102005037321A DE 102005037321 A DE102005037321 A DE 102005037321A DE 102005037321 B4 DE102005037321 B4 DE 102005037321B4
Authority
DE
Germany
Prior art keywords
circuit carrier
semiconductor
electrically conductive
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005037321A
Other languages
English (en)
Other versions
DE102005037321A1 (de
Inventor
Dr. Mahler Joachim
Dr. Haimerl Alfred
Dr. Schober Wolfgang
Dipl.-Ing. Bauer Michael
Dr. Kessler Angela
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005037321A priority Critical patent/DE102005037321B4/de
Priority to US11/498,253 priority patent/US7443019B2/en
Publication of DE102005037321A1 publication Critical patent/DE102005037321A1/de
Application granted granted Critical
Publication of DE102005037321B4 publication Critical patent/DE102005037321B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Verfahren zur Herstellung von Halbleiterbauteilen (1) mit Leiterbahnen (4) zwischen Halbleiterchips (5) und einem Schaltungsträger (6) mit mehreren Halbleiterbauteilpositionen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Schaltungsträgers (6) mit mehreren Halbleiterbauteilpositionen und Kontaktanschlussflächen (9), sowie mit Chipkontaktflächen (17); – Aufbringen von Halbleiterchips (5) mit ihren Rückseiten (18) auf die Chipkontaktflächen (17) in den Halbleiterbauteilpositionen; – Aufbringen von Leiterbahnen (4) aus elektrisch leitendem Polymer, die sich von Kontaktflächen (7) auf der Oberseite (8) des Halbleiterchips (5) bis zu Kontaktanschlussflächen (9) auf dem Schaltungsträger (6) erstrecken, wobei die Leiterbahnen (4) zweilagig aufgebracht werden, wobei eine untere Lage (21) nach dem Aufbringen durch thermische Behandlung und/oder Strahlungsbehandlung zu einer Isolationslage deaktiviert wird, die dann als Stütz- oder Überbrückungslage für eine obere Lage (22) aus dem gleichen elektrisch leitenden Polymer dient, welche anschließend aufgebracht und zu Leiterbahnen (4) strukturiert wird, wobei Kontaktanschlussflächen (9) sowie Kontaktflächen (7) von dem nichtleitenden Polymer freigehalten sind; – Einbetten des Halbleiterchips (5), der Leiterbahnen (4) und teilweise des Schaltungsträgers (6) in eine Kunststoffgehäusemasse (19).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger. Bisher werden derartige Leiterbahnen lediglich bis an den Rand des Halbleiterchips herangeführt oder erstrecken sich zu einem zentralen Bondkanal eines Halbleiterchips, wobei das freie Ende derartiger Leiterbahnen in Kontaktflächen übergeht, die dann über Verbindungselemente, wie Bonddrähte, mit entsprechenden Kontaktanschlussflächen auf dem Schaltungsträger verbunden sind. Durch die Bonddrähte wird der Übergang von der Oberfläche des Halbleiterchips zu den Kontaktanschlussflächen auf dem Schaltungsträger bisher überbrückt.
  • Diese Überbrückung erfordert nachteilig eine aufwändige Bondtechnologie, um die Bonddrähte sowohl auf den Kontaktflächen als auch auf den Kontaktanschlussflächen zu fixieren. Außerdem haben diese Verbindungselemente den Nachteil, dass bei der Einbettung des Halbleiterchips sowie von Teilen des Schaltungsträgers in eine Kunststoffgehäusemasse ein Verwehen der Bonddrähte auftreten kann, so dass das gehäuste Halbleiterbauteil nicht funktionsfähig ist. Ein weiterer Nachteil bei der Bondtechnik besteht darin, dass diese Verbindungstechnik eine serielle Fertigungsweise erfordert und damit kosten- und zeitaufwändig ist. Schließlich können nachteilig bei thermischer Belastung des Halbleiterbauteils die Fixpunkte zwischen Bonddrähten aus Gold und/oder Aluminium mit den Kontaktanschlussflächen bzw. den Kontaktflächen beschädigt werden, so dass ein derartiges Halbleiterbauteil bei extremer Temperaturbelastung im Betrieb versagen kann.
  • Um diese Nachteile zu überwinden, ist eine Fertigungslösung bekannt, bei der auf den Halbleiterchips unmittelbar Flip-chip-Kontakte angeordnet werden, die dann auf entsprechenden Leiterbahnen eines Schaltungsträgers fixiert werden. Jedoch auch diese Lösung hat Nachteile, da bei größer werdenden Halbleiterchips eine hohe Scherspannungsbelastung der Fixpunkte zwischen Flipchip-Kontakten und Kontaktanschlussflächen des Schaltungsträgers auftreten, so dass auch hier eine Beschädigung der Fixpunkte zwischen Flipchip-Kontakt und Kontaktanschlussflächen mit Leiterbahnen auf dem Schaltungsträger auftreten können.
  • Aus der JP 01196844 A ist der Einsatz eines elektrisch leitfähigen Polymers für Flip-Chip-Kontakte bekannt.
  • Die US 2004/0227238 A1 offenbart das Strahldrucken einer Dispersion mit elektrisch leitenden Partikeln zur Herstellung von Verdrahtungsstrukturen in einem Halbleiterbauteil.
  • Die DE 103 08 928 A1 , die DE 103 35 155 A1 und die US 2005/0026414 A1 offenbaren mehrlagige Verdrahtungsstrukturen, die Lagen aus elektrisch leitfähigen Polymeren aufweisen.
  • Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger anzugeben, bei dem weder Bonddrähte noch Flipchip-Kontakte benötigt werden, um eine zuverlässige Verbindung zwischen dem Halbleiterchip und dem Schaltungsträger zu ermöglichen.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger mit mehreren Halbleiterbauteilpositionen angegeben, wobei das Verfahren folgende Verfahrensschritte aufweist:
    • – Herstellen eines Schaltungsträgers mit mehreren Halbleiterbauteilpositionen und Kontaktanschlussflächen sowie mit Chipkontaktflächen;
    • – Aufbringen von Halbleiterchips mit ihren Rückseiten auf die Chipkontaktflächen in den Halbleiterbauteilpositionen;
    • – Aufbringen von Leiterbahnen aus elektrisch leitendem Polymer, die sich von Kontaktflächen auf der Oberseite des Halbleiterchips bis zu Kontaktanschlussflächen auf dem Schaltungsträger erstrecken, wobei die Leiterbahnen zweilagig aufgebracht werden, wobei eine untere Lage nach dem Aufbringen durch thermische Behandlung und/oder Strahlungsbehandlung zu einer Isolationslage deaktiviert wird, die dann als Stütz- oder Überbrückungslage für eine obere Lage aus dem gleichen elektrisch leitenden Polymer dient, welche anschließend aufgebracht und zu Leiterbahnen strukturiert wird, wobei Kontaktanschlussflächen sowie Kontaktflächen von dem nichtleitenden Polymer freigehalten sind;
    • – Einbetten des Halbleiterchips, der Leiterbahnen und teilweise des Schaltungsträgers in eine Kunststoffgehäusemasse.
  • Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren angegeben zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger mit mehreren Halbleiterbauteilpositionen, wobei das Verfahren folgende Verfahrensschritte aufweist:
    • – Herstellen eines Schaltungsträgers mit mehreren Halbleiterbauteilpositionen und Kontaktanschlussflächen, sowie mit Chipkontaktflächen;
    • – Aufbringen von Halbleiterchips mit ihren Rückseiten auf die Chipkontaktflächen in den Halbleiterbauteilpositionen;
    • – Aufbringen von Leiterbahnen, die sich von Kontaktflächen auf der Oberseite des Halbleiterchips bis zu Kontaktanschlussflächen auf dem Schaltungsträger erstrecken, wobei die Leiterbahnen zweilagig aufgebracht werden, wobei auf einer unteren Lage aus elektrisch leitendem Polymer eine obere Lage aus einem Metall abgeschieden wird, wobei Kontaktanschlussflächen sowie Kontaktflächen von dem Polymer freigehalten sind;
    • – Deaktivieren der elektrisch leitenden Eigenschaft der unteren Lage nach Abscheiden der metallischen oberen Lage durch eine thermische Behandlung;
    • – Einbetten des Halbleiterchips, der Leiterbahnen und teilweise des Schaltungsträgers in eine Kunststoffgehäusemasse.
  • Damit wird ein Halbleiterbauteil mit Halbleiterbahnen zwischen einem Halbleiterchip und einem Schaltungsträger geschaffen, wobei sich die Leiterbahnen von Kontaktflächen auf der Oberseite des Halbleiterchips zu Kontaktanschlussflächen auf dem Schaltungsträger erstrecken und die Leiterbahnen ein elektrisch leitendes Polymer aufweisen können.
  • Ein derartiges Halbleiterbauteil hat den Vorteil, dass sich Leiterbahnen aus einem elektrisch leitenden Polymer an die unterschiedlichen Konturen von Schaltungsträger und Halbleiterchip anpassen und diesen Konturen sowohl horizontal als auch vertikal folgen können, so dass sie sowohl auf der Oberseite als auch auf den Randseiten des Halbleiterchips und entsprechend auf der Oberseite des Schaltungsträgers geführt werden können.
  • Da sich das elektrisch leitende Polymer an die vorgegebenen Konturen angleichen kann, werden die daraus bestehenden Leiterbahnen durch die Konturen von Halbleiterchip und Schaltungsträger gestützt. Durch die Nachgiebigkeit derartiger elektrisch leitender Polymere besteht auch keinerlei Gefahr, dass auftretende Scherspannungen zwischen Schaltungsträger und Halbleiterchip die Leiterbahnen unterbrechen könnten. Vielmehr sorgt die Nachgiebigkeit derartiger elektrisch leitender Polymere dafür, dass derartige Spannungen in dem Polymer abgebaut werden und sich nicht in Form von Rissen der Leiterbahnen auswirken. Mit derartigen Leiterbahnen wird somit die Zuverlässigkeit der Halbleiterbauelemente auch bei hoher thermischer Belastung gewährleistet.
  • In einer Ausführungsform der Erfindung weisen die Leiterbahnen eine Lage mit einem elektrisch nicht leitenden Polymer und eine Lage mit einem elektrisch leitenden Polymer auf. Eine mehrlagige Leiterbahn hat den Vorteil, dass eine Stütz- und Isolationsfunktion von einem nicht elektrisch leitenden Polymer übernommen werden kann und die eigentliche Verbindungsfunktion von einer Lage, die elektrisch leitende Polymere aufweist, übernommen wird. Dabei können die Leiterbahnlagen aus gleichem elektrisch leitendem Polymer aufgebaut sein, wobei jedoch die elektrisch leitende Eigenschaft der stützenden und isolierenden Lage durch thermische Behandlung und/oder Strahlungsbehandlung deaktiviert ist.
  • Die nicht elektrisch leitende Lage der Leiterbahn kann neben einer Stützfunktion auch eine Überbrückungsfunktion übernehmen, wobei kürzere Abstände zwischen Schaltungsträger und Halbleiterbauteil überbrückt werden. Andererseits kann die elektrisch leitende Lage anstelle eines elektrisch leitenden Polymers auch eine metallisch leitende Lage aufweisen, indem auf der unteren Lage eine Metalllage abgeschieden wird. Somit ergibt sich eine oberste Lage der Leiterbahnen, die entweder ein elektrisch leitendes Polymer und/oder ein Metall, vorzugsweise Gold, Silber, Kupfer, Aluminium, und/oder Legierungen derselben aufweist.
  • Als elektrisch leitendes Polymer weisen die Leiterbahnen vorzugsweise Polybenzimidazol und/oder Polyphenylsulfid und/oder Polysulfonen und/oder Polysulfonphenylsulfid auf.
  • Das Verfahren hat den Vorteil, dass elektrische Verbindungen zwischen Kontaktflächen eines Halbleiterchips und Kontaktanschlussflächen eines Schaltungsträgers nicht mehr seriell gebondet werden müssen, sondern dass in einer Parallelfertigung gleichzeitig eine Vielzahl von Leiterbahnen zwischen den Kontaktflächen der Halbleiterchips und Kontaktanschlussflächen des Schaltungsträgers hergestellt werden können. Darüber hinaus entstehen mit diesem Verfahren Leiterbahnen, die eine hohe Nachgiebigkeit aufweisen, so dass Scherspannungen zwischen Halbleiterchip und Schaltungsträger sich nicht auf die Zuverlässigkeit der Verbindungen über die erfindungsgemäßen Leiterbahnen auswirken.
  • In einem Durchführungsbeispiel des Verfahrens werden auf den selektiv aufgebrachten Leiterbahnen aus elektrisch leitenden Polymeren zusätzlich Metalllagen stromlos abgeschieden. Für eine derartige stromlose chemische Abscheidung aus entsprechenden Metallsalzlösungen ergibt sich der Vorteil, dass eine Maskierung nicht erforderlich ist, sondern sich die Metallionen von dem Säurerest vorzugsweise auf den elektrisch leitenden Polymeren trennen, so dass mit Hilfe der chemischen Abscheidung die elektrische Leitfähigkeit der Leiterbahnen weiter erhöht werden kann.
  • In einem weiteren Durchführungsbeispiel des Verfahrens wird das elektrisch leitende Polymer als Folie auf den Halbleiterchip und den Schaltungsträger auflaminiert und anschließend wird diese Folie mittels Laserablation zu Leiterbahnen strukturiert. Die Strukturierung durch einen Laserschreibstrahl ist zwar wiederum ein serieller Prozess, jedoch kann dieser Prozess weitgehend programmiert ablaufen und damit automatisiert werden. Außerdem ist es möglich, die Polymerfolie mit Hilfe einer photolithographischen Maske zu strukturieren und die ungeschützten Bereiche des elektrisch leitenden Polymers der Folie entweder zu veraschen oder herauszulösen.
  • Bei einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens wird eine Lösung mit dem elektrisch leitenden Polymer angesetzt und auf den Halbleiterchip und den Schaltungsträger aufgesprüht, so dass nach einem Vorhärten die aufgesprühte Schicht photolithographisch zu Leiterbahnen strukturiert werden kann. Weiterhin ist es möglich, das elektrisch leitende Polymer in einen schmelzflüssigen Zustand zu versetzen und auf den Halbleiterchip und den Schaltungsträger aufzubringen, so dass nach Abkühlung photolithographisch Leiterbahnen strukturiert werden können.
  • Prinzipiell ist auch eine galvanische Abscheidung von metallischen Leiterbahnen auf einer Basisschicht aus elektrisch leitenden Polymeren durchführbar. Dazu weist die Schicht aus elektrisch leitenden Polymeren eine minimale Dicke auf, wobei anschließend die galvanisch nicht zu beschichtenden Bereiche mit einer Isolationsschicht abgedeckt werden. Schließlich können metallische Leiterbahnen auf den frei gebliebenen Bereichen in einem Galvanikbad galvanisch abgeschieden werden. Anschließend können die Isolationsschicht und die darunter angeordnete Basisschicht vorzugsweise durch Plasmaveraschung entfernt werden. Auch bei dieser Verfahrensvariante können eine Vielzahl von Leiterbahnen gleichzeitig und parallel hergestellt werden. Andere Verfahrensvarianten sehen vor, dass die Leiterbahnen aus elektrisch leitenden Polymeren mittels Flüssigstrahldruck, Schablonendruck oder Siebdruck selektiv aufgebracht werden.
  • In einer Variante des Verfahrens werden die Leiterbahnen zweilagig aus dem gleichen elektrisch leitenden Polymer hergestellt, indem eine untere Lage nach dem Aufbringen elektrisch zu einer Isolationslage deaktiviert wird, die dann als Stütz- oder Überbrückungslage für eine obere Lage aus elektrisch leitenden Polymeren dient. Die aktive elektrisch leitende Lage aus Polymeren wird anschließend aufgebracht und zu Leiterbahnen strukturiert. Dieses Verfahren hat den Vorteil, dass durch die elektrische Deaktivierung eine allseits wirksame Isolationsschicht für die Halbleiterchips und für den Schaltungsträger unter Freilassen von Kontaktanschlussflächen und Kontaktflächen bereitgestellt wird, so dass beim selektiven Aufbringen der Leiterbahnen unbeabsichtigte Kurzschlüsse vermieden werden.
  • Zusammenfassend ist festzustellen, dass durch das selektive Aufbringen eines elektrisch leitfähigen Polymers die bisher verwendeten Bonddrähte überflüssig werden. Das Polymer übernimmt die Funktion der Anschlussdrähte. Die Elastizität dieser Verbindung erhöht deutlich die Stabilität gegen Stressbelastungen. Weiterhin kann auf das selektiv aufgebrachte elektrisch leitfähige Polymer elektrolytisch oder chemisch Gold oder ein anderes Metall als elektrische Anschlussverbindung in Form von Leiterbahnen abgeschieden werden. Dabei wachsen in einem elektrischen Feld aus den Metallsalzen die elektrischen Verbindungspfade vom Chip zur Peripherie auf. Insbesondere bei einer hohen Anzahl von E/A-Verbindungen weist eine derartige Verbindungstechnologie, bei der alle Anschlüsse prinzipiell in einem Fertigungsschritt auf dem Chip aufgebracht werden, deutliche Vorteile gegenüber den herkömmlichen Bonddrahtprozessen auf.
  • Weitere Vorteile bestehen darin, dass:
    • 1. durch einen Photoprozess oder eine Laserstrukturierung sehr kleine Strukturen auf dem Chip realisierbar sind;
    • 2. die ganze Chipoberfläche als Anschlussfläche genutzt werden kann;
    • 3. die Anschlussbereiche auf dem Halbleiterchip mechanisch nicht belastet werden.
  • Durch Auflaminieren oder Aufdrucken mit einer anschließenden selektiven Ablation, vorzugsweise durch einen Laserprozess, oder durch Strukturierung durch einen Photoprozess eines elektrisch leitfähigen Polymers auf dem Chip, der bereits auf dem Schaltungsträger montiert ist, können auf preiswerte Weise elektrische Kontaktflächen auf dem Halbleiterchip mit der Peripherie auf einem Schaltungsträger verbunden werden. Diese Polymerverbindungen oder Leiterbahnen übernehmen somit selbst die Funktionen der Bonddrähte bzw. der Lotkontakte bei Flip-chip-Systemen.
  • Eine weitere Möglichkeit elektrisch leitfähige Polymere als Verbindungsmaterial einzusetzen, besteht darin, auf Polymeren selbst chemisch oder elektrolytisch Metalle wie Gold oder Aluminium für die elektrischen Verbindungen abzuscheiden. Damit weisen die Verbindungen keine Schleifenform mehr auf, wie sie bei Drähten auftreten, und sind somit wesentlich weniger stressanfällig. Darüber hinaus haben diese Polymere den Vorteil, dass sie ausgehend sowohl von einer Lösung als auch von einer Schmelze gut verarbeitbar sind und eine hohe Temperaturstabilität von über 250°C aufweisen, sowie eine akzeptable spezifische Leitfähigkeit besitzen.
  • Als Leiterbahnvariation kann das nachfolgende System realisiert werden: Das Leitfähigkeitspolymer kann so dotiert werden, dass für spezielle Anwendungen nach Abscheiden der metallischen Leiterbahnen auf dem Polymer durch eine erhöhte Temperatur die Dotierung deaktiviert wird und damit das Polymer seine intrinsische elektrische Leitfähigkeit verliert.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß einer ersten Ausführungsform der Erfindung;
  • 2 zeigt eine schematische, perspektivische Ansicht des Halbleiterbauteils gemäß 1;
  • 3 zeigt eine schematische, perspektivische Ansicht eines Halbleiterbauteils gemäß eines nicht zur Erfindung gehörenden Beispiels;
  • 4 zeigt einen schematischen Querschnitt durch einen Schaltungsträger nach Aufbringen eines Halbleiterchips auf eine Chipkontaktfläche;
  • 5 zeigt einen schematischen Querschnitt durch den Schaltungsträger der 4 nach Aufbringen eines elektrisch isolierenden Polymers;
  • 6 zeigt einen schematischen Querschnitt durch den Schaltungsträger gemäß 4 nach Aufbringen von Leiterbahnen eines elektrisch leitenden Polymers;
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer zweiten Ausführungsform der Erfindung;
  • 8 zeigt eine schematische, perspektivische Ansicht des Halbleiterbauteils gemäß 7.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1 gemäß einer ersten Ausführungsform der Erfindung. Das Halbleiterbauteil 1 weist einen Halbleiterchip 5 auf, der mit seiner Rückseite auf einer Chipkontaktfläche 17 eines Schaltungsträgers 6 angeordnet ist. In dieser Ausführungsform der Erfindung besteht der Schaltungsträger aus einem Flachleiterrahmen, von dem bei diesem Halbleiterbauteil 1 Außenflachleiter 23, Innenflachleiter 24 und eine Halbleiterchip-Insel 25 mit der Chipkontaktfläche 17 zu sehen sind. Während die Halbleiterchip-Insel 25 über die Chipkontaktfläche direkt mit der Rückseite 18 des Halbleiterchips 5 stoffschlüssig über eine entsprechende Lot- oder Klebstoffschicht 26 verbunden ist, sind die Innenflachleiter 24 mit ihren Kontaktanschlussflächen 9 über mehrlagige Leiterbahnen 4 mit entsprechenden Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 5 elektrisch verbunden.
  • In dieser Ausführungsform der Erfindung wird eine Lage 11, die ein elektrisch leitendes Polymer aufweist, von einer elektrisch nicht leitenden Lage 10 gestützt, die gleichzeitig einen freiliegenden Abstand 16 zwischen dem Innenflachleiter 24 und der Halbleiterchip-Insel 25 überbrückt. Die elektrisch nicht leitende Überbrückungs- bzw. Stützlage der Leiterbahnen 4 weist ein Polymer auf, dessen elektrisch leitende Eigenschaft durch thermische Behandlung bzw. durch eine Bestrahlungsbehandlung deaktiviert ist, und als untere Lage 21 direkt auf der Kontur 14 des Schaltungsträgers sowie auf der Kontur 13 des Halbleiterchips 5 unter Freilassung der Kontaktanschlussflächen 9 sowie der Kontaktflächen 7 angeordnet ist. Die elektrische Verbindung zwischen den Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 5 und den Kontaktanschlussflächen 9 auf der Oberseite der Innenflachleiter 24 übernimmt eine obere Lage 22, welche das elektrisch leitende Polymer aufweist und nicht deaktiviert ist.
  • Derartige elektrisch leitende Polymere sind bevorzugt aus der Gruppe Polybenzimidazol und/oder Polyphenylsulfid und/oder Polysulfonen und/oder Polysulfonphenylsulfid ausgewählt, da diese Substanzen eine für Polymere hohe elektrische Leitfähigkeit aufweisen. Reicht diese elektrische Leitfähigkeit nicht aus, um sicher die Strombelastung der Leiterbahnen unbeschadet zu übernehmen, so kann als obere oder oberste Leiterbahnlage auf den elektrisch leitenden Polymeren eine metallische Lage abgeschieden werden, die vorzugsweise Gold, Silber, Kupfer, Aluminium oder Legierungen derselben aufweist.
  • Neben dem Effekt, dass mit derartigen Leiterbahnen eine stabile und von der Kontur des Halbleiterchips bzw. des Schaltungsträgers mechanisch gestützte Anordnung von Leiterbahnen möglich ist, ergibt sich ein weiterer Vorteil gegenüber der Bonddraht-Technologie, nämlich dass die Induktivität derartiger Leiterbahnen gegenüber Bonddrahtkonstruktionen vermindert ist. Somit wird das Einkoppeln von Störfeldern zusätzlich erschwert. Die Innenflachleiter 24, die Halbleiterchip-Insel 25 und der Halbleiterchip 5 mit seinen Leiterbahnen 4 sind in eine Kunststoffgehäusemasse 19 eingebettet, wobei die Adhäsion der Kunststoffgehäusemasse zu den oberen Lagen 22 der Leiterbahnen 4 besonders intensiv und sicher ist, wenn diese Leiterbahnlagen als oberste Schicht 20 ein elektrisch leitendes Polymer und keine metallische Lage aufweisen.
  • 2 zeigt eine schematische perspektivische Ansicht des Halbleiterbauteils 1 gemäß 1. Diese schematische Ansicht zeigt wiederum eine Leiterbahn 4 aus einer Stützlage 10 aus nicht elektrisch leitendem Material und eine darauf angeordnete Lage 11 aus elektrisch leitenden Polymeren. In dieser perspektivischen Abbildung ist lediglich eine Leiterbahn 4 schematisch dargestellt und ihre perfekte Anpassung an die Kontur 13 des Halbleiterchips 5 sowie an die Kontur 14 des Schaltungsträgers 6 gezeigt, wobei wiederum ein Abstand 16 durch die untere Lage 21 als isolierende Stützschicht zu überbrücken ist. In Wirklichkeit erstrecken sich von dem Halbleiterchip 5 zu den einzelnen Innenflachleitern 24 eine Vielzahl von Leiterbahnen 4, die bei herkömmlichen Technologien bisher durch ein Drahtbonden realisiert werden.
  • 3 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteils 2 gemäß eines nicht zur Erfindung gehörenden Beispiels. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Der Unterschied dieses Beispiels zu der in 1 und 2 gezeigten ersten Ausführungsform der Erfindung besteht darin, dass die Leiterbahn 4 einlagig ausgebildet ist, was voraussetzt, dass die gesamte Kontur 13 des Halbleiterchips 5 und die Kontur 14 des Schaltungsträgers 6 sowie der zum Schaltungsträger 6 gehörende Innenflachleiter 24 bereits Isolationsschichten unter Freilassung von Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 5, sowie unter Freilassung von Kontaktanschlussflächen 9 auf der Oberseite der Innenflachleiter 24 aufweist.
  • In diesem Fall kann auf eine isolierende untere Schicht, wie sie noch in 1 und 2 gezeigt wird, verzichtet werden, und gleichzeitig können die Leiterbahnen 4 vollständig der Kontur der Halbleiterchips 5 und des Schaltungsträgers 6 angepasst werden. Eine Trägerplatte 27 zur Überbrückung 15 des Abstandes 16 kann nach Fertigstellung der Leiterbahnen 4 entfernt werden oder als Wärmesenke für das Halbleiterbauteil vorgesehen werden. Auch in 3 ist nur eine einzige Leiterbahn gezeigt, jedoch weist ein derartiges Halbleiterbauteil 2 eine Vielzahl von Leiterbahnen 4 auf, welche die Kontaktflächen 7 des Halbleiterchips 5 mit Kontaktanschlussflächen 9 auf den Innenflachleitern 24 verbinden.
  • Die 4 bis 6 zeigen schematische Querschnitte durch Komponenten beim Herstellen eines Halbleiterbauteils 1 mit Leiterbahnen 4, die elektrisch leitende Polymere aufweisen.
  • 4 zeigt einen schematischen Querschnitt durch einen Schaltungsträger 6 nach Aufbringen eines Halbleiterchips 5 auf eine Chipkontaktfläche 17. Die stoffschlüssige Verbindung zwischen der Chipkontaktfläche 17 und der Rückseite 18 des Halbleiterchips 5 wird durch eine Lot- oder Klebstoffschicht 26 erreicht. Der Halbleiterchip 5 weist auf seiner Oberseite 8 Kontaktflächen 7 auf, die mit entsprechenden Kontaktanschlussflächen 9 auf dem Schaltungsträger 6 über entsprechende Verbindungselemente zu verbinden sind.
  • 5 zeigt einen schematischen Querschnitt durch den Schaltungsträger 6 der 4 nach Aufbringen eines elektrisch isolierenden Polymers. Dieses elektrisch isolierende Polymer wird als untere Lage 21 auf den Schaltungsträger 6 und auf den Halbleiterchip 5 auflaminiert. Dabei entstehen Überbrückungen 15 der frei liegenden Abstände 16 zwischen der Halbleiterchip-Insel 25, die den Halbleiterchip 5 trägt, und den Innenflachleitern 24. Die Kontaktanschlussflächen 9 auf den Innenflachleitern 24 und die Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 5 bleiben von der Beschichtung frei. Das Material dieser elektrisch nicht leitenden Lage 10 ist ein elektrisch leitendes Polymer, das anschließend durch thermische Behandlung oder Bestrahlungsbehandlung deaktiviert ist.
  • 6 zeigt einen schematischen Querschnitt durch den Schaltungsträger 6 gemäß 4 nach Aufbringen von Leiterbahnen 4, die ein elektrisch leitendes Polymer aufweisen. In dieser Ausführungsform der Erfindung wurde die untere Lage 21 nicht strukturiert, sondern erst die obere Lage 22 wurde in einzelne Leiterbahnen 4 strukturiert. Anstelle einer entsprechend dicken elektrisch leitenden Lage 11 aus elektrisch leitenden Polymeren kann auch zunächst eine dünne strukturierte Leiterbahnlage 4 aus elektrisch leitenden Polymeren abgeschieden werden und anschließend kann diese elektrisch leitende Polymerlage durch chemische Abscheidung von Metallen zu einer Metalllage 20 aus einer Salzschmelze zu niederohmigen Leiterbahnen 4 verstärkt werden. Außerdem ist es auch möglich, eine oberste Lage 12 mittels galvanischer Abscheidung als niederohmige Leiterbahn 4 auf einer Basislage aus elektrisch leitenden Polymeren abzuscheiden.
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 3 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Diese zweite Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen dadurch, dass anstelle eines Flachleiterrahmens ein Verdrahtungssubstrat 28 als Schaltungsträger 6 eingesetzt wird. Das Verdrahtungssubstrat 28 weist in dieser Ausführungsform der Erfindung eine Unterseite 29 und eine Oberseite 30 auf. Auf der Oberseite 30 ist die Chipkontaktfläche 17 angeordnet, auf der der Halbleiterchip 5 fixiert ist, und rund um den Halbleiterchip 5 sind die Kontaktanschlussflächen 9 angeordnet. Diese Kontaktanschlussflächen 9 stehen über Durchkontakte 34 mit Außenkontaktflächen 33 auf der Unterseite 29 des Halbleiterchips 5 elektrisch in Verbindung. Diese Außenkontaktflächen 33 sind für Außenkontakte 31 vorgesehen, die hier mit strichpunktierten Linien als Lotbälle gezeigt werden.
  • Eine Lötstopplackschicht 32 auf der Unterseite 29 des Verdrahtungssubstrats 28 als Schaltungsträger 6 verhindert, dass sich das Lotmaterial der Außenkontakte 31 auf der Unterseite 29 des Schaltungsträgers 6 bei einer Oberflächenmontage auf einer übergeordneten Schaltungsplatine ausbreitet. Die erfindungsgemäßen Leiterbahnen 4, die ein elektrisch leitendes Polymer aufweisen, sind an die Kontur 13 des Halbleiterchips und an die Kontur 14 des Schaltungsträgers 6 derart angepasst, dass sie sich von den Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 5 bis zu den Kontaktanschlussflächen 9 auf dem Verdrahtungssubstrat 29 erstrecken. Die Oberseite 30 des Verdrahtungssubstrats 28 ist mit einer Kunststoffgehäusemasse 19 bedeckt, welche die Leiterbahnen 4 und den Halbleiterchip 5 einbettet.
  • 8 zeigt eine schematische perspektivische Ansicht des Halbleiterbauteils 3 gemäß 7 ohne die in 7 durch eine strichpunktierte Linie angedeutete Kunststoffgehäusemasse. Außerdem zeigt 8 nur schematisch drei von einer Vielzahl von Leiterbahnen 4, die sich von der Oberseite 8 des Halbleiterchips 5 über die Randseiten 35 zu der Oberseite 30 des Schaltungsträgers 6 konturgetreu erstrecken. Mit diesen Leiterbahnen 4, welche elektrisch leitende Polymere aufweisen, werden die Kontaktflächen 7 auf der Oberseite 8 des Halbleiterchips 5 mit den Kontaktanschlussflächen 9 auf der Oberseite 30 des Verdrahtungssubstrats 28 verbunden.

Claims (10)

  1. Verfahren zur Herstellung von Halbleiterbauteilen (1) mit Leiterbahnen (4) zwischen Halbleiterchips (5) und einem Schaltungsträger (6) mit mehreren Halbleiterbauteilpositionen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Schaltungsträgers (6) mit mehreren Halbleiterbauteilpositionen und Kontaktanschlussflächen (9), sowie mit Chipkontaktflächen (17); – Aufbringen von Halbleiterchips (5) mit ihren Rückseiten (18) auf die Chipkontaktflächen (17) in den Halbleiterbauteilpositionen; – Aufbringen von Leiterbahnen (4) aus elektrisch leitendem Polymer, die sich von Kontaktflächen (7) auf der Oberseite (8) des Halbleiterchips (5) bis zu Kontaktanschlussflächen (9) auf dem Schaltungsträger (6) erstrecken, wobei die Leiterbahnen (4) zweilagig aufgebracht werden, wobei eine untere Lage (21) nach dem Aufbringen durch thermische Behandlung und/oder Strahlungsbehandlung zu einer Isolationslage deaktiviert wird, die dann als Stütz- oder Überbrückungslage für eine obere Lage (22) aus dem gleichen elektrisch leitenden Polymer dient, welche anschließend aufgebracht und zu Leiterbahnen (4) strukturiert wird, wobei Kontaktanschlussflächen (9) sowie Kontaktflächen (7) von dem nichtleitenden Polymer freigehalten sind; – Einbetten des Halbleiterchips (5), der Leiterbahnen (4) und teilweise des Schaltungsträgers (6) in eine Kunststoffgehäusemasse (19).
  2. Verfahren zur Herstellung von Halbleiterbauteilen (1) mit Leiterbahnen (4) zwischen Halbleiterchips (5) und einem Schaltungsträger (6) mit mehreren Halbleiterbauteilpositionen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Schaltungsträgers (6) mit mehreren Halbleiterbauteilpositionen und Kontaktanschlussflächen (9), sowie mit Chipkontaktflächen (17); – Aufbringen von Halbleiterchips (5) mit ihren Rückseiten (18) auf die Chipkontaktflächen (17) in den Halbleiterbauteilpositionen; – Aufbringen von Leiterbahnen (4), die sich von Kontaktflächen (7) auf der Oberseite (8) des Halbleiterchips (5) bis zu Kontaktanschlussflächen (9) auf dem Schaltungsträger (6) erstrecken, wobei die Leiterbahnen (4) zweilagig aufgebracht werden, wobei auf einer unteren Lage (21) aus elektrisch leitendem Polymer eine obere Lage (22) aus einem Metall abgeschieden wird, wobei Kontaktanschlussflächen (9) sowie Kontaktflächen (7) von dem Polymer freigehalten sind; – Deaktivieren der elektrisch leitenden Eigenschaft der unteren Lage (21) nach Abscheiden der metallischen oberen Lage (22) durch eine thermische Behandlung; – Einbetten des Halbleiterchips (5), der Leiterbahnen (4) und teilweise des Schaltungsträgers (6) in eine Kunststoffgehäusemasse (19).
  3. Verfahren nach Anspruch 2, wobei die obere Lage (22) aus einem Metall auf der unteren Lage (21) aus elektrisch leitendem Polymer stromlos abgeschieden wird.
  4. Verfahren nach Anspruch 2, wobei für eine galvanische Abscheidung von metallischen Leiterbahnen (4) zunächst eine Basisschicht aus elektrisch leitenden Polymeren von minimaler Dicke auf den Halbleiterchip (5) und den Schaltungsträger (6) aufgebracht wird, und anschließend galvanisch nicht zu beschichtende Bereiche mit einer Isolationsschicht abgedeckt werden und schließlich metallische Leiterbahnen (4) in den nicht abgedeckten Bereichen galvanisch abgeschieden werden und abschließend die Isolationsschicht und die darunter angeordnete Grundschicht vorzugsweise durch Plasmaveraschung entfernt werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das elektrisch leitende Polymer als Folie auf den Halbleiterchip (5) und den Schaltungsträger (6) auflaminiert wird und anschließend mittels Laserablation zu Leiterbahnen (4) strukturiert wird.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei eine Lösung mit dem elektrisch leitenden Polymer auf den Halbleiterchip (5) und den Schaltungsträger (6) aufgesprüht wird und nach einem Vorhärten photolithographisch zu Leiterbahnen (4) strukturiert wird.
  7. Verfahren nach einem der Ansprüche 1 bis 4, wobei eine Schmelze des elektrisch leitenden Polymers auf den Halbleiterchip (5) und den Schaltungsträger (6) aufgebracht wird und nach Abkühlung photolithographisch zu Leiterbahnen (4) strukturiert wird.
  8. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Leiterbahnen (4) aus elektrisch leitenden Polymeren mittels Flüssigstrahldruck, Schablonendruck oder Siebdruck selektiv aufgebracht werden.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei die Leiterbahnen (4) auf den Konturen (13) des Halbleiterchips (5) und des Schaltungsträgers (14) aufliegen und selbsttragende Überbrückungen (15) aus Polymermaterial über freiliegende Abstände (16) aufweisen.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Polymer der Leiterbahnen (4) Polybenzimidazol und/oder Polyphenylsulfid und/oder Polysulfonen und/oder Polysulfonphenylsulfid aufweist.
DE102005037321A 2005-08-04 2005-08-04 Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger Expired - Fee Related DE102005037321B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005037321A DE102005037321B4 (de) 2005-08-04 2005-08-04 Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
US11/498,253 US7443019B2 (en) 2005-08-04 2006-08-03 Semiconductor device with conductor tracks between semiconductor chip and circuit carrier and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005037321A DE102005037321B4 (de) 2005-08-04 2005-08-04 Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger

Publications (2)

Publication Number Publication Date
DE102005037321A1 DE102005037321A1 (de) 2007-02-15
DE102005037321B4 true DE102005037321B4 (de) 2013-08-01

Family

ID=37680943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005037321A Expired - Fee Related DE102005037321B4 (de) 2005-08-04 2005-08-04 Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger

Country Status (2)

Country Link
US (1) US7443019B2 (de)
DE (1) DE102005037321B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915081B2 (en) 2006-03-31 2011-03-29 Intel Corporation Flexible interconnect pattern on semiconductor package
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102006056361B4 (de) 2006-11-29 2012-08-16 Infineon Technologies Ag Modul mit polymerhaltigem elektrischen Verbindungselement und Verfahren
US8097497B2 (en) * 2007-03-30 2012-01-17 Xerox Corporation Inkjet printed wirebonds, encapsulant and shielding
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
WO2009081723A1 (ja) * 2007-12-20 2009-07-02 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
WO2009147547A1 (en) * 2008-06-02 2009-12-10 Nxp B.V. Electronic device and method of manufacturing an electronic device
US8101463B2 (en) 2009-02-12 2012-01-24 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8513110B2 (en) * 2009-06-14 2013-08-20 Jayna Sheats Processes and structures for beveled slope integrated circuits for interconnect fabrication
US8816512B2 (en) * 2011-07-28 2014-08-26 Lg Innotek Co., Ltd. Light emitting device module
DE102012200532A1 (de) * 2012-01-16 2013-07-18 Robert Bosch Gmbh Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung
TWI607534B (zh) * 2013-04-19 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法
DE102014105861B4 (de) * 2014-04-25 2015-11-05 Infineon Technologies Ag Sensorvorrichtung und Verfahren zum Herstellen einer Sensorvorrichtung
US10720534B2 (en) * 2014-12-24 2020-07-21 Fujikura Ltd. Pressure sensor and pressure sensor module
JP6513465B2 (ja) * 2015-04-24 2019-05-15 日本航空電子工業株式会社 リード接合構造
US9978714B1 (en) * 2017-07-17 2018-05-22 Graphene Security Limited Structure and method of bonding chip with electronic circuit
US12027489B2 (en) 2021-03-15 2024-07-02 Nano-X Imaging Ltd Systems and methods for fabricating silicon die stacks for electron emitter array chips

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0233145A1 (de) * 1986-01-30 1987-08-19 Ciba-Geigy Ag Polymerzusammensetzungen enthaltend einen gelösten Dibenzalaceton-Palladiumkomplex
JPH01196844A (ja) * 1988-02-02 1989-08-08 Seiko Epson Corp 電子部品の実装法
DE10308928A1 (de) * 2003-02-28 2004-09-09 Siemens Ag Direkt auf ungehäusten Bauelementen erzeugte freitragende Kontaktierstrukturen
US20040227238A1 (en) * 2003-03-13 2004-11-18 Seiko Epson Corporation Electronic device and method of manufacturing the same, circuit board, and electronic instrument
US20050026414A1 (en) * 2000-02-24 2005-02-03 Williams Vernon M. Methods for consolidating previously unconsolidated conductive material to form conductive structures or contact pads or secure conductive structures to contact pads
DE10335155A1 (de) * 2003-07-31 2005-03-03 Siemens Ag Anordnung eines elektrischen Bauelements auf einem Substrat und Verfahren zur Herstellung der Anordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
KR100361084B1 (ko) * 2000-01-21 2002-11-18 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0233145A1 (de) * 1986-01-30 1987-08-19 Ciba-Geigy Ag Polymerzusammensetzungen enthaltend einen gelösten Dibenzalaceton-Palladiumkomplex
JPH01196844A (ja) * 1988-02-02 1989-08-08 Seiko Epson Corp 電子部品の実装法
US20050026414A1 (en) * 2000-02-24 2005-02-03 Williams Vernon M. Methods for consolidating previously unconsolidated conductive material to form conductive structures or contact pads or secure conductive structures to contact pads
DE10308928A1 (de) * 2003-02-28 2004-09-09 Siemens Ag Direkt auf ungehäusten Bauelementen erzeugte freitragende Kontaktierstrukturen
US20040227238A1 (en) * 2003-03-13 2004-11-18 Seiko Epson Corporation Electronic device and method of manufacturing the same, circuit board, and electronic instrument
DE10335155A1 (de) * 2003-07-31 2005-03-03 Siemens Ag Anordnung eines elektrischen Bauelements auf einem Substrat und Verfahren zur Herstellung der Anordnung

Also Published As

Publication number Publication date
US7443019B2 (en) 2008-10-28
US20070034997A1 (en) 2007-02-15
DE102005037321A1 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
DE102005037321B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
DE102005047856B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
DE69125233T2 (de) Verfahren zur Herstellung von gedruckten Schaltungen
DE69106225T2 (de) Integrierte Schaltungseinheit mit flexiblem Substrat.
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE4113954A1 (de) Matrix-verbindungsglied
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE19940633A1 (de) IC-Gehäuse
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
WO2000013129A2 (de) Verfahren zur herstellung metallischer feinstrukturen und anwendung des verfahrens bei der herstellung von sensoranordnungen zur erfassung von fingerabdrücken
DE69704678T2 (de) Verfahren zum herstellen einer leiterplatteranordnung mit zinn/bleischicht
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE69015879T2 (de) Verfahren zur Herstellung einer oberflächenmontierbaren Leiterplatte.
EP3152985B1 (de) Verfahren zum herstellen einer folienanordnung und entsprechende folienanordnung
EP0968631B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE69426410T2 (de) Halbleitervorrichtung mit Lötstellen und Verfahren zur Herstellung
EP1163827A1 (de) Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern
EP1703781B1 (de) Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
DE10105351A1 (de) Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben
WO2006000291A1 (de) Verfahren zur herstellung einer keramischen leiterplatte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0021600000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0021600000

Effective date: 20130311

R082 Change of representative
R020 Patent grant now final

Effective date: 20131105

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee