DE69106225T2 - Integrierte Schaltungseinheit mit flexiblem Substrat. - Google Patents

Integrierte Schaltungseinheit mit flexiblem Substrat.

Info

Publication number
DE69106225T2
DE69106225T2 DE69106225T DE69106225T DE69106225T2 DE 69106225 T2 DE69106225 T2 DE 69106225T2 DE 69106225 T DE69106225 T DE 69106225T DE 69106225 T DE69106225 T DE 69106225T DE 69106225 T2 DE69106225 T2 DE 69106225T2
Authority
DE
Germany
Prior art keywords
integrated circuit
chip
multilayer substrate
substrate
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69106225T
Other languages
English (en)
Other versions
DE69106225D1 (de
Inventor
Jerome Albert Frankeny
Richard Francis Frankeny
Karl Hermann
Ronald Lann Imken
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69106225D1 publication Critical patent/DE69106225D1/de
Publication of DE69106225T2 publication Critical patent/DE69106225T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Die vorliegende Erfindung befaßt sich mit integrierten Schaltungseinheiten.
  • Ein Problem beim Zusammenfügen von Bauelementen mit integrierten Schaltkreisen besteht in der Prüfung der Bauelemente bei verschiedenen Baustufen. Bei einer ersten Baustufe wird der integrierte Schaltkreis-IC-Chip auf einem Substrat montiert, das Verdrahtungsmuster für den elektrischen Kontakt mit einem Modul hat. Dieses Modul hat üblicherweise elektrisch leitende Kontaktstifte zum Anschluß des Substrat-Verdrahtungsmusters an einen Träger der zweiten Stufe, auf dem zahlreiche Module angebracht sein können. Aufgrund von Chipfehlern oder durch nicht einwandfreie Herstellung verursachten Ausschuß ist bei diesen IC-Chips eine hundertprozentige Ausbeute im allgemeinen nicht erreichbar. Es ist übliche IC-Bauelemente nach ihrer Montage oder ihrem Anschluß in einem Modul zu prüfen, einzustufen und zu markieren. Der Einbau fehlerhafter Chips in ein Modul ist sowohl Zeit- wie Materialverschwendung. Gleichermaßen erhöht der Einbau möglicherweise fehlerhafter Module in einen Träger der zweiten Baustufe die Chancen, daß der Träger als fehlerhaft eingestuft wird. Dieser Träger kann zahlreiche auf ihm befestigte Module haben, und falls alle diese Module vor einer anfänglichen Prüfung der IC-Bauelemente oder Module auf ihm montiert würden, käme es möglicherweise zu einer großen Zahl von Ausscheidungen bei dieser Komplettierungsstufe.
  • Auch wenn ein IC-Bauelement vor seinem Anschluß am Modul geprüft wird, können verschiedene Fehler oder fehlerhafte Anschlüsse vorkommen, wenn der IC mit dem Modul verbunden wird. In der Vergangenheit traten bei der Prüfung nach der Montage am Modul in einer automatisierten Umgebung spezifische Handhabungsprobleme auf, bei denen es kein einfaches Verfahren zur Beibehaltung der richtigen Orientierung der Modulbaustufen gab, sowie Probleme, daß die zugänglichen Kontaktstifte Beschädigungen durch die automatisierte Einrichtung ausgesetzt waren.
    • Stand der Technik
  • Das Löten von integrierten Schaltkreisen mit darunterliegenden E/A-Anschlüssen auf eine dünne flexible Klebefolie aus Polyimid mit Auffächerung der Leitermuster ist von McBride "Multifunction Plug for IC Package" in IBM Technical Disclosure Bulletin, Bd. 21 vom Februar 1979, Seiten 3594 bis 3595 dargestellt. Diese Klebefolie wird nachfolgend auf einem Trägersubstrat montiert. Es wäre jedoch keine automatisierte Prüfung der dazwischenliegenden Baustufen möglich, weil die Klebefolie flexibel ist und vor der abschließenden Montage keine Trägerstruktur zur Aufnahme der Prüfsonde vorhanden ist.
  • US-A-4 343 520 beschreibt ein Verfahren zur Herstellung einer integrierten Schaltungseinheit, umfassend die Schritte des Befestigens integrierter Schaltkreis-Chips auf einem Teilbereich eines flexiblen Substrates, des Ausschneidens der integrierten Schaltkreis-Chips und der zugehörigen Teilbereiche des flexiblen Substrates aus dem flexiblen Substrat und des Montierens solcher ausgeschnittener integrierter Schaltkreise und flexibler Substratteilbereiche auf einen Träger.
  • Die Vorprüfung von IC-Modulen vor dem Zusammenbau ist aus dem Stand der Technik bekannt, wobei ein IC-Chip auf einem einschichtigen Metallfolienband montiert wurde. Ein temporärer, an Ort und Stelle aufgebrachter isolierender Träger wird dazu benutzt, bei der Vorprüfung der IC-Chips zu helfen, indem er eine Halterung für einen festen Abstand der Folienanschlüsse bietet, die durch eine Prüfsonde kontaktiert werden. Nach der Vorprüfung wird dieser isolierende Träger zusammen mit den perforierten Kantenbereichen des Bandes abgetrennt, wodurch eine geprüfte vergossene Baueinheit zurückbleibt, die dann an ein Modul oder eine gedruckte Leiterplatte gebondet wird. Dieses Verfahren ist nur durchführbar, wenn sich die Anschlüsse vom IC-Bauelement radial nach außen vom Chip erstrecken, so daß sie eine abgeknickte Baueinheitenhalterung bilden. Aufgrund des eingeschränkten peripheren Oberflächenbereiches dieses Baueinheitentyps bestehen eigene Beschränkungen hinsichtlich der Anzahl der E/A- Anschlüsse, die von dieser Art Baueinheit bereitgestellt werden können.
  • Heute sind mehr E/A-Anschlüsse erforderlich, um Halbleiterbauelemente mit erweiterten funktionellen Fähigkeiten zu versorgen, und das Problem des elektrischen Anschlusses innerhalb einer ersten Baustufeneinheit gewinnt an Bedeutung. Bei dem Versuch einer Lösung dieses Problems der beschränkten E/A-Kapazität bieten integrierte Schaltkreis-Chips, die das gesteuerte Knicklöten bei den Schaltungsverbindungen benutzen (nachstehend C-4), für diese größeren Chips erhöhte E/A-Kapazitäten. Diese C-4-Technologie wird in den Veröffentlichungen von L. F. Miller, "Controlling Collapse Reflow Chip Joining", IBM Journal of Research and Development Bd. 13 (1969), Seiten 239 bis 250, von L. S Goldmann, "Geometric Optimization of Controlled Collapse Interconnections", IBM Journal of Research and Development Bd. 13(1969), Seiten 251 bis 265 und von K. C. Norris und A. H. Landzberg, "Reliability of Controlled Collapse Interconnections", IBM Journal of Research and Development Bd. 13(1969), Seiten 266 bis 271 ausführlicher beschrieben, wobei die erwähnten Veröffentlichungen durch Bezugnahme durch diese Schrift aufgenommen sind.
  • Diese C-4-Technologie ist gleicherweise in Umgebungen benutzt worden, die keine hohen E/A-Dichten erfordern. Der Wunsch, eine gleichartige Komplettierungstechnologie für integrierte Schaltkreise zur Verfügung zu haben, die entweder niedrige E/A-Anforderungen haben, wie etwa Speicherbauelemente, oder hohe E/A-Anforderungen haben, wie etwa logische Bauelemente, hat dazu geführt, daß beim Zusammenbau von Speicherchips, die keine hohen Anforderungen an die E/A-Dichte haben, die C-4-Technologie verwendet wird.
  • Es ist jedoch noch keine flexible Verfahrensweise für die Prüfung, Einstufung und Handhabung von C-4-Bauelementen in einer hochgradig automatisierten Umgebung entwickelt worden. Damit ist bei der Lösung des Problems der E/A-Anschlußzählung mittels Vergrößerung der Anzahl der Signalleitungen, die von den vorhergehenden IC-Baueinheiten getragen werden könnten, durch die C-4-integrierten Schaltkreise das Problem aufgeworfen worden, daß sie in einer automatisierten Fertigungsumgebung nicht vorgeprüft werden können, ehe sie in den Träger der nächsten Stufe eingebaut werden.
  • Es ist weiterhin bekannt, daß integrierte Schaltkreis-Chips auf flexiblen Filmen so montiert werden können, daß thermische Unterschiede zwischen dem Chip und dem Träger nicht zu unzulässiger Spannung führen, wie von Joshi et al in "Circuit Module Packaging", IBM Technical Disclosure Bulletin, Bd. 25 vom Juli 1982, S. 558 und McBride, D. G. in "Multilayer Flexible Film Module", IBM Technical Disclosure Bulletin, Bd. 26 vom Mai 1984, S. 6637 dargelegt. Diese Verfahrensweise ermöglicht die Montage einer flexiblen Mehrschichtstruktur auf einem üblichen metallbeschichteten Substrat, wobei die E/A-Kontaktstifte durch alle Schichten des flexiblen Films bis zur Außenseite des Moduls hindurchgehen. Weiterhin legt McBride dar, daß einzelne Schichten von flexiblen Filmen vor ihrem Anschluß im Schichtmodul geprüft werden können. Diese Verfahrensweise erfordert jedoch ein keramisches Substrat mit guter Wärmeleitfähigkeit und gestattet nur die Prüfung einzelner Schichten vor dem Zusammenbau. Die konventionellen E/A-Kontaktstifte erstrecken sich durch das mehrschichtige flexible Material hindurch und ermöglichen so den Anschluß an den Träger der nächsten Baustufe, wobei die gleiche Art von Problemen hinsichtlich der Anschlußfehler auftritt, wie vorstehend bezüglich Kontaktstiftversagens erläutert wurde.
  • Ein weiteres, durch die Verwendung von mehrschichtigen flexiblen Materialien als Substrat auftretendes Problem besteht in der genauen Ausrichtung der Kontaktlöcher in jeder einzelnen Substratschicht. Da auf den mit C-4 hergestellten integrierten Schaltkreis-Chips die E/A-Dichte vergrößert wurde, besonders wenn sie mit logischen Bauelementen im Gegensatz zu Speicherbauelementen benutzt werden, muß auch an dem Punkt, an dem die Kontaktstellen des Chips mit dem mehrschichtigen flexiblen Material in Kontakt kommen, ein entsprechender Anstieg in der Dichte auftreten. Diese Kontaktpunkte können sich durch die benachbarten Schichten des Mehrschichtmaterials hindurch erstrecken, was aufgrund der zur Erzielung einer korrekten Ausrichtung erforderlichen hochgradigen Toleranzen kritische Ausrichtungsvorgänge zwischen benachbarten Schichten nötig macht, die in einer automatisierten Fertigungsumgebung schwer einzuhalten sind.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, die Komplettierung von Bauelementen aus integrierten Schaltkreisen zu verbessern, zum Beispiel die Handhabung in einer automatisierten Fertigungsumgebung zu erleichtern.
  • Ein Aspekt der Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Schaltungseinheit, wie es in Anspruch 1 dargelegt ist. Ein weiterer Aspekt der Erfindung bezieht sich auf eine integrierte Schaltungseinheit, wie sie in Anspruch 6 dargelegt ist. Ein weiterer Aspekt der Erfindung bezieht sich auf eine Baugruppe aus integrierten Schaltkreisen, wie sie in Anspruch 13 dargelegt ist.
  • Die vorliegende Erfindung beseitigt die oben erwähnten Probleme, indem IC-Bauelemente vor der Prüfung auf einer flexiblen Substrateinheit aufgebracht werden. Diese flexible Substrateinheit ist so ausgebildet, daß sie eine Vereinfachung bei der Handhabung und Prüfung bietet, insbesondere bei Speicherchips mit einer C-4-Anschlußkonstruktion. Die periphere Verdrahtung sorgt für eine leichtere Prüfung von der Oberseite der Baueinheit her. Einwandfreie Chips können ausgeschnitten und auf einem Träger der zweiten Baustufe mit geringer Vergrößerung der erforderlichen Anschlußfläche montiert werden, weil der endgültige Anschluß mit den Kontaktlöchern auf einem flexiblen Träger realisiert wird.
  • Diese Erfindung verwendet ein mehrschichtiges flexibles Substrat, auf dem die integrierten Schaltkreis-Chips montiert werden können. Die Eingangs-/Ausgangs(E/A)-Anschlüsse von diesen Chips liegen nicht strahlenförmig von den Seiten des Chips nach außen, sondern gehen von einer Bodenfläche aus. Die Verwendung der Bodenfläche ist deshalb wünschenswert, damit die erforderliche Anschlußfläche des Chips minimiert wird, die er einnehmen wird, wenn er auf der Baueinheit der nächsten Stufe montiert wird. Eine elektrische Leiterbahn von jedem E/A-Signalkanal wird durch die Substratschichten gelegt, auf denen der Chip montiert ist, wodurch ein elektrischer Kontakt aller E/A-Kanäle zur Unterseite (die der IC-Chipmontage gegenüberliegende Seite) des flexiblen Substrats hergestellt wird. Da jedoch die E/A-Signalleitungen einer Prüfung nicht zugänglich wären, wenn der IC-Chip einmal auf einem Substrat montiert ist, wird jede E/A-Leitung gleichzeitig von der erforderlichen Anschlußfläche des IC nach außen bis auf einen Bereich auf dem Substrat verlängert, der zugänglich ist.
  • Da der integrierte Schaltkreis-Chip auf einem Blatt, einer Spule oder Rolle aus flexiblem Substrat montiert wird und in einer Ausführungsform entlang der Kanten des Substrats Lochperforationen hat, kann diese Montage mit hohem Automatisierungsgrad erfolgen. Zusätzlich kann der IC-Chip, da jede E/A-Leitung nach der Montage zugänglich ist, vor der Montage auf seinen letzten Träger geprüft werden. Es wird erwartet, daß der häufigste Einsatz dieses Vorprüfungsverfahrens auf dem Gebiet der mit C-4 zusammengefügten integrierten Speicherschaltungen liegt, obgleich das Verfahren auf jedes beliebige Bauelement mit integrierter Schaltung anwendbar ist und auch Konfigurationen wie etwa Matrixentwürfe von E/A-Flip-Chips umfassen könnte.
  • Wenn die Prüfung stattgefunden hat, werden der IC-Chip und das Substrat, auf dem er montiert ist, aus der Substratmaterialrolle ausgeschnitten. Bei diesem Ausschneidevorgang wird ein etwas größerer Bereich als die erforderliche Anschlußfläche des Chips vom flexiblen Substrat abgeschnitten. Diese ausgeschnittene vorgeprüfte Baueinheit, die sowohl den IC-Chip wie das flexible Substrat umfaßt, kann dann entweder durch Fließlöten oder Direktbonden auf dem letzten Träger montiert werden. Dieses Fließlötverfahren wird ausführlicher in einer anhängigen Anmeldung 07/347 842 beschrieben, die am 5. Mai 1989 eingereicht wurde, dem gleichen Anmelder wie der vorliegenden Erfindung übertragen wurde und durch Bezugnahme hiermit aufgenommen ist, und die ein Verfahren beschreibt, mit dem die gewünschten elektrischen Verbindungen zwischen vorher ausgewählten Stellen bewirkt werden, ohne daß die Notwendigkeit besteht, daß die leitfähigen Bereiche, die elektrisch verbunden werden sollen, genau ausgerichtet werden.
  • Zusätzlich wird ein Prozeß zur Herstellung des flexiblen Substrats beschrieben, der ein Verfahren zur Fertigung einer Verschaltung mit elektrisch isolierten Kontaktlöchern und Durchkontaktlöchern in einem dünnen, flexiblen organisch-metallischen Substrat zur Verfügung stellt. Die einzige erforderliche Genauigkeit liegt im anfänglichen Verfahren der Kontaktlöchererzeugung (Stanzen, Bohren, Abtragen usw.) . Die elektrische Isolation dieser Löcher durch Überzugs- und Evakuierungsprozesse beeinflußt die Löcheranordnung nicht. Es sind keine nachfolgenden Stanz-, Bohr- oder Abtragungsverfahren erforderlich, um die mit einem dielektrischen Material gefüllten Löcher zu öffnen, was eine hohe Dichte der Lochanordnungen gestattet. Das Verfahren ist gleichfalls verbindbar mit der Durchlaufverarbeitung von Materialien, bei der eine kostengünstigere Herstellung als bei Losfertigungen geboten wird.
    • Kurze Beschreibung der Zeichnung
  • Fig. 1 ist eine Schnittdarstellung eines organisch/metallisch/organischen Substrats.
  • Fig. 2 ist eine Schnittdarstellung eines organisch/metallisch/organischen Substrats nach der Erzeugung der Kontaktlöcher.
  • Fig. 3 ist eine Schnittdarstellung eines organisch/metallisch/organischen Substrats nach dem Ätzen.
  • Fig. 4 ist eine Schnittdarstellung eines organisch/metallisch/organischen Substrats nach dem Aushärten.
  • Fig. 5 ist eine Schnittdarstellung eines organisch/metallisch/organischen Substrats, nachdem die Kontaktlöcher mit Metall beschichtet wurden.
  • Fig. 6 ist eine perspektivische Darstellung, die einen integrierten Schaltkreis-Chip vor seiner Montage auf einem flexiblen Substrat zeigt.
  • Fig. 7 ist eine perspektivische Darstellung, die einen integrierten Schaltkreis-Chip zeigt, wie er auf einem flexiblen Substrat montiert ist.
  • Fig. 8 ist eine perspektivische Darstellung, die eine resultierende Baueinheit zeigt, die aus einem flexiblen Substrat ausgeschnitten ist.
  • Fig. 9 ist eine perspektivische Darstellung, die eine Baueinheit vor ihrer Montage auf einem Träger zeigt.
  • Fig. 10 ist eine Schnittdarstellung einer Baueinheit, nachdem sie auf einem Träger montiert wurde.
    • Ausführliche Beschreibung der bevorzugten Ausführungsform der Erfindung
  • Es wird zuerst der Prozeß zur Herstellung eines Mehrschichtsubstrates beschrieben. Dieser Prozeß ist besonders wünschenswert zur Unterstützung der Montage von E/A-Bauelementen hoher Dichte auf Mehrschichtsubstraten, aber er ist gleichermaßen nützlich und Teil der bevorzugten Ausführungsform, um das Komplettierungsverfahren bei den E/A-Speicherchips mit niedriger Dichte zu unterstützen, das hier dargelegt wird.
  • Wie in Fig. 1 dargestellt, hat ein organisch/metallisch/organisches Laminat 80 einen Metallkern 82, der an jeder Seite mit einem organischen Material 90 wie etwa Polyimid oder Epoxid überzogen ist. Der Metallkern 82 wird aus einer beliebigen Anzahl von Metallen oder Metallaminaten gebildet. Der Metallkern 82 sollte thermisch so genau wie möglich zu dem integrierten Schaltkreis passen, der auf ihm montiert werden soll. In der bevorzugten Ausführungsform wird diese thermische Übereinstimmung dadurch erreicht, daß der Metallkern 82 im wesentlichen aus Kupfer/Invar/Kupfer besteht. Fig. 2 zeigt das Ergebnis, nachdem Löcher in dieses Laminat 80 gestanzt oder mit Laser gebohrt wurden, wobei die Löcher als Kontaktlöcher 84 für die elektronischen Verbindungen zwischen den Seiten des Substrats dienen. Um ein Reservoir für die nachfolgende Auffüllung mit einem flüssigen Polyimid zu bilden, wird das in Fig. 2 dargestellte Laminat 80 mit einer chemischen Lösung geätzt, um eine geringe Menge des metallischen Kernmaterials 82 in jedem Kontaktloch 84 zu entfernen, um so ein in Fig. 3 dargestelltes Reservoir 86 zu bilden. Abhängig von dem zu entfernenden Metallkern kann eine beliebige Anzahl von chemischen Ätzmitteln verwendet werden. Für Laminate mit Kupferkern sind Salzsäurelösungen oder Kupfer(II)-Chlorid- oder Eisen(III)-Chlorid-Lösungen wirkungsvoll, ebenso auch gewisse Persulfat- oder Peroxid/Schwefelsäure-Lösungen. Die Ätzgeschwindigkeit kann durch Anpassung von Lösungskonzentrationen, Temperatur und Schütteln reguliert werden.
  • Zu diesem Zeitpunkt kann das im Laminatkern freigelegte Metall 88 zur Errichtung einer Diffusionsbarriere zwischen dem Kernmetall und der zum Füllen des Reservoirs verwendeten organischen Substanz galvanisch beschichtet werden. Um die Haftung zwischen dem ausgehärteten organischen Material 90 des ursprünglichen Laminats 80 und dem nicht ausgehärteten Polyimid 92 zu verbessern, das auf den Reservoirbereich aufgebracht werden soll, wird die Oberfläche des ausgehärteten Laminats mit einer basischen Lösung behandelt, wie sie in IBM Research Directory vom Mai 1989, Nr. 289, Punkt 28957 beschrieben wird, das hiermit durch Bezugnahme aufgenommen ist. Diese Lösung hydrolysiert die Oberfläche 94 des freiliegenden organischen Materials 90, indem es Karbonsäuregruppen bildet, die mit der Polyamidsäure in der nachfolgend aufgebrachten Polyimidlösung reagieren können.
  • Nach dem Abspülen mit entionisiertem Wasser und dem Trocknen bei niedriger Temperatur, damit die Reimidisierung des hydrolysierten Polyimids vermieden wird, wird das Laminat mit einer nicht ausgehärteten Polyimid-Lösung überzogen (wie etwa DuPont PI 2545), so daß die Kontaktlöcher mit der Lösung durchflutet oder gefüllt sind. Zu diesem Zwecke bewährt sich ein Rollenquetscher oder eine Rakel, indem das Polyimid in die Kontaktlöcher gedrückt wird, ohne daß auf der oberen und unteren Fläche des Laminats eine dicke Ablagerung von Polyimid zurückbleibt. Um sicherzustellen, daß eine gute Lochbeschichtung und Entfernung des überschüssigen Polyimids von den Außenflächen des Substrats erfolgt, kann eine Reihe von Rollenquetschern oder Rakeln erforderlich sein. Bei der bevorzugten Ausführungsform wird das Substrat dann über ein Vakuum oder eine Druckgaszone geleitet, um aus jedem Kontaktloch das Polyimidmaterial zu entfernen. Dieses Vakuum oder dieser Gasdruck sollten regelbar sein, damit die Abtragung von zu großen Mengen von Polyimid vermieden wird, jedoch noch sichergestellt ist, daß die Löcher offen sind.
  • Da die Polyimidlösung gewöhnlich Lösungsmittel enthält, muß das Substrat gemäß den Empfehlungen des Herstellers (des Polyimidmaterials) getrocknet werden. Zusätzliche Beschichtungs- und Trocknungsvorgänge können dazu verwendet werden, in den Kontaktlöchern 84 größere Polyimidschichtdicken 92 aufzubauen.
  • Wenn die gewünschte trockene Polyimidschichtdicke 92 im Substratreservoir 86 erreicht ist, dann wird die Polyamidsäure des Polyimids durch abgestuftes Aushärten bei hoher Temperatur in vollständig imidisiertes Polyimid überführt. Dieses abgestufte Aushärten erfolgt in der bevorzugten Ausführungsform in vier unterschiedlichen Temperaturzyklen. Die erste Aushärtung erfolgt in 35 Minuten bei 85ºC. Die zweite Aushärtungsstufe erfolgt in weiteren 30 Minuten bei 150ºC. Die dritte Aushärtungsstufe erfolgt innerhalb einer Stickstoffatmosphäre in 30 bis 45 Minuten bei 230ºC. Schließlich erfolgt die vierte Aushärtungsstufe innerhalb einer Stickstoff- oder Formiergasatmosphäre in 30 bis 60 Minuten bei 400ºC.
  • Der vorstehend erwähnte Prozeß würde zu einem Ergebnis führen, wie es in Fig. 4 dargestellt ist und resultiert in einer guten Haftung zwischen dem Polyimid 92 und dem Laminat 80.
  • Wenn ein elektrischer Kontakt zum Metallkern in einem anderen Kontaktloch oder an einer anderen Stelle erwünscht ist, dann wird ein zweiter Stanz- oder Laserbohrvorgang zur Freilegung des Metalls benutzt, sobald die oben erwähnte Hochtemperaturaushärtung abgeschlossen ist. Bei einer anderen Ausführungsform könnte mit einem Abtragungsprozeß (mechanisch, chemisch oder durch Laser) nur das Polyimid auf einer Seite des Substrats entfernt werden, damit die Grundfläche 96 des Metallkerns freigelegt wird.
  • Die Beschaltung des Substrats erfolgt durch traditionelle Schichtabscheide-, photographische Abbilde- und Ätzverfahren, wie sie bei der Fertigung gedruckter Leiterplatten üblich sind. Die fertige Schaltkarte würde dann einen Aufbau haben, wie er in Fig. 5 dargestellt ist, wobei sowohl auf die elektrisch isolierten Kontaktlöcher als auch die Grundflächen-Kontaktlöcher Metall 98 aufgebracht ist.
  • Fig. 6 zeigt ein flexibles Substrat 64, das aus zwei Signalschichten 72 und einer Stromversorgungsebene 70 zusammengesetzt ist. Bekanntermaßen kann das flexible Substrat an seinen Kanten Perforationslöcher (nicht dargestellt) enthalten, um das Substrat in die Komplettierungsposition zu bringen und weiterzubewegen. Dieses Substrat hat sowohl beschichtete Durchkontaktlöcher 66 als auch Kontaktstellen 68. Wenn der vorstehend erwähnte Prozeß zur Herstellung des Substrats verwendet wird, dann ist das resultierende Substrat 64 üblicherweise etwa 0,13 bis 0,18 mm (0,005 bis 0,007 Zoll) dick. Die beschriebene Komplettierung ist jedoch nicht auf den hier dargelegten Prozeß zur Substratherstellung beschränkt und ist auf beliebige flexible Substrate anwendbar. Die beschichteten Durchkontaktlöcher 66 sind im gleichen Muster wie die C-4-Lötpunkte auf dem Substrat angeordnet, und in der bevorzugten Ausführungsform haben diese C-4-Lötpunkte Mittenabstände von 0,25 mm (0,010 Zoll). Die Kontaktlöcher 66 werden entweder mit Lötmittel oder mit einem leitfähigen Kleber gefüllt, wie etwa einem leitfähigen Polymer oder einem metallhaltigen Polymer.
  • Der Chip 60 wird auf dem Substrat 64 plaziert, und die C-4-Lötpunkte 62 werden auf die gefüllten Kontaktlöcher 66 gelötet. Da alle E/A's zum Chip 60 mit einem daran gekoppelten oberseitigen Kontakt 68 verbunden sind, kann jeder E/A-Kontaktstift des Chips nach der Montage von der Chipseite (Oberseite) des Substrats 64 her geprüft werden.
  • Fig. 7 zeigt den auf dem Träger 64 befestigten Chip 60 mit den für die Prüfung freigelegten E/A-Kontaktstellen 68. Dies funktioniert für Speicherchips besonders gut, weil sie eine geringe Anzahl von E/A-Leitungen haben und bei ihnen die Forderung besteht, sie zu prüfen und einem Alterungstest zu unterziehen, ehe sie in größere Funktionsbaueinheiten eingefügt werden. Nach der Prüfung wird der gute Chip aus dem Substratstreifen 64 geschnitten. Gute Chips können zu 100, 75 oder 50 Prozent gut sein. Da die leitfähig gefüllten Kontaktlöcher 66 alle durch das Substrat 64 völlig hindurchgehen, sind alle E/A's des Chips an der Unterseite für eine z-Achsen-Befestigung auf einem Träger 78 verfügbar, der zur Kombination mehrerer guter Chips zu einem Funktionsspeicher benutzt wird.
  • Der Träger 78 kann ein beliebiges Substrat sein, das eine direkte Montage des Chips zuläßt. Fig. 9 zeigt einen Träger 78 mit Lötkontakten 79. Diese Lötkontakte 79 bestehen im bevorzugten Fall aus einem Lötmittel mit einem niedrigeren Schmelzpunkt als derjenige, des zur Montage des Chips auf dem Substrat 76 verwendeten Lötmittels. Nun wird die Chipbaueinheit 74 so angeordnet, daß die Kontaktstellen auf dem Substrat 76 mit denen auf dem Träger 78 übereinstimmen. Das abschließende Befestigen der Chipbaueinheit 74 auf dem Träger 78 wird durch Fließlöten der Kombination der Chipbaueinheit 74 und des Trägers 78 realisiert. Der in Fig. 10 dargestellte resultierende Leitweg erstreckt sich von den C-4-Lötpunkten 62 über ein Kontaktloch 66 zu einer Lötkontaktstelle 79.
  • Für die abschließende Befestigung der Chipbaueinheit 74 auf einem Träger 78 in Fig. 9 wird ein Fließlötvorgang oder direktes Bonden benutzt, um den Zusammenbau zu komplettieren. In einer Ausführungsform benutzt dieses Fließlötverfahren einen Lötmittelstreifen, wie er in der früher zitierten ebenfalls anhängigen Anmeldung 07/347 842 beschrieben ist. In einer anderen Ausführungsform sind die Kontaktstellen 79 mit einem leitfähigen Kleber versehen, und die Montage auf dem Chip/Träger 74 kann mit einem solchen leitfähigen Kleber erfolgen.
  • Obwohl die bevorzugten Ausführungsformen der Erfindung erläutert und beschrieben wurden, versteht es sich, daß wir uns nicht auf die genauen Strukturen beschränken, die hier dargelegt wurden, und wir behalten uns das Recht auf alle Veränderungen und Modifikationen vor, die innerhalb des Umfanges der Erfindung liegen, wie sie durch die beigefügten Ansprüche definiert ist.

Claims (16)

1. Verfahren zur Herstellung einer integrierten Schaltungseinheit, umfassend die Schritte des Befestigens eines integrierten Schaltkreis-Chips (60) auf einem Teilbereich eines flexiblen mehrschichtigen Substratstreifens (64), der Eingangs- und Ausgangsleitungsmuster (66, 68) für Halbleiterchips hat, die so angeordnet sind, daß jede Eingangs- und Ausgangsleitung des Musters sich gleichzeitig in Richtung der Außenseite der Anschlußfläche des Chips und durch das flexible mehrschichtige Substrat (64) hindurch innerhalb der Anschlußfläche des Chips erstreckt, des Prüfens der integrierten Schaltkreis-Chips (60) nach der Befestigung auf dem Teilbereich des flexiblen mehrschichtigen Substrats, des Ausschneidens der geprüften integrierten Schaltkreis-Chips und der zugehörigen flexiblen mehrschichtigen Teilbereiche des Substrats aus dem flexiblen Substrat und des Montierens solcher ausgeschnittener integrierter Schaltkreise und daran befestigter Teilbereiche des flexiblen mehrschichtigen Substrats auf einem Träger (78).
2. Verfahren gemäß Anspruch 1, das weiterhin den Schritt der Einstufung der integrierten Schaltungen als Ergebnis des Prüfens umfaßt.
3. Verfahren gemäß Anspruch 2, wobei das Ausschneiden an integrierten Schaltungen als Ergebnis der Einstufung vorgenommen wird.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei das Prüfen durch Sonderprüfen des als Kontaktpunkte dienenden Eingangs- und Ausgangsmusters (66) von der Unterseite des flexiblen Substrats (64) aus erfolgt, das sich durch das flexible mehrschichtige Substrat (64) hindurch erstreckt.
5. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei das Prüfen durch Sonderprüfen des als Kontaktpunkte dienenden Eingangs- und Ausgangsmusters (68) von der Oberseite des flexiblen Substrats (64) aus erfolgt, das sich hinter der erforderlichen äußeren Anschlußfläche des Chips erstreckt.
6. Integrierte Schaltungseinheit, die einen flexiblen mehrschichtigen Substratstreifen (64) umfaßt, der Eingangs- und Ausgangsleitungsmuster (66, 68) für Halbleiterchips und mindestens einen integrierten Schaltkreis-Chip (60) hat, der auf dem flexiblen mehrschichtigen Substrat (64) befestigt ist, wobei jede Eingangs- und Ausgangsleitung der Muster (66, 68) sich gleichzeitig zur Außenseite der erforderlichen Anschlußfläche des Chips und innerhalb der Anschlußfläche des Chips durch das flexible mehrschichtige Substrat (64) hindurch erstreckt und zum Prüfen und zur z- Achsen-Befestigung benutzt wird.
7. Integrierte Schaltungseinheit gemäß Anspruch 6, wobei die integrierten Schaltkreis-Chips (60) C-4-Chips sind.
8. Integrierte Schaltungseinheit gemäß Anspruch 6, wobei die integrierten Schaltkreis-Chips (60) regelmäßig angeordnete E/A-Flip-Chips sind.
9. Integrierte Schaltungseinheit gemäß einem beliebigen der Ansprüche 6 bis 8, wobei das flexible mehrschichtige Substrat (64) einen inneren Metallkern (82) umfaßt, der zwischen zwei organischen äußeren Oberflächen (90) angeordnet ist.
10. Integrierte Schaltungseinheit gemäß Anspruch 9, wobei der innere Metallkern (82) aus Kupfer/Invar/Kupfer besteht.
11. Integrierte Schaltungseinheit gemäß Anspruch 9 oder Anspruch 10, wobei die organische äußere Oberfläche (90) ein Polyimidmaterial aufweist.
12. Integrierte Schaltungseinheit gemäß einem der Ansprüche 6 bis 11, wobei der Streifen (64) Perforationslöcher hat, die sich entlang einer seiner Längsachsen erstrecken.
13. Integrierte Schaltungsbaugruppe, die eine integrierte Schaltungseinheit (74) umfaßt, die von einem flexiblen mehrschichtigen Substrat (64) mit Chip-Eingangs- und -Ausgangsleitungsmustern (66, 68) und mindestens einem auf dem flexiblen mehrschichtigen Substrat (64) befestigten integrierten Schaltkreis-Chip (60) gebildet wird, wobei sich jede Eingangs- und Ausgangsleitung der Muster (66, 68) zum Prüfen und zur Z-Achsen-Befestigung gleichzeitig zur Außenseite der Anschlußfläche des Chips erstreckt und innerhalb der Anschlußfläche durch das flexible mehrschichtige Substrat (64) hindurch erstreckt, wobei die Baugruppe weiterhin einen Träger (78) und Befestigungsmittel (79) umfaßt, um die integrierte Schaltungseinheit auf dem Träger zu befestigen.
14. Integrierte Schaltungsbaugruppe gemäß Anspruch 13, wobei das Mehrschichtsubstrat (64) weiterhin mit Lötmittel gefüllte Kontaktlöcher umfaßt.
15. Integrierte Schaltungsbaugruppe gemäß Anspruch 13, wobei das mehrschichtige Substrat weiterhin mit leitender Paste gefüllte Kontaktlöcher (84) umfaßt.
16. Integrierte Schaltungsbaugruppe gemäß Anspruch 14, wobei die integrierte Schaltungseinheit (74) auf dem Träger (78) mittels Niedertemperaturlötens befestigt ist, insbesondere mit Lötpunkten (79), die einen Schmelzpunkt haben, der niedriger als der des Lötmittels in den Kontaktlöchern ist.
DE69106225T 1990-06-04 1991-05-20 Integrierte Schaltungseinheit mit flexiblem Substrat. Expired - Fee Related DE69106225T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/533,262 US5065227A (en) 1990-06-04 1990-06-04 Integrated circuit packaging using flexible substrate

Publications (2)

Publication Number Publication Date
DE69106225D1 DE69106225D1 (de) 1995-02-09
DE69106225T2 true DE69106225T2 (de) 1995-06-29

Family

ID=24125192

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69106225T Expired - Fee Related DE69106225T2 (de) 1990-06-04 1991-05-20 Integrierte Schaltungseinheit mit flexiblem Substrat.

Country Status (4)

Country Link
US (2) US5065227A (de)
EP (1) EP0460822B1 (de)
JP (1) JPH06103704B2 (de)
DE (1) DE69106225T2 (de)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967603B2 (ja) * 1991-04-30 1999-10-25 日本電気株式会社 テープオートメイテッドボンディング半導体装置
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5149958A (en) * 1990-12-12 1992-09-22 Eastman Kodak Company Optoelectronic device component package
JP2925337B2 (ja) * 1990-12-27 1999-07-28 株式会社東芝 半導体装置
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
JPH0651250A (ja) * 1992-05-20 1994-02-25 Texas Instr Inc <Ti> モノリシックな空間的光変調器およびメモリのパッケージ
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
JPH06228308A (ja) * 1992-12-29 1994-08-16 Internatl Business Mach Corp <Ibm> トリアジン重合体およびその使用
US5302853A (en) * 1993-01-25 1994-04-12 The Whitaker Corporation Land grid array package
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
US5432998A (en) * 1993-07-27 1995-07-18 International Business Machines, Corporation Method of solder bonding processor package
US5347710A (en) * 1993-07-27 1994-09-20 International Business Machines Corporation Parallel processor and method of fabrication
US5508558A (en) * 1993-10-28 1996-04-16 Digital Equipment Corporation High density, high speed, semiconductor interconnect using-multilayer flexible substrate with unsupported central portion
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US5548486A (en) * 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5499161A (en) * 1994-02-18 1996-03-12 Quantum Corporation Flexible preamplifier integrated circuit assemblies and method
JPH07245360A (ja) * 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US5878483A (en) * 1995-06-01 1999-03-09 International Business Machines Corporation Hammer for forming bulges in an array of compliant pin blanks
US5876842A (en) * 1995-06-07 1999-03-02 International Business Machines Corporation Modular circuit package having vertically aligned power and signal cores
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US5665650A (en) * 1996-05-30 1997-09-09 International Business Machines Corporation Method for manufacturing a high density electronic circuit assembly
US6080668A (en) * 1996-05-30 2000-06-27 International Business Machines Corporation Sequential build-up organic chip carrier and method of manufacture
US5822856A (en) 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5924622A (en) * 1996-07-17 1999-07-20 International Business Machines Corp. Method and apparatus for soldering ball grid array modules to substrates
US5868887A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method for minimizing warp and die stress in the production of an electronic assembly
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6690185B1 (en) 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
JP3578581B2 (ja) * 1997-02-28 2004-10-20 富士通株式会社 ベアチップの実装構造および実装方法およびそれに用いるインターポーザ
WO1999000842A1 (en) * 1997-06-26 1999-01-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JPH11307689A (ja) 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US6166556A (en) * 1998-05-28 2000-12-26 Motorola, Inc. Method for testing a semiconductor device and semiconductor device tested thereby
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
US6486544B1 (en) 1998-09-09 2002-11-26 Seiko Epson Corporation Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
US6337575B1 (en) 1998-12-23 2002-01-08 Micron Technology, Inc. Methods of testing integrated circuitry, methods of forming tester substrates, and circuitry testing substrates
US6429030B1 (en) 1999-02-08 2002-08-06 Motorola, Inc. Method for testing a semiconductor die using wells
US7215131B1 (en) 1999-06-07 2007-05-08 Formfactor, Inc. Segmented contactor
US6400570B2 (en) * 1999-09-10 2002-06-04 Lockheed Martin Corporation Plated through-holes for signal interconnections in an electronic component assembly
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US6444921B1 (en) 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7262611B2 (en) 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US6518516B2 (en) 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US6407341B1 (en) 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6774315B1 (en) 2000-05-24 2004-08-10 International Business Machines Corporation Floating interposer
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6822469B1 (en) * 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6399892B1 (en) 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
US6686657B1 (en) 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US6629367B2 (en) 2000-12-06 2003-10-07 Motorola, Inc. Electrically isolated via in a multilayer ceramic package
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
JP2002190674A (ja) * 2000-12-21 2002-07-05 Sony Chem Corp 多層フレキシブル配線板の製造方法
US6486415B2 (en) 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US8065795B2 (en) 2001-03-08 2011-11-29 Ppg Industries Ohio, Inc Multi-layer circuit assembly and process for preparing the same
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US6671950B2 (en) 2001-03-08 2004-01-06 Ppg Industries Ohio, Inc. Multi-layer circuit assembly and process for preparing the same
US6713587B2 (en) 2001-03-08 2004-03-30 Ppg Industries Ohio, Inc. Electrodepositable dielectric coating compositions and methods related thereto
US7228623B2 (en) * 2001-03-08 2007-06-12 Ppg Industries Ohio, Inc. Process for fabricating a multi layer circuit assembly
US7000313B2 (en) * 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
KR100897314B1 (ko) * 2001-03-14 2009-05-14 레가시 일렉트로닉스, 인크. 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치
US6864435B2 (en) * 2001-04-25 2005-03-08 Alien Technology Corporation Electrical contacts for flexible displays
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6395625B1 (en) * 2001-10-12 2002-05-28 S & S Technology Corporation Method for manufacturing solder mask of printed circuit board
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
TW545092B (en) * 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
ES2440770T3 (es) * 2002-02-26 2014-01-30 Legacy Electronics, Inc. Un soporte modular de microplaquetas de circuitos integrados
US6763580B2 (en) 2002-03-21 2004-07-20 Motorola, Inc. Method and apparatus for securing an electrically conductive interconnect through a metallic substrate
US6749105B2 (en) 2002-03-21 2004-06-15 Motorola, Inc. Method and apparatus for securing a metallic substrate to a metallic housing
EP1520454B1 (de) * 2002-06-27 2012-01-25 PPG Industries Ohio, Inc. Ein- oder mehrschichtige leiterplatte mit vorstehenden sollbruch-laschen und verfahren zu deren herstellung
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
US6671176B1 (en) 2002-06-27 2003-12-30 Eastman Kodak Company Method of cooling heat-generating electrical components
US20050284607A1 (en) * 2002-06-27 2005-12-29 Eastman Kodak Company Cooling-assisted, heat-generating electrical component and method of manufacturing same
US7161240B2 (en) * 2002-06-27 2007-01-09 Eastman Kodak Company Insitu-cooled electrical assemblage
US6881072B2 (en) * 2002-10-01 2005-04-19 International Business Machines Corporation Membrane probe with anchored elements
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
JP4192786B2 (ja) * 2004-01-06 2008-12-10 株式会社日立製作所 導電性接着シート及びその製造方法並びに電力変換装置
JP4512407B2 (ja) * 2004-04-26 2010-07-28 株式会社日立超エル・エス・アイ・システムズ 半導体装置の動作テスト方法
TWI246175B (en) * 2004-10-11 2005-12-21 Ind Tech Res Inst Bonding structure of device packaging
US7304373B2 (en) * 2004-10-28 2007-12-04 Intel Corporation Power distribution within a folded flex package method and apparatus
US7435097B2 (en) * 2005-01-12 2008-10-14 Legacy Electronics, Inc. Radial circuit board, system, and methods
TW200742665A (en) * 2006-05-02 2007-11-16 Teamchem Company Substrate of flexible printed circuit board
US7928585B2 (en) * 2007-10-09 2011-04-19 International Business Machines Corporation Sprocket opening alignment process and apparatus for multilayer solder decal
US20100028779A1 (en) * 2008-07-31 2010-02-04 Byd Co., Ltd. Porous Polyimide Membrane, Battery Separator, Battery, and Method
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US8349727B2 (en) 2010-04-08 2013-01-08 Liang Guo Integrated method for high-density interconnection of electronic components through stretchable interconnects
US8231390B2 (en) * 2010-06-18 2012-07-31 Tyco Electronics Corporation System and method for controlling impedance in a flexible circuit
TWM403123U (en) * 2010-09-08 2011-05-01 Ant Percision Industry Co Ltd Electrical connector structure with multi-poles
US20230061843A1 (en) * 2021-08-27 2023-03-02 Advanced Semiconductor Engineering, Inc. Electronic package

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4026008A (en) * 1972-10-02 1977-05-31 Signetics Corporation Semiconductor lead structure and assembly and method for fabricating same
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
US4234666A (en) * 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
US4417392A (en) * 1980-05-15 1983-11-29 Cts Corporation Process of making multi-layer ceramic package
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
US4480288A (en) * 1982-12-27 1984-10-30 International Business Machines Corporation Multi-layer flexible film module
US4517051A (en) * 1982-12-27 1985-05-14 Ibm Corporation Multi-layer flexible film module
JPS6041238A (ja) * 1983-08-17 1985-03-04 Nec Corp 半導体装置の製造方法
US4585502A (en) * 1984-04-27 1986-04-29 Hitachi Condenser Co., Ltd. Process for producing printed circuit board
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US4801561A (en) * 1984-07-05 1989-01-31 National Semiconductor Corporation Method for making a pre-testable semiconductor die package
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
US4649415A (en) * 1985-01-15 1987-03-10 National Semiconductor Corporation Semiconductor package with tape mounted die
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
US4949224A (en) * 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
US4721992A (en) * 1986-06-26 1988-01-26 National Semiconductor Corporation Hinge tape
US4873615A (en) * 1986-10-09 1989-10-10 Amp Incorporated Semiconductor chip carrier system
US4791248A (en) * 1987-01-22 1988-12-13 The Boeing Company Printed wire circuit board and its method of manufacture
US4843520A (en) * 1987-02-03 1989-06-27 Matsushita Electric Industrial Co. Ltd. Electronic circuit module
JPS6457789A (en) * 1987-08-28 1989-03-06 Mitsubishi Electric Corp Electronic component mounting structure
JPS6481397A (en) * 1987-09-24 1989-03-27 Matsushita Electric Works Ltd Manufacture of metallic base printed board
US4921054A (en) * 1988-01-29 1990-05-01 Rockwell International Corporation Wiring board
JPH0691320B2 (ja) * 1988-03-08 1994-11-14 シャープ株式会社 硬質基板とフレキシブル基板とのスルホールめっき接合方法
US4943845A (en) * 1988-08-02 1990-07-24 Northern Telecom Limited Thick film packages with common wafer aperture placement
US5208068A (en) * 1989-04-17 1993-05-04 International Business Machines Corporation Lamination method for coating the sidewall or filling a cavity in a substrate

Also Published As

Publication number Publication date
EP0460822B1 (de) 1994-12-28
US5065227A (en) 1991-11-12
US5316787A (en) 1994-05-31
JPH04230044A (ja) 1992-08-19
JPH06103704B2 (ja) 1994-12-14
DE69106225D1 (de) 1995-02-09
EP0460822A1 (de) 1991-12-11

Similar Documents

Publication Publication Date Title
DE69106225T2 (de) Integrierte Schaltungseinheit mit flexiblem Substrat.
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE69015878T2 (de) Mehrschichtleiterplattenstruktur.
DE69223657T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE3888552T2 (de) Elektronische Packungsstruktur.
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE60001500T2 (de) Poröse speisungs- und erdungsflächen zur reduzierung der leiterplatten-delaminierung und verbesserung der zuverlässigkeit
DE68913806T2 (de) Elektronische Packungsanordnung mit biegsamem Träger und Verfahren zu ihrer Herstellung.
DE69320090T2 (de) Leiterplatte zur Montage von Halbleitern und sonstigen elektronischen Bauelementen
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE69708879T2 (de) Z-achsenzwischenverbindungsverfahren und schaltung
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE102006047992A1 (de) Kernloses Substrat und dessen Herstellverfahren
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
DE10295940T5 (de) Plattenförmiger Schaltungsblock und Verfahren zu dessen Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE4133598C2 (de) Anordnung mit einem auf einem Substrat oberflächenmontierten Chip mit einer integrierten Schaltung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee