DE10335155A1 - Anordnung eines elektrischen Bauelements auf einem Substrat und Verfahren zur Herstellung der Anordnung - Google Patents

Anordnung eines elektrischen Bauelements auf einem Substrat und Verfahren zur Herstellung der Anordnung Download PDF

Info

Publication number
DE10335155A1
DE10335155A1 DE10335155A DE10335155A DE10335155A1 DE 10335155 A1 DE10335155 A1 DE 10335155A1 DE 10335155 A DE10335155 A DE 10335155A DE 10335155 A DE10335155 A DE 10335155A DE 10335155 A1 DE10335155 A1 DE 10335155A1
Authority
DE
Germany
Prior art keywords
film
substrate
component
filler
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10335155A
Other languages
English (en)
Other versions
DE10335155B4 (de
Inventor
Franz Dr. Auerbach
Karl Weidner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Siemens AG
Original Assignee
Siemens AG
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, EUPEC GmbH filed Critical Siemens AG
Priority to DE10335155A priority Critical patent/DE10335155B4/de
Priority to PCT/EP2004/051460 priority patent/WO2005013358A2/de
Priority to US10/566,438 priority patent/US7649272B2/en
Publication of DE10335155A1 publication Critical patent/DE10335155A1/de
Application granted granted Critical
Publication of DE10335155B4 publication Critical patent/DE10335155B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft eine Anordnung (1) eines elektrischen Bauelements (3) auf einem Substrat (2), wobei mindestens eine einen Kunststoff aufweisende Folie (5) vorhanden ist und zumindest ein Teil (52) der Folie mit dem Bauelement und dem Substrat derart verbunden ist, dass eine durch das Bauelement und das Substrat gegebene Oberflächenkontur (11) in einer Oberflächenkontur (51) des Teils der Folie abgebildet ist. Die Folie wird derart auf dem Bauelement und dem Substrat auflaminiert, dass die Folie der Topologie der Anordnung aus Bauelement und Substrat folgt. Die Folie steht mit dem Bauelement und dem Substrat in form- und kraftschlüssigem Kontakt. Die Folie weist einen Verbundwerkstoff mit einem vom Kunststoff verschiedenen Füllstoff auf. Mit Hilfe des Füllstoffs beziehungsweise des dadurch gewonnenen Verbundwerkstoffs werden die Verarbeitbarkeit der Folie und die elektrischen Eigenschaften der Folie beeinflusst. So können weitere Funktionen in der Folie integriert werden. Das Bauelement ist beispielsweise ein Leistungshalbleiterbauelement. Beispielsweise wird eine elektrisch isolierende und thermisch leitfähige Folie eingesetzt. Durch die Folie hindurch wird eine Kontaktfläche des Leistungshalbleiterbauelements elektrisch kontaktiert. Durch die thermische Leitfähigkeit der Folie kann eine Wärme, die im Betrieb des Leistungshalbleiterbauelements entsteht, effizient abgeleitet werden.

Description

  • Die Erfindung betrifft eine Anordnung eines elektrischen Bauelements auf einem Substrat, wobei eine einen Kunststoff aufweisende Folie vorhanden ist und zumindest ein Teil der Folie mit dem Bauelement und dem Substrat derart verbunden ist, dass eine durch das Bauelement und das Substrat gegebene Oberflächenkontur in einer Oberflächenkontur des Teils der Folie abgebildet ist. Daneben wird ein Verfahren zum Herstellen dieser Anordnung angegeben.
  • Eine derartige Anordnung und ein Verfahren zum Herstellen dieser Anordnung sind beispielsweise aus der WO 03/030247 A2 bekannt. Das Substrat ist beispielsweise ein DCB (Direct Copper Bonding)-Substrat, das aus einer Trägerschicht aus einer Keramik besteht, an der beidseitig elektrisch leitende Schichten aus Kupfer aufgebracht sind. Auf eine dieser elektrisch leitenden Schichten aus Kupfer wird beispielsweise ein Halbleiterbauelement derart aufgelötet, dass eine vom Substrat wegweisende elektrische Kontaktfläche des Halbleiterbauelements vorhanden ist.
  • Auf diese Anordnung aus dem Halbleiterbauelement und dem Substrat wir eine Folie auf Polyimid oder Epoxidbasis unter Vakuum auflaminiert, so dass die Folie mit dem Halbleiterbauelement und dem Substrat eng anliegend verbunden ist. Die Folie ist mit dem Halbleiterbauelement und dem Substrat form- und kraftschlüssig verbunden. Die Oberflächenkontur (Topologie), die durch das Halbleiterbauelement und das Substrat gegeben ist, wird in der Oberflächenkontur der Folie abgebildet. Die Folie folgt der Oberflächenkontur des Halbleiterbauelements und des Substrats.
  • Die Folie der bekannten Anordnung besteht aus einem elektrisch isolierenden Kunststoff. Zur elektrischen Kontaktierung der Kontaktfläche des Halbleiterbauelements wird in der Folie ein Fenster geöffnet. Dadurch wird die Kontaktfläche des Halbleiterbauelements freigelegt. Nachfolgend wird auf die Kontaktfläche elektrisch leitendes Material aufgebracht.
  • Die Folie wird lediglich zum Herstellen des elektrischen Kontakts und zur elektrischen Isolierung des Bauelements verwendet. Eine weitere Funktionalität, beispielsweise eine Kühlung des Halbleiterbauelements, kann mit der bekannten Folie nicht in den Mehrschichtaufbau integriert werden.
    •
  • Aufgabe der vorliegenden Erfindung ist es daher, anzuzeigen, wie in den bekannten Mehrschichtaufbau auf einfache Weise mehrere Funktionalitäten integriert werden können.
  • Zur Lösung der Aufgabe wird eine Anordnung eines elektrischen Bauelements auf einem Substrat angegeben, wobei eine einen Kunststoff aufweisende Folie vorhanden ist und zumindest ein Teil der Folie mit dem Bauelement und dem Substrat derart verbunden ist, dass eine durch das Bauelement und das Substrat gegebene Oberflächenkontur in einer Oberflächenkontur des Teils der Folie abgebildet ist. Die Anordnung ist dadurch gekennzeichnet, dass die Folie einen Verbundwerkstoff mit dem Kunststoff und mindestens einen vom Kunststoff verschiedenen Füllstoff aufweist.
  • Zur Lösung der Aufgabe wird auch ein Verfahren zum Herstellen der Anordnung mit den Verfahrensschritten angegeben: a) Bereitstellen einer Anordnung mindestens eines elektrischen Bauelements auf einem Substrat und b) Auflaminieren der Folie mit dem Verbundwerkstoff auf das Bauelement und das Substrat, so dass die durch das Bauelement und das Substrat gebildete Oberflächenkontur in der Oberflächenkontur der Folie abgebildet wird.
  • Der Verbundwerkstoff besteht aus dem Kunststoff und dem Füllstoff. Der Kunststoff bildet eine Matrix, in die der Füllstoff eingebettet ist. Der Füllstoff dient dabei in erster Linie nicht als Streckungsmittel. Vielmehr ist mit dem Füllstoff eine chemische, elektrische und/oder mechanische Eigenschaft zugänglich, die allein mit einem Kunststoff nicht erreicht werden könnte. So kann mit Hilfe des Füllstoffs eine chemische Beständigkeit des Verbundmaterials gegenüber einer reaktiven Substanz verbessert werden. Ebenso kann eine verbesserte Adhäsion der Folie am Halbleiterbauelement und/oder am Substrat erzielt werden. Denkbar ist auch die Verwendung eines elektrisch und/oder thermisch leitfähigen Füllstoffs, der zu einem elektrisch und/oder thermisch leitfähigen Verbundwerkstoff führt. Weiterhin kann durch Zugabe entsprechender Füllstoffe ein Elastizitäts-Modul des Folienmaterials der Folie beeinflusst werden. Im Vergleich zu einer Folie aus einem reinen Basismaterial kann die Elastizität der Folie mit Hilfe des Füllstoffs erhöht oder erniedrigt werden. Weitere mit dem Füllstoff beeinflussbare Eigenschaften des Verbundwerkstoffs bzw. der Folie aus dem Verbundwerkstoff sind Presseigenschaften, Gasdurchlässigkeit, Druckfestigkeit, Dimensionsverhalten und Dielektrizitätszahl des Verbundwerkstoffs der Folie. Diese Eigenschaften beziehen sich sowohl auf die Verarbeitbarkeit der Folie als auch auf die Funktion der Folie im fertigen Mehrschichtaufbau. Durch die Verwendung eines Gemisches aus mehreren Füllstoffen können mehrere Eigenschaften der Folie gleichzeitig in gewünschter Weise beeinflusst werden.
  • Als Füllstoff ist ein beliebiger organischer oder anorganischer Füllstoff denkbar. Beispielsweise ist der Füllstoff selbst ein organisches Polymer (Kunststoff). Der anorganische Füllstoff kann ein beliebiges Metall sein. Anorganische Verbindungen, beispielsweise Carbonate, Oxide, Sulfide und dergleichen, kommen ebenfalls zum Einsatz. Schließlich sind auch metallorganische Verbindungen, beispielsweise siliziumorganische Verbindungen, als Füllstoff möglich.
  • Der Füllstoff ist vorzugsweise pulverförmig und/oder faserförmig. Ein Durchmesser der Füllstoffpartikel beträgt einige nm bis hin zu wenigen μm. Der Durchmesser der Füllstoffpartikel ist, genauso wie die Art des Füllstoffs und ein Gehalt des Füllstoffs im Basismaterial, so bemessen, dass ein Verbundwerkstoff mit einer bestimmten Eigenschaft und damit eine Folie mit einer bestimmten Eigenschaft resultieren. Insbesondere ist die Art, die Form und der Gehalt des Füllstoffs so gewählt, dass die Folie auflaminiert werden kann. Dies bedeutet, dass auf in Gegenwart des Füllstoff eine Elastizität der Folie erhalten bleibt, so dass die Folie der Oberflächenkontur von Bauelement und Substrat folgen kann. Die Folie ist dabei insbesondere derart gestaltet, dass ein Höhenunterschied von bis zu 500 μm überwunden werden kann. Der Höhenunterschied ist unter anderem durch die Topologie des Substrats und durch die auf dem Substrat aufgebrachten Bauelemente gegeben.
  • In einer besonderen Ausgestaltung ist der Füllstoff elektrisch und/oder thermisch leitfähig. Der Kunststoff, der das Basismaterial des Verbundwerkstoffs bildet, zeichnet sich in der Regel durch eine relativ niedrige thermische und/oder elektrische Leitfähigkeit aus. Durch das Einbetten des elektrisch und/oder thermisch leitfähigen Füllstoffs wird ein Verbundwerkstoff mit eben diesen Eigenschaften erhalten. Dabei kann der Füllgrad (Gehalt) des Füllstoffs im Kunststoff so gewählt sein, dass eine Koagulationsgrenze des Füllstoffs im Basismaterial unterschritten ist. Durch den relativ niedrigen Füllgrad ist eine elektrische bzw. thermische Leitfähigkeit zunächst nicht gegeben. Durch eine Verdichtung des Füllstoffs im Verbundwerkstoff, beispielsweise durch Anwenden eines äußeren Drucks auf die Folie, kann die Koagulationsgrenze überschritten werden. Über der Koagulationsgrenze berühren sich die Füllstoffpartikel im Basismaterial, so dass durch das Verdichten eine thermische und/oder elektrische Leitfähigkeit durch die Folie hindurch gewährleistet ist. So ist es beispielsweise möglich, bei dem eingangs genannten Halbleiterbauelement eine elektrische Kontaktierung der Kontaktfläche des Bauelements ohne Freilegen der Kontaktfläche und nachfolgendes Aufbringen von elektrisch leitfähigem Material zu erreichen. Dazu kann während und/oder noch dem Auflaminieren der Folie an der Stelle der Kontaktfläche des Halbleiterbauelements ein zusätzlicher Druck ausgeübt werden, der zum Verdichten des Füllstoffs in diesem Bereich der Folie führt.
  • Durch die Verwendung einer Folie mit einem thermisch leitfähigen Füllstoff ist es möglich, eine im Betrieb des Bauelements entstehende Wärme vom Bauelement abzuleiten. Die thermische Leitfähigkeit (Wärmeleitfähigkeit) λ des Füllstoffs bei Raumtemperatur beträgt mindestens 1 W·m–1·K–1. Zur effizienten Wärmeableitung über ist die Folie mit einer Wärmesenke thermisch leitend verbunden. Zur Erhöhung der thermischen Leitfähigkeit bei gleichzeitig niedriger elektrischer Leitfähigkeit kann ein Füllstoff aus einem keramischen Werkstoff eingesetzt werden. Ein derartiger Werkstoff ist beispielsweise pulverförmiges Aluminiumoxid (Al2O3).
  • Um eine elektrische bzw. thermische Leitfähigkeit zu erzielen, weist der Füllstoff beispielsweise ein Pulver aus einem Metall auf. Denkbar ist dazu insbesondere auch der Einsatz von Kohlenstoff-Nanoröhren (Kohlenstoff-Nanotubes), die über eine mit Metallen vergleichbare elektrische und thermische Eigenschaft verfügen.
  • In einer besonderen Ausgestaltung ist ein thermischer Ausdehnungskoeffizient des Verbindungswerkstoffs an einen thermischen Ausdehnungskoeffizienten eines Materials des Bauelements angepasst. Dies führt dazu, dass trotz thermischer Belastung der Anordnung keine thermisch induzierten Spannungen auftreten. Der form- und kraftschlüssige Verbund aus Folie und Bauelement bzw. aus Folie und Substrat bleibt erhalten. Es resultiert eine auch über einen weiten Temperaturbereich stabile Anordnung.
  • Beispielsweise ist das Bauelement ein Leistungshalbleiterbauelement auf Siliziumbasis. Silizium verfügt über einen thermischen Ausdehnungskoeffizienten von etwa 10 ppm/K. Folien ohne Füllstoff verfügen in der Regel über einen thermischen Ausdehnungskoeffizienten von über 100 ppm/K. Durch das Einbringen eines Füllstoffs mit einem relativ geringen thermischen Ausdehnungskoeffizienten kann der thermische Ausdehnungskoeffizient des Verbundwerkstoffs der Folie herabgesetzt werden. Insbesondere ist es dabei möglich, einen thermischen Ausdehnungskoeffizienten aus dem Bereich von 7 ppm/K bis 50 ppm/K zu erreichen.
  • In einer besonderen Ausgestaltung ist mindestens eine weitere Folie vorhanden und zumindest ein weiterer Teil der weiteren Folie derart mit dem Bauelement und dem Substrat verbunden, dass die Oberflächenkontur des Bauelements und des Substrats in einer weiteren Oberflächenkontur des weiteren Teils der weiteren Folie abgebildet ist. Es liegt ein Mehrschichtaufbau vor. Der Kunststoff der weiteren Folie kann der gleiche Kunststoff oder ein vom Kunststoff der Folie verschiedener weiterer Kunststoff sein. Die Folie kann dabei nur aus dem Kunststoff bestehen. Denkbar ist aber insbesondere eine weitere Folie, die ebenfalls einen Verbundwerkstoff aufweist. Somit lässt sich mit der weiteren Folie eine weitere Funktion in den Mehrschichtaufbau integrieren. Beispielsweise kann eine der Folien eine hohe thermische Leitfähigkeit aufweisen. Die weitere Folie zeichnet sich dagegen durch eine entsprechende elektrische Leitfähigkeit aus. Weitere Eigenschaften, beispielsweise eine Abschirmfähigkeit elektromagnetischer Strahlung kann auf diese Weise ebenfalls in den Mehrschichtaufbau integriert werden. Besonders vorteilhaft ist es, wenn ein thermischer Ausdehnungskoeffizient des weiteren Verbundwerkstoffs der weiteren Folie ebenfalls an den thermischen Ausdehnungskoeffizienten des Materials des Bauelements angepasst ist. Es resultiert ein zuverlässiger, durch thermische Spannungen kaum belasteter Mehrschichtaufbau.
  • Bei dem Mehrschichtaufbau kann die weitere Folie auf der Folie aufgebracht sein, die direkt auf dem Substrat und dem Oberflächenabschnitt angeordnet ist. Denkbar ist aber auch, dass die weitere Folie zwischen der Folie und dem Substrat bzw. dem Bauelement auf dem Substrat angeordnet ist. Darüber hinaus ist es möglich, beliebig viele Folien mit gleichen, ähnlichen oder unterschiedlichen Funktionen übereinander anzuordnen.
  • Als Bauelement ist ein beliebiges passives und/oder aktives elektrisches Bauelement denkbar. Bevorzugt wird als Bauelement ein Halbleiterbauelement verwendet. Das Halbleiterbauelement ist vorzugsweise ein aus der Gruppe MOSFET, IGBT und/oder Bipolartransistor ausgewähltes Leistungshalbleiterbauelement. Für derartige Bauelemente auf einem Substrat eignet sich die oben beschriebene Anordnung besonders. Mit Hilfe der Folien mit den Füllstoffen kann somit eine elektrische Kontaktierung verschiedener Kontaktflächen der Halbleiterbauelemente auf einfache Weise realisiert werden. Darüber hinaus können weitere Funktionen wie die thermische Ableitung von Wärme im Mehrschichtaufbau integriert werden.
  • Das Auflaminieren der Folie führt zu einem innigen und festen Kontakt zwischen der Folie und dem Bauelement und zwischen der Folie und dem Substrat. Wenn die Folie durch das Auflaminieren das Bauelement vollständig bedeckt ist, kann auf diese Weise das Bauelement hermetisch von äußeren Einflüssen abgeschirmt werden. Beispielsweise ist es so möglich, ein Vordringen von Wasser, beispielsweise von feuchter Atmosphäre, bis zum Bauelement zu unterbinden.
  • In einer besonderen Ausgestaltung des Herstellverfahrens erfolgt das Auflaminieren unter Vakuum. Dadurch wird ein besonders inniger und fester Kontakt zwischen der Folie und dem Substrat und dem Bauelement erzeugt. Durch das Auflaminieren unter Vakuum kann sichergestellt werden, dass die Oberflächenkontur, die durch das Substrat und das Bauelement gegeben ist, durch die Folie nachgezeichnet wird. Die Oberflächenkontur der Folie folgt der Oberflächenkontur des Bauelements und des Substrats. Das Auflaminieren erfolgt vorteilhaft in einer Vakuumpresse. Dazu sind Vakuumziehen, hydraulisches Vakuumpressen, Vakuumgasdruckpressen oder ähnliche Laminierverfahren denkbar. Der Druck wird vorteilhaft isostatisch aufgebracht. Das Auflaminieren erfolgt beispielsweise bei Temperaturen von 100°C bis 250°C und einem Druck von 1 bar bis 10 bar. Die genauen Prozessparameter des Auflaminierens, also Druck, Temperatur, Zeit, etc. hängen unter anderem von der Oberflächenkontur des Substrats, des Verbundwerkstoffs der Folie und der Dicke der Folie ab.
  • Als besonders vorteilhaft erweist sich dabei eine Dicke der Folie, die aus dem Bereich von 25 μm bis 150 μm ausgewählt ist. Größere Dicken von bis zu 500 μm sind ebenfalls denkbar. Um eine bestimmte Gesamtdicke zu erhalten, kann das Auflaminieren dünner Folien mehrmals durchgeführt werden.
  • In einer besonderen Ausgestaltung wird während und/oder nach dem Auflaminieren der Folie ein Temperschritt durchgeführt. Denkbar ist beispielsweise, dass eine Folie mit einem nicht oder nur teilweise vernetzten Kunststoff verwendet wird. Durch Temperaturerhöhung wird die Vernetzung des Kunststoffs vorangetrieben. Durch die weitere Vernetzung des Kunststoffs wird der innige Kontakt zwischen der Folie und dem Substrat und dem Bauelement erzeugt. Denkbar ist neben der fortgesetzten Polymerisierung durch Temperaturerhöhung eine fortgesetzte Polymerisierung durch Belichtung.
  • Zur Verbesserung der Haftung der Folie auf dem Bauelement und auf dem Substrat kann vor dem Auflaminieren eine Haftvermittlungsschicht auf der Folie und/oder auf dem Bauelement bzw. auf dem Substrat aufgetragen werden. Denkbar ist dabei ein beliebiger ein- oder mehrkomponentiger Klebstoff. Besonders vorteilhaft erweist sich eine Haftvermittlungsschicht mit einem Polysilan. Durch die Haftvermittlungsschicht wird nicht nur ein form- und kraftschlüssiger, sondern zusätzlich ein stoffschlüssiger Kontakt hergestellt.
  • Als Kunststoff ist jeder beliebige duroplastische und/oder thermoplastische Kunststoff denkbar. Vorzugsweise wird eine Folie mit mindestens einem aus der Gruppe Polyimid, Polyethylen, Polyphenol, Polyetheretherketon und/oder Epoxid ausgewählten Kunststoff verwendet. Die Folie kann dabei Mischungen der genannten Kunststoffe enthalten. Denkbar sind auch Copolymerisate mit diesen Kunststoffen. Im Hinblick auf eine Umweltverträglichkeit werden insbesondere Folien mit halogenfreiem Kunststoff verwendet. Solche Folie enthalten nahezu keine Halogene.
  • Zusammenfassend ergeben sich mit der Erfindung folgende besonderen Vorteile:
    • – Durch die Verwendung von Folien mit Füllstoffen können die verschiedensten Eigenschaften der Folien in gewünschter Weise beeinflusst werden.
    • – Durch Folien mit unterschiedlichen Funktionen können unterschiedliche Funktionen in den Mehrschichtaufbau integriert werden.
    • – Insbesondere zur elektrischen Isolation von Leistungshalbleiterbauelementen in Kombination mit thermischer Kontaktierung der Leistungshalbleiterbauelemente wird ein kompaktes und einfach aufgebautes Modul zugänglich.
    • – Durch die Anpassung des thermischen Ausdehnungskoeffizienten an das Material des Bauelements wird die Zuverlässigkeit des Mehrschichtaufbaus deutlich erhöht.
  • Anhand mehrerer Ausführungsbeispiele und der dazugehörigen Figuren wird die Erfindung im Folgenden näher beschrieben. Die Figuren sind schematisch und stellen keine maßstabsgetreuen Abbildungen dar.
  • 1 bis 3 zeigen jeweils einen Ausschnitt einer Anordnung eines elektrischen Bauelements auf einem Substrat in einem seitlichen Querschnitt.
  • Die Anordnung 1 weist ein elektrisches Bauelement 3 auf einem Substrat 2 auf. Das Substrat 2 ist ein DCB-Substrat mit einer Trägerschicht 21 aus einer Keramik und einer auf der Trägerschicht 21 aufgebrachten elektrisch leitenden Schicht aus Kupfer.
  • Auf der elektrisch leitenden Schicht 22 aus Kupfer ist ein Leistungshalbleiterbauelement 3 in Form eines MOSFETs derart aufgelötet, dass eine Kontaktfläche 31 des Leistungshalbleiterbauelements vom Substrat 2 abgewandt ist. Über die Kontaktfläche 31 ist einer der Kontakte des Leistungshalbeiterbauelements 3 (Source, Gate, Drain) elektrisch kontaktiert.
  • Zur elektrischen Kontaktierung der Kontaktfläche 31 des Leistungshalbleiterbauelements 3 ist eine Verbindungsleitung 4 auf dem Substrat 2 vorhanden. Die Verbindungsleitung 4 dient dabei der elektrischen Kontaktierung der Kontaktfläche 31 des Halbleiterbauelements 3.
  • Auf dem Substrat 2 und dem Leistungshalbleiterbauelement 3 ist eine etwa 50 μm dicke Folie 5 aus einem Verbundwerkstoff derart auflaminiert, dass die Oberflächenkontur 11, die sich aus dem Leistungshalbleiterbauelement 3, der elektrisch leitenden Schicht 22 und der Trägerschicht 21 des DCB-Substrats ergibt, in der Oberflächenkontur 51 eines Teils 52 der Folie 5 abgebildet wird.
  • Zum Herstellen der Schaltungsanordnung 1 wird das Leistungshalbleiterbauelement 3 derart auf der elektrisch leitenden Schicht 22 des DCB-Substrats 2 aufgelötet, dass die Kontaktfläche 31 des Leistungshalbleiterbauelements 3 dem Substrat 2 abgewandt ist.
  • Im Weiteren wird die Folie 5 auf der Kontaktfläche 31 des Halbleiterbauelements 3 und dem Substrat 2 in unter Vakuum auflaminiert. Dabei entsteht eine innige Verbindung zwischen der Folie 5 und dem Halbleiterbauelement 3 bzw. dem Substrat 2. Es entsteht ein form- und kraftschlüssiger Kontakt zwischen der Folie 5 und dem Bauelement 3 bzw. dem Substrat 2. Die Folie 5 verbindet sich mit dem Halbleiterbauelement 3 und dem Substrat 2 derart, dass die Oberflächenkontur 11, die im Wesentlichen durch die Form des Halbleiterbauelements 3 gegeben ist, nachgezeichnet ist.
  • Beispiel 1:
  • Der Verbundwerkstoff der Folie 5 weist als Basismaterial einen Kunststoff aus Polyimid auf. In dem Kunststoff ist pulverförmiges Aluminiumoxid als Füllstoff enthalten. Partikelgröße und Füllgrad des Aluminiumoxidpulvers ist dabei so gewählt, dass eine Koagulationsgrenze überschritten ist. Aufgrund der Wärmeleitfähigkeit des Aluminiumoxids liegt eine Folie 5 vor, über die an eine nicht dargestellte Wärmesenke Wärme abgeleitet werden kann, die im Betrieb des Leistungshalbleiterbauelements 3 entsteht.
  • Gemäß einer ersten Ausführungsform wird im Weiteren in der Folie 5 durch Laserablation mit Hilfe eines CO2-Lasers ein Fenster 53 geöffnet (1). Dadurch wird die Kontaktfläche 31 des Leistungshalbleiterbauelements 3 freigelegt. Nachfolgend wird eine nicht dargestellte, dünne Schicht aus einem elektrisch leitenden Material aus einer Titan-Kupfer-Legierung durch Abscheiden aus der Dampfphase auf der Kontaktfläche 31 und auf Bereichen der Folie 5 aus elektrisch isolierendem Material erzeugt. Zur Erhöhung einer Stromtragfähigkeit wird anschließend eine Schicht aus Kupfer auf der Schicht aus der Titan-Kupfer-Legierung galvanisch abgeschieden. Dabei bildet sich die Verbindungsleitung 4. Es resultiert eine Anordnung aus einem Leistungshalbleiterbauelement 3 auf einem Substrat 2, auf die eine Folie 5 auflaminiert ist. Durch das Fenster 53 der Folie ist die Kontaktfläche 31 des Leistungshalbleiterbauelement 3 elektrisch kontaktiert. Die Folie 5 umgibt das Leistungshalbleiterbauelement 3 derart, dass eine elektrische Isolierung des Leistungshalbleiterbauelements 3 gewährleistet ist. Dies betrifft insbesondere die weiteren, nicht dargestellten elektrischen Kontaktflächen des Leistungshalbleiterbauelements 3. Gleichzeitig ist aufgrund der relativ hohen Wärmeleitfähigkeit des Aluminiumoxids das effiziente Ableiten von Wärme möglich, die im Betrieb des Leistungshalbleiterbauelements entsteht. Darüber hinaus ist durch den Füllstoff der Wärmeausdehnungskoeffizient des Verbundwerkstoffs der Folie 5 an den des Siliziums des Leistungshalbleiterbauelements 3 angepasst. Es resultiert ein stabiler Aufbau mit der auf dem Leistungshalbleiterbauelement 3 und auf dem Substrat 2 auflaminierten Folie 5.
  • Beispiel 2:
  • Im Unterschied zum vorangegangenen Beispiel ist der Füllstoff ein pulverförmiges Metall. Die Folie 5 weist einen ersten Bereich 54 auf, in dem der Füllgrad bzw. eine Dichte des Füllstoffs in der Kunststoff-Matrix aus Polyimid so gering ist, dass die Koagulationsgrenze unterschritten ist. In dem ersten Bereich 54 ist die Folie 5 elektrisch isolierend. Elektrischer Strom wird durch die Folie 5 nicht geleitet. Neben dem ersten Bereich 54 weist die Folie 5 einen zweiten Bereich 55 auf. Dieser zweite Bereich 55 ist über der Kontaktfläche 31 des Leistungshalbleiterbauelements 3 angeordnet. In dem zweiten Bereich 55 ist der Füllgrad bzw. die Dichte des Füllstoffs in der Kunststoffmatrix so hoch, dass die Koagulationsgrenze überschritten ist. In diesem zweiten Bereich 55 kann durch die Folie 5 Strom geleitet werden. Da der zweite Bereich 55 über der Kontaktfläche 31 des Leistungshalbleiterbauelements 3 angeordnet ist, kann der entsprechende Kontakt über den zweiten Bereich 55 der Folie 5 elektrisch angesteuert werden.
  • Zum Herstellen der Anordnung 1 gemäß diesem Beispiel wird eine Folie 5 mit entsprechendem Verbundwerkstoff auflaminiert. Im zweiten Bereich 55 der Folie 5, durch den der elektrische Kontakt der Kontaktfläche 31 des Leistungshalbleiterbauelement hergestellt werden soll, wird während des Auflaminierens mit Hilfe eins Stempels ein Druck derart aufgebracht, dass es zu einem Verdichten des Füllstoffs in diesem zweiten Bereich 55 der Folie 5 kommt. Aufgrund der Verdichtung wird die Koagulationsgrenze überschritten. In diesem Bereich 55 kann durch die Folie 5 Strom geleitet werden. Zur Erhöhung der Stromtragfähigkeit wird auf den zweiten Bereich 55 der Folie 5 eine über 100 μm dicke Schicht aus Kupfer galvanisch abgeschieden.
  • Beispiel 3:
  • Es liegt ein Mehrschichtaufbau vor. Neben der Folie 5 ist eine weitere Folie 6 auf der Anordnung des Leistungshalbleiterbauelements 5 auf dem Substrat 2 derart auflaminiert, dass die Oberflächenkontur 11, die sich aus dem Leistungshalbleiterbauelement 3, der elektrisch leitenden Schicht 22 und der Trägerschicht 21 des DCB-Substrats ergibt, in der weiteren Oberflächenkontur 61 eines weiteren Teils 62 der Folie 6 abgebildet wird.
  • Die Folie 5 besteht aus einem Verbundmaterial gemäß Beispiel 1. Dies bedeutet, dass die Folie 5 elektrisch isolierend und thermisch leitend ist. Die weitere Folie 6 besteht aus einem Verbundmaterial, dessen Basismaterial ebenfalls ein Polyimid ist. In diesem Polyimid sind Kohlenstoff-Nanoröhren mit einem derart großen Füllgrad enthalten, dass die Koagulationsgrenze überschritten ist. Dies bedeutet, dass die weitere Folie elektrisch leitend ist.
  • Zum Herstellen der Anordnung 1 wird auf das Beispiel 1 verwiesen. Nach dem Öffnen des Fensters 53 in der Folie 5 wird die weiter Folie 6 auflaminiert. Aufgrund der elektrischen Leitfähigkeit des Werkstoffs der weiteren Folie 6 wird die Kontaktfläche des Leistungshalbleiterbauelements elektrisch kontaktiert.

Claims (13)

  1. Anordnung (1) eines elektrischen Bauelements (3) auf einem Substrat (2), wobei eine einen Kunststoff aufweisende Folie (5) vorhanden ist und zumindest ein Teil (52) der Folie (5) mit dem Bauelement (3) und dem Substrat (2) derart verbunden ist, dass eine durch das Bauelement (3) und das Substrat (2) gegebene Oberflächenkontur (11) in einer Oberflächenkontur (51) des Teils (52) der Folie (5) abgebildet ist, dadurch gekennzeichnet, dass die Folie (5) einen Verbundwerkstoff mit dem Kunststoff und mindestens einen vom Kunststoff verschiedenen Füllstoff aufweist.
  2. Anordnung nach Anspruch 1, wobei ein thermischer Ausdehnungskoeffizient des Verbundwerkstoffs an einen thermischen Ausdehnungskoeffizienten eines Materials des Bauelements angepasst ist.
  3. Anordnung nach Anspruch 2, wobei der thermische Ausdehnungskoeffizient aus dem Bereich von 7 ppm/K bis 50 ppm/K ausgewählt ist.
  4. Anordnung nach einem der Ansprüche 1 bis 3, wobei der Füllstoff thermisch und/oder elektrisch leitfähig ist.
  5. Anordnung nach einem der Ansprüche 1 bis 4, wobei der Füllstoff pulverförmig und/oder faserförmig ist.
  6. Anordnung nach einem der Ansprüche 1 bis 5, wobei mindestens eine weitere Folie (6) vorhanden ist und zumindest ein weiterer Teil (62) der weiteren Folie (6) derart mit dem Bauelement (3) und dem Substrat (2) verbunden ist, dass die Oberflächenkontur (11) des Bauelements (3) und des Substrats (2) in einer weiteren Oberflächenkontur (61) des weiteren Teils (61) der weiteren Folie (6) abgebildet ist.
  7. Anordnung nach Anspruch 6, wobei die weitere Folie (6) einen weiteren Verbundwerkstoff aufweist, bei dem zumindest ein vom Füllstoff verschiedener weiterer Füllstoff vorhanden ist.
  8. Anordnung nach einem der Ansprüche 1 bis 7, wobei das Bauelement (2) ein Halbleiterbauelement ist.
  9. Anordnung nach Anspruch 8, wobei das Halbleiterbauelement ein aus der Gruppe MOSFET, IGBT und/oder Bipolar-Transistor ausgewähltes Leistungshalbleiterbauelement ist.
  10. Verfahren zum Herstellen einer Anordnung nach einem der Ansprüche 1 bis 9 mit den Verfahrensschritten: a) Bereitstellen einer Anordnung mindestens eines elektrischen Bauelements auf einem Substrat und b) Auflaminieren der Folie mit dem Verbundwerkstoff auf das Bauelement und das Substrat, so dass die durch das Bauelement und das Substrat gebildete Oberflächenkontur in der Oberflächenkontur der Folie abgebildet wird.
  11. Verfahren nach Anspruch 10, wobei das Auflaminieren der Folie unter Vakuum erfolgt.
  12. Verfahren nach Anspruch 10 oder 11, wobei während und/oder nach dem Auflaminieren der Folie ein Temperschritt durchgeführt wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei eine Folie (5) und/oder eine weitere Folie (6) mit mindestens einem aus der Gruppe Polyimid, Polyethylen, Polyphenol, Polyetheretherketon und/oder Epoxid ausgewählten Kunststoff verwendet wird.
DE10335155A 2003-07-31 2003-07-31 Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat Expired - Fee Related DE10335155B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10335155A DE10335155B4 (de) 2003-07-31 2003-07-31 Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat
PCT/EP2004/051460 WO2005013358A2 (de) 2003-07-31 2004-07-12 Anordnung eines elektrischen bauelements auf einem substrat und verfahren zur herstellung der anordnung
US10/566,438 US7649272B2 (en) 2003-07-31 2004-07-12 Arrangement of an electrical component placed on a substrate, and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10335155A DE10335155B4 (de) 2003-07-31 2003-07-31 Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat

Publications (2)

Publication Number Publication Date
DE10335155A1 true DE10335155A1 (de) 2005-03-03
DE10335155B4 DE10335155B4 (de) 2006-11-30

Family

ID=34111806

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335155A Expired - Fee Related DE10335155B4 (de) 2003-07-31 2003-07-31 Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat

Country Status (3)

Country Link
US (1) US7649272B2 (de)
DE (1) DE10335155B4 (de)
WO (1) WO2005013358A2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005034873A1 (de) * 2005-07-26 2007-02-08 Siemens Ag Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung
DE102005037321A1 (de) * 2005-08-04 2007-02-15 Infineon Technologies Ag Halbleiterbauteil mit Leiterbahnen zwischen Halbleiterchip und Schaltungsträger und Verfahren zur Herstellung desselben
DE102007036046A1 (de) * 2007-08-01 2009-02-05 Siemens Ag Planares elektronisches Modul
DE102009017732A1 (de) * 2009-04-11 2010-10-21 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit einer Randpassivierung und Verfahren zu dessen Herstellung
DE102013219433A1 (de) * 2013-09-26 2015-03-26 Siemens Aktiengesellschaft Elektronisches Leistungsmodul mit elastischen Kontakten und Stapelaufbau mit einem solchen Leistungsmodul
DE102017104926A1 (de) 2017-03-08 2018-09-13 Olav Birlem Verbindung für einen Sensor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041100A1 (de) * 2005-08-30 2007-03-08 Siemens Ag Halbleiterstruktur mit einem lateral funktionalen Aufbau
US20070148467A1 (en) * 2005-12-23 2007-06-28 World Properties, Inc. Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9113276U1 (de) * 1991-10-04 1992-03-05 Export-Contor Außenhandelsgesellschaft mbH, 8500 Nürnberg Elektronische Schaltungsanordnung
DE4401608C1 (de) * 1994-01-20 1995-07-27 Siemens Ag Thermisch leitende, elektrisch isolierende Klebeverbindung, Verfahren zu deren Herstellung und deren Verwendung
DE69113108T2 (de) * 1990-05-07 1996-05-09 Du Pont Elektronisches System enthaltend Komponente, die durch einen thermisch leitfähigen Klebstoff verbunden sind.
DE19800460A1 (de) * 1998-01-08 1999-04-29 Siemens Ag Befestigung eines Halbleiterkörpers auf einer Leiterplatte
DE19756887A1 (de) * 1997-12-19 1999-07-01 Siemens Ag Kunststoffverbundkörper
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110285A3 (de) 1982-11-27 1985-11-21 Prutec Limited Verbindung integrierter Schaltungen
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
DE9109295U1 (de) 1991-04-11 1991-10-10 Export-Contor Außenhandelsgesellschaft mbH, 8500 Nürnberg Elektronische Schaltungsanordnung
DE4132947C2 (de) 1991-10-04 1998-11-26 Export Contor Ausenhandelsgese Elektronische Schaltungsanordnung
GB2269059A (en) 1992-07-18 1994-01-26 Central Research Lab Ltd Insulation displacement anisotropic electrical connection.
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5449427A (en) 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
EP0714125B1 (de) * 1994-11-24 1999-12-29 Dow Corning Toray Silicone Company Limited Verfahren zur Herstellung eines Halbleiterbauelements
US5675310A (en) * 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
JPH0914870A (ja) 1995-06-26 1997-01-17 Sumitomo Precision Prod Co Ltd 流下液膜式熱交換器
JP3783791B2 (ja) * 1995-11-21 2006-06-07 日立化成工業株式会社 接続部材および該接続部材を用いた電極の接続構造・接続方法
US6160714A (en) 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
DE19800462C1 (de) 1998-01-08 1999-06-17 Siemens Ag Verfahren zum Synchronisieren einer elektronischen Einrichtung zur Funktionsüberwachung eines Mikroprozessors sowie elektronische Einrichtung zur Durchführung des Verfahrens
JP3830860B2 (ja) 2001-05-31 2006-10-11 松下電器産業株式会社 パワーモジュールとその製造方法
US6541378B1 (en) 2001-11-06 2003-04-01 Lockheed Martin Corporation Low-temperature HDI fabrication
US7108914B2 (en) * 2002-07-15 2006-09-19 Motorola, Inc. Self-healing polymer compositions
DE10235771A1 (de) 2002-08-05 2004-02-26 Texas Instruments Deutschland Gmbh Gekapselter Chip und Verfahren zu seiner Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69113108T2 (de) * 1990-05-07 1996-05-09 Du Pont Elektronisches System enthaltend Komponente, die durch einen thermisch leitfähigen Klebstoff verbunden sind.
DE9113276U1 (de) * 1991-10-04 1992-03-05 Export-Contor Außenhandelsgesellschaft mbH, 8500 Nürnberg Elektronische Schaltungsanordnung
DE4401608C1 (de) * 1994-01-20 1995-07-27 Siemens Ag Thermisch leitende, elektrisch isolierende Klebeverbindung, Verfahren zu deren Herstellung und deren Verwendung
DE19756887A1 (de) * 1997-12-19 1999-07-01 Siemens Ag Kunststoffverbundkörper
DE19800460A1 (de) * 1998-01-08 1999-04-29 Siemens Ag Befestigung eines Halbleiterkörpers auf einer Leiterplatte
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 2003 051 573 A Patent Abstract of Japan
JP 2003051573 A Patent Abstract of Japan *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005034873A1 (de) * 2005-07-26 2007-02-08 Siemens Ag Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung
US7932585B2 (en) 2005-07-26 2011-04-26 Siemens Aktiengesellschaft Electrical component and film composite laminated on the component and method for production
DE102005034873B4 (de) * 2005-07-26 2013-03-07 Siemens Aktiengesellschaft Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung
DE102005037321A1 (de) * 2005-08-04 2007-02-15 Infineon Technologies Ag Halbleiterbauteil mit Leiterbahnen zwischen Halbleiterchip und Schaltungsträger und Verfahren zur Herstellung desselben
DE102005037321B4 (de) * 2005-08-04 2013-08-01 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
DE102007036046A1 (de) * 2007-08-01 2009-02-05 Siemens Ag Planares elektronisches Modul
DE102009017732A1 (de) * 2009-04-11 2010-10-21 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit einer Randpassivierung und Verfahren zu dessen Herstellung
DE102013219433A1 (de) * 2013-09-26 2015-03-26 Siemens Aktiengesellschaft Elektronisches Leistungsmodul mit elastischen Kontakten und Stapelaufbau mit einem solchen Leistungsmodul
DE102013219433B4 (de) 2013-09-26 2019-05-29 Siemens Aktiengesellschaft Elektronisches Leistungsmodul mit elastischen Kontakten und Stapelaufbau mit einem solchen Leistungsmodul
DE102017104926A1 (de) 2017-03-08 2018-09-13 Olav Birlem Verbindung für einen Sensor

Also Published As

Publication number Publication date
DE10335155B4 (de) 2006-11-30
US20060197222A1 (en) 2006-09-07
US7649272B2 (en) 2010-01-19
WO2005013358A3 (de) 2005-07-21
WO2005013358A2 (de) 2005-02-10

Similar Documents

Publication Publication Date Title
DE10335153B4 (de) Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
DE102004018476B4 (de) Leistungshalbleiteranordnung mit kontaktierender Folie und Anpressvorrichtung
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
DE102016106137A1 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE10335155B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich
DE10336747A1 (de) Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE10342295B4 (de) Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102005034873B4 (de) Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung
WO2006056149A1 (de) Substrat
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
WO2004077547A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
EP1987536B1 (de) Verfahren zur selektiven herstellung von folienlaminaten zum packaging und zur isolation von ungehäusten elektronischen bauelementen und funktionsstrukturen
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
DE102019111816A1 (de) Verfahren zur herstellung eines bauelements und bauelement
DE102019126623B4 (de) Leistungselektronische Schalteinrichtung mit einer Vergussmasse
WO2005096374A1 (de) Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses
DE102019113762B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102021003748A1 (de) Anordnung zur Kühlung eines Hochvoltbauteils
WO2007025859A2 (de) Halbleiterstruktur mit einem lateral funktionalen aufbau

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SIEMENS AG, 80333 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee