DE102005034873B4 - Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung - Google Patents

Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung Download PDF

Info

Publication number
DE102005034873B4
DE102005034873B4 DE102005034873A DE102005034873A DE102005034873B4 DE 102005034873 B4 DE102005034873 B4 DE 102005034873B4 DE 102005034873 A DE102005034873 A DE 102005034873A DE 102005034873 A DE102005034873 A DE 102005034873A DE 102005034873 B4 DE102005034873 B4 DE 102005034873B4
Authority
DE
Germany
Prior art keywords
film
composite
conductor
component
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005034873A
Other languages
English (en)
Other versions
DE102005034873A1 (de
Inventor
Dr. Amigues Laurence
Michael Kaspar
Herbert Schwarzbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102005034873A priority Critical patent/DE102005034873B4/de
Priority to EP06764127A priority patent/EP1908106A1/de
Priority to US11/989,528 priority patent/US7932585B2/en
Priority to PCT/EP2006/064061 priority patent/WO2007012558A1/de
Publication of DE102005034873A1 publication Critical patent/DE102005034873A1/de
Application granted granted Critical
Publication of DE102005034873B4 publication Critical patent/DE102005034873B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

Anordnung (1) mindestens eines elektrischen Bauelements (2) und mindestens eines auf einer Bauelementoberfläche (21) des Bauelements (2) auflaminierten Folienverbunds (3), der mindestens eine elektrisch isolierende Isolier-Kunststofffolie (31) aufweist, wobei der Folienverbund (3) mindestens eine elektrisch leitende Leiter-Kunststofffolie (32) mit einem elektrisch leitfähigen Leiterwerkstoff aufweist, dadurch gekennzeichnet, dass die Leiter-Kunststofffolie (32) einen aus dem Bereich von einschließlich 1·108 Ω bis einschließlich 1·1013 Ω ausgewählten elektrischen Oberflächenwiderstand aufweist.

Description

  • Die Erfindung betrifft eine Anordnung mindestens eines elektrischen Bauelements und mindestens eines auf einer Bauelementoberfläche des Bauelements auflaminierten Folienverbunds, der mindestens eine elektrisch isolierende Isolier-Kunststofffolie aufweist. Daneben wird ein Verfahren zum Herstellen der Anordnung angegeben.
  • Eine derartige Anordnung ist beispielsweise aus DE 103 35 155 A1 bekannt. Das Bauelement ist ein Leistungshalbleiterbauelement, das auf einem Substrat aufgebracht ist. Das Leistungshalbleiterbauelement verfügt über eine elektrische Kontaktfläche, die dem Substrat abgekehrt ist. Auf das Leistungshalbleiterbauelement und auf das Substrat ist ein Folienverbund aus mehreren elektrisch isolierenden Isolier-Kunststofffolien auflaminiert. Das Auflaminieren der einzelnen Isolier-Kunststofffolien erfolgt unter Vakuum. Dadurch entsteht ein besonders fester und inniger Kontakt zwischen dem Leistungshalbleiterbauelement, dem Substrat und dem Folienverbund. Durch das Auflaminieren ist eine Oberflächenkontur, die durch eine Bauelementoberfläche des Leistungshalbleiterbauelements und eine Substratoberfläche des Substrats gegeben ist, durch eine Oberflächenkontur des Folienverbunds abgebildet, die der Bauelementoberfläche und der Substratoberfläche abgekehrt ist. Es wird die durch das Bauelement und das Substrat vorgegebene Topographie abgebildet.
  • Das Leistungshalbleiterbauelement ist derart auf das Substrat aufgelötet, dass eine elektrischen Kontaktfläche des Bauelements dem Substrat abgekehrt ist. Die elektrische Kontaktfläche des Leistungshalbleiterbauelements ist mit Hilfe einer elektrischen Verbindungsleitung elektrisch kontaktiert. Die elektrische Verbindungsleitung wird von einer großflächigen, elektrischen Verbindungsbahn gebildet, die auf dem Folienverbund aufgebracht und durch ein Fenster des Folienverbunds geführt ist.
  • Beim Anlegen einer Betriebsspannung an die Verbindungsbahn von hunderten bis wenigen tausend Volt kann es an einer Kante oder Ecke der auf dem Folienverbund liegenden Verbindungsbahn zu einem hohen lateralen elektrischen Feld kommen. Das hohe elektrische Feld kann an Luft zu einer Gleitentladung auf dem Folienverbund führen. Aufgrund der Gleitentladung kann es zu einer Schädigung des Folienverbunds kommen.
  • Aufgabe der vorliegenden Erfindung ist es, aufzuzeigen, wie bei der oben beschriebenen Anordnung eine Wahrscheinlichkeit für das Auftreten von Gleitentladungen verringert werden kann.
  • Zur Lösung der Aufgabe wird eine Anordnung mindestens eines elektrischen Bauelements und mindestens eines auf einer Bauelementoberfläche des Bauelements auflaminierten Folienverbunds angegeben, der mindestens eine elektrisch isolierende Isolier-Kunststofffolie aufweist. Die Anordnung ist dadurch gekennzeichnet, dass der Folienverbund mindestens eine elektrisch leitende Leiter-Kunststofffolie mit mindestens einem elektrisch leitfähigen Leiterwerkstoff aufweist. Vorzugsweise bildet die elektrisch leitende Leiter-Kunststofffolie eine Folienoberfläche des Folienverbunds.
  • Zur Lösung der Aufgabe wird auch ein Verfahren zum Herstellen der Anordnung mit folgenden Verfahrensschritten angegeben: a) Bereitstellen des elektrischen Bauelements mit einer Bauelementoberfläche und b) Erzeugen des auflaminierten Folienverbunds auf der Bauelementoberfläche.
  • Die grundlegende Idee der Erfindung besteht darin, einen Folienverbund bereitzustellen, der über die Isolier-Kunststofffolie elektrisch isolierend wirkt und darüber hinaus über die Leiter-Kunststofffolie eine gewisse elektrische Leitfähigkeit aufweist. Aufgrund der elektrischen Leitfähigkeit der Leiter-Kunststofffolie werden laterale elektrische Feldstärken an Leiterbahnkanten deutlich gesenkt. Die Leiter-Kunststofffolie verhindert den Aufbau elektrischer Felder. Auf der Folienverbund-Oberfläche des Folienverbunds auftretende elektrische Ladung kann abfließen.
  • In einer besonderen Ausgestaltung weist der Folienverbund mindestens eine weitere isolierende Isolier-Kunststofffolie und/oder mindestens eine weitere elektrisch leitende Leiter-Kunststofffolie mit einem weiteren elektrisch leitfähigen Leiterwerkstoff auf. Der Folienverbund weist mehrere elektrisch leitende und/oder mehrere elektrisch isolierende Kunststofffolien auf. Dabei können eine oder mehrere Leiter-Kunststofffolien und/oder eine oder mehrere isolierende Isolier-Kunststofffolien vorhanden sein. Die Leiter-Kunststofffolien sind dabei derart im Folienverbund angeordnet, dass es im Betrieb des elektrischen Bauelements zu keinen hohen elektrischen Feldern kommt, die an Luft zu Gleitentladungen auf der Isolationsschicht führen könnten. Dies bedeutet, dass die Leiter-Kunststofffolien vorzugsweise äußere Schichten einer Sandwich-Struktur bilden. Die inneren Schichten der Sandwich-Struktur werden von den Isolier-Kunststofffolien gebildet. Die Isolier-Kunststofffolien sind zwischen den Leiter-Kunststofffolien angeordnet.
  • Die elektrisch leitenden Leiter-Kunststofffolien weisen eine geringe elektrische Leitfähigkeit auf. Sie sind hochohmige Leiterfolien. In einer besonderen Ausgestaltung weisen die Leiter-Kunststofffolie und/oder die weitere Leiter-Kunststofffolie einen aus dem Bereich von einschließlich 1·108 Ω bis einschließlich 1·1013 Ω und insbesondere einen aus dem Bereich von einschließlich 1·1010 Ω bis einschließlich 1·1013 Ω ausgewählten elektrischen Oberflächenwiderstand auf. Der Oberflächenwiderstand ist so gering, dass auftretende elektrische Ladung abfließen kann. Dies betrifft insbesondere Ecken und Kanten des elektrischen Bauelements, auf das der Folienverbund auflaminiert ist. Dies betrifft insbesondere aber auch Ecken und Kanten einer elektrischen Verbindungsleitung zur elektrischen Kontaktierung des Bauelements. Gerade auch hier können im Betrieb besonders hohe elektrische Felder auftreten.
  • Der elektrisch leitfähige Leiterwerkstoff und/oder der weitere elektrisch leitfähige Leiterwerkstoff können beliebige organische oder anorganische Leiterwerkstoffe sein. In einer besonderen Ausgestaltung weist der Leiterwerkstoff und/oder der weitere Leiterwerkstoff elementaren Kohlenstoff auf. Der Kohlenstoff liegt beispielsweise als Ruß oder als Graphit in einem Teilchenverbund vor (siehe unten). Daneben können der Leiterwerkstoff und/oder der weitere Leiterwerkstoff auch ein Leiterpolymer sein. Denkbar sind auch metallische und keramische Leiterwerkstoffe.
  • Gemäß einer besonderen Ausgestaltung weisen die Leiter-Kunststofffolie einen Teilchenverbund mit einem Basiskunststoff und dem Leiterwerkstoff und/oder die weitere Kunststofffolie einen weiteren Teilchenverbund mit einem weiteren Basiskunststoff und dem weiteren Leiterwerkstoff als Füllstoff auf. Wesentlicher Bestandteil der Leiter-Kunststofffolien sind Verbundmaterialien. Der Teilchenverbund bzw. der weitere Teilchenverbund besteht zumindest aus zwei Phasen. Eine der Phasen wird vom jeweiligen Basiskunststoff gebildet. Im jeweiligen Basiskunststoff ist der jeweilige Leiterwerkstoff als Pulver enthalten und wenn möglich homogen verteilt. Ein mittlerer Partikeldurchmesser des Pulvers richtet sich dabei u. a. nach der Folienstärke der jeweiligen Leiter-Kunststofffolie. Beispielsweise liegt der durchschnittliche Partikeldurchmesser bei einer Folienstärke von etwa 20 μm vorzugsweise bei weniger als 1 μm. Besonders Ruß oder Graphit eignen sich als elektrisch leitfähige Füllstoffe. Diese Materialien führen dazu, dass die Leiter-Kunststofffolie schwarz wird. Die Wahrscheinlichkeit für eine Schädigung der Leiter-Kunststofffolie durch Licht, insbesondere durch UV-Licht wird deutlich erniedrigt. Darüber hinaus verbessert die schwarze Kunststofffolie die Verwendung der Laserablation für das Öffnen von Fenstern im Folienverbund zur elektrischen Kontaktierung (siehe unten). Ebenso können Überreste der Laserablation leichter erkannt und entfernt werden.
  • Prinzipiell ist es möglich, für jede der Kunststofffolien unterschiedliche Basismaterialien zu verwenden. Im Hinblick auf einen besonders festen und innigen Kontakt innerhalb des Folienverbunds ist es von besonderem Vorteil, für alle bzw. für mehrere Kunststofffolien den gleichen Basiskunststoff zu verwenden. Dies verringert die Wahrscheinlichkeit des Auftretens eines Delaminationsprozesses zwischen den Kunststofffolien des Folienverbunds. Gemäß einer besonderen Ausgestaltung weist daher die Isolier-Kunststofffolie den Basiskunststoff des Teilchenverbunds der Leiter-Kunststofffolie und/oder den weiteren Basiskunststoff der weiteren Leiter-Kunststofffolie auf. Insbesondere sind auch der Basiskunststoff und der weitere Basiskunststoff identisch. Als Basiskunststoffe sind beliebige Thermoplasten, Duroplasten und Mischungen davon denkbar. Solche Basiskunststoffe sind beispielsweise Polyimid (PI), Polyethylen (PE), Polyphenol und Epoxide.
  • Die bisherigen Ausführungen beziehen sich im Wesentlichen auf Gleichstromanwendungen. Im Hinblick auf Hochfrequenzanwendungen, die sowohl Gleich- als auch Wechselströme beinhalten können, ist es besonders vorteilhaft, hochdielektrisches Material in den Leiter-Kunststofffolien mit zu verarbeiten. Das hochdielektrische Material, das ebenfalls als Füllstoff in den Leiter-Kunststofffolien verwendet wird, dient zur Regulierung der hochfrequenten elektrischen Wechselfelder, die bei Hochfrequenzanwendungen auftreten können. In einer besonderen Ausgestaltung weisen daher die Leiter-Kunststofffolie und/oder die weitere Leiter-Kunststofffolie mindestens einen dielektrischen Füllstoff mit einer relativen Dielektrizitätskonstante von über 10 und insbesondere von über 50 auf. Der dielektrische Füllstoff basiert beispielsweise auf dem Barium-Strontium-Titanat-System. Bei dieser Keramik sind Barium und Strontium in unterschiedlichen Anteilen zueinander enthalten. Denkbar sind auch reines Bariumtitanat oder reines Strontiumtitanat.
  • Die Folienstärken der Kunststofffolien des Folienverbunds richten sich nach verschiedenen Gesichtspunkten. So spielt die Laminierbarkeit bzw. die Verarbeitbarkeit der Kunststofffolien eine wichtige Rolle. Darüber hinaus ist es wichtig, die Folienstärken der Kunststofffolien derart zu wählen, dass die nötigen elektrischen bzw. dielektrischen Eigenschaften der einzelnen Kunststofffolien erzielt werden. So wird beispielsweise über die Folienstärke der Isolier-Kunststofffolien die Durchschlagfestigkeit des Folienverbunds gesteuert. In Abhängigkeit vom Basiskunststoff können die Folienstärken 10 μm bis 150 μm betragen. Vorzugsweise ist Folienstärke der Isolier-Kunststofffolie aus dem Bereich von 20 μm bis 100 μm ausgewählt.
  • Bei den Leiter-Kunststofffolien ist es wichtig, durch die Auswahl der Folienstärke für eine benötigte elektrische Oberflächenleitfähigkeit zu sorgen. In einer besonderen Ausgestaltung weisen die Leiter-Kunststofffolie und die weitere Leiter-Kunststofffolie eine Folienstärke auf, die aus dem Bereich von einschließlich 1 μm bis einschließlich 50 μm und insbesondere aus dem Bereich von einschließlich 5 μm bis einschließlich 20 μm ausgewählt ist. Beispielsweise beträgt der elektrische Widerstand der Leiter-Kunststofffolie weniger als 1011 Ω·cm. Bei einer Folienstärke (Schichtdicke) von 10 μm würde ein Oberflächenwiderstand von unter 1·1013 Ω resultieren. Dieser Oberflächenwiderstand genügt beispielsweise, um eine elektrische Aufladung der Folienverbund-Oberfläche durch einen auftretenden Leckstrom bei Gleichspannung von mehreren hundert V zu verhindern. Für Wechselstrom kann auch ein niedrigerer Oberflächenwiderstand nötig sein, um zusätzlich kapazitive Umladeströme abzuführen.
  • Gemäß einer besonderen Ausgestaltung stehen das Bauelement und die Kunststofffolie oder das Bauelement und die Leiter-Kunststofffolien in direktem Kontakt miteinander. Elektrische Ladung, die gewollt oder ungewollt auf dem Bauelement auftritt, kann auf diese Weise effizient abgeleitet werden. Zu bevorzugen ist ein Mehrschichtaufbau des Folienverbunds aus mindestens zwei Leiter-Kunststofffolien und einer zwischen den Kunststofffolien angeordneten Isolier-Kunststofffolien.
  • Gemäß einer besonderen Ausgestaltung werden zum Erzeugen des auflaminierten Folienverbunds folgende weitere Verfahrensschritte durchgeführt: c) Bereitstellen eines vorgefertigten Folienverbunds und d) Auflaminieren des vorgefertigten Folienverbunds auf die Bauelementoberfläche des Bauelements. Der Folienverbund wird vor dem Auflaminieren hergestellt. Das Auflaminieren erfolgt vorzugsweise unter Vakuum. Dadurch wird ein besonders fester und inniger Kontakt zwischen der Bauelementoberfläche und dem Folienverbund hergestellt.
  • Gemäß einer weiteren Variante des Herstellverfahrens werden zum Erzeugen des auflaminierten Folienverbunds einzelne Kunststofffolien des Folienverbunds auflaminiert. Die einzelnen Kunststofffolien können dabei in einem einzigen Laminierungsschritt auflaminiert werden. Dazu werden die Kunststofffolien übereinander auf das Bauelement gelegt. Anschließend wird laminiert, wobei der Folienverbund entsteht. Denkbar ist auch, dass die Kunststofffolien nacheinander in separaten Laminierschritten auflaminiert und zum Folienverbund verarbeitet werden.
  • Die Anordnung kann ein beliebiges elektrisches Bauelement aufweisen, beispielsweise eine elektrische Verbindungsleitung oder einen Kondensator. In einer besonderen Ausgestaltung ist das Bauelement ein Halbleiterbauelement und insbesondere ein Leistungshalbleiterbauelement. Das Leistungshalbleiterbauelement ist aus der Gruppe IGBT, Diode, MOSFET, Tyristor und Bipolartransistor ausgewählt. Gerade diese Leistungshalbleiterbauelemente werden bei Spannungen von einigen hundert V bis kV betrieben. Mit Hilfe des Folienverbunds wird das Auftreten von Feldspitzen insbesondere an Ecken und Kanten effizient unterdrückt.
  • In einer besonderen Ausgestaltung ist das Bauelement auf einem Substrat angeordnet und der Folienverbund derart auf der Bauelementoberfläche des Bauelements und auf einer Substratoberfläche des Substrats auflaminiert ist, dass eine Oberflächenkontur, die von der Bauelementoberfläche des Bauelements und von der Substratoberfläche des Substrats gebildet ist, in einer Oberflächenkontur des Folienverbunds abgebildet ist, die der Bauelementoberfläche und der Substratoberfläche abgekehrt ist. Die Oberflächenkontur (Topographie) des Bauelements und des Substrats wird durch den Folienverbund abgeformt. Der Folienverbund folgt der Oberflächenkontur des Bauelements und des Substrats. Dies betrifft insbesondere Ecken und Kanten des Bauelements und des Substrats. Ein Abformen der Oberflächenkontur des Bauelements und des Substrats wird dadurch erreicht, dass der Folienverbund auf das Bauelement und auf das Substrat auflaminiert wird (siehe oben).
  • In einer besonderen Ausgestaltung ist zur Kontaktierung der elektrischen Kontaktfläche des Bauelements eine elektrische Durchkontaktierung durch den Folienverbund vorhanden. Beispielsweise ist das Bauelement auf einem Substrat aufgebracht. Die Durchkontaktierung kann ein Bestandteil einer elektrischen Verbindungsleitung zur elektrischen Kontaktierung der Kontaktfläche des Bauelements sein, die dem Substrat abgekehrt ist. Zum Herstellen einer derartigen Anordnung wird beispielsweise nach dem Auflaminieren des Folienverbunds mindestens ein Fenster im Folienverbund geöffnet. Durch das Öffnen des Fensters wird die elektrische Kontaktfläche des Bauelements freigelegt. Das Öffnen des Fensters erfolgt beispielsweise durch Laserablation oder durch einen Photolithographieprozess. Nachfolgend wird elektrisch leitfähiges Leitermaterial abgeschieden.
  • Bei einem elektrischen Bauelement in Form eines Halbleiterbauelements bzw. Leistungshalbleiterbauelements hat es sich bewährt, unterschiedliche Leitermaterialien zu einer mehrschichtigen Verbindungsleitung abzuscheiden. Die Verbindungsleitung besteht aus übereinander angeordneten Metallisierungsschichten. Beispielsweise besteht die Kontaktfläche des Leistungshalbleiterbauelements aus Aluminium. Eine unterste Metallisierungsschicht, die direkt auf die Kontaktfläche des Leistungshalbleiterbauelements aufgebracht wird, besteht beispielsweise aus Titan und fungiert als Haftvermittlungsschicht. Eine darüber angeordnete Metallisierungsschicht besteht aus einer Titan-Wolfram-Legierung, die als Sperrschicht für Kupfer-Ionen fungiert. Zusätzlich wird noch eine Kupferschicht aufgetragen. Die genannten Metallisierungsschichten werden mit Hilfe von Dampfabscheideverfahren, insbesondere mit Hilfe von PVD (Physical Vapour Deposition)- oder CVD (Chemical Vapour Deposition) mit Schichtdicken von unter 50 nm erzeugt. Die letzte Kupferschicht fungiert als so genannte Seed-Layer für eine galvanische abzuscheidende Kupferschicht. Diese Kupferschicht, deren Schichtdicke bis zu einigen hundert μm betragen kann, sorgt für eine notwendige Stromtragfähigkeit, insbesondere im Hinblick auf die Ansteuerung von Leistungshalbleiterbauelementen.
  • Zusammenfassend ergeben sich mit der Erfindung folgende wesentlichen Vorteile:
    • – Der Folienverbund ist aufgrund der elektrischen Isolier-Kunststofffolie in Dickenrichtung elektrisch isoliert. Mit der elektrischen Leiter-Kunststofffolie wird für eine laterale elektrische Leitfähigkeit des Folienverbunds gesorgt. Somit können am Folienverbund auftretende elektrische Ladungen lateral abgeführt werden.
    • – Insbesondere durch die Anordnung der Leiter-Kunststofffolie an einer Oberfläche des Folienverbunds kann die laterale Feldstärke an Leiterbahnkanten so weit gesenkt werden, dass die Isolationsfestigkeit der Luft nicht überschritten wird. Als Folge davon unterbleiben Gleitentladungen.
    • – Bei der großflächigen Kontaktierung elektrischer Bauelemente mit Hilfe der Laminiertechnik zum Herstellen von Modulen kann auf einen Verguss des Moduls zur zusätzlichen elektrischen Isolierung verzichtet werden.
    • – Steht die elektrisch leitfähige Leiter-Kunststofffolie direkt mit dem Bauelement, beispielsweise einem Leistungshalbleiterbauelement, in Kontakt, wird an Kanten des Bauelements die Höhe der auftretenden elektrischen Felder verringert. Zudem wird das Problem von Teilentladungen verringert, die beispielsweise an einer Grenzfläche zwischen einen Keramiksubstrat und dem Bauelement auftreten können. Teilentladungen können die Ursache für das Ablösen des auflaminierten Folienverbundes sein.
    • – Zum Herstellen kann auf bisher bekannte Laminiertechniken zurückgegriffen werden.
    • – Die Leiter-Kunststofffolie verhindert eine elektrische Aufladung des Folienverbunds bei der Verarbeitung.
  • Anhand mehrerer Ausführungsbeispiele und der dazugehörigen Figuren wird die Erfindung im Folgenden näher beschrieben. Die Figuren sind schematisch und stellen keine maßstabsgetreuen Abbildungen dar.
  • 1 und 2 zeigt jeweils einen Ausschnitt einer Anordnung in einem seitlichen Querschnitt.
  • 3 zeigt einen Ausschnitt eines Folienverbunds der Anordnung in einem seitlichen Querschnitt.
  • Die Ausführungsbeispiele betreffen jeweils eine Anordnung 1 mindestens eines elektrischen Bauelements 2 und mindestens eines auf einer Bauelementoberfläche 21 des Bauelements 2 auflaminierten Folienverbunds 3.
  • Das elektrische Bauelement 2 ist ein Leistungshalbleiterbauelement in Form eines MOSFETs. In einer dazu alternativen Ausführungsform ist das Leistungshalbleiterbauelement 2 ein IGBT.
  • Der Folienverbund 3 weist einen Mehrschichtaufbau mit mindestens einer elektrisch isolierenden Isolier-Kunststofffolie 31 und mindestens einer elektrisch leitenden Leiter-Kunststofffolie 32 auf.
  • Die Leiter-Kunststofffolie 32 besteht aus elektrisch hochohmig leitendem Material. Dieses hochohmig leitende Material ist ein Teilchenverbund aus einem elektrisch isolierenden Basiskunststoff und pulverförmigen, elektrisch leitfähigen Leiterwerkstoff als Füllstoff. Der Leiterwerkstoff ist pulverförmiger elementarer Kohlenstoff. Ein mittlerer Teilchendurchmesser des pulverförmigen Kohlenstoffs liegt bei unter 1 μm. In einem dazu alternativen Ausführungsbeispiel ist der Leiterwerkstoff ein pulverförmiges Metall mit entsprechenden Teilchendurchmessern. Ein Füllstoffgehalt des elementaren Kohlenstoffs bzw. des Metalls am jeweiligen Teilchenverbund und eine Folienstärke 321 der elektrisch leitenden Leiter-Kunststofffolie sind jeweils derart gewählt, dass ein elektrischer Oberflächenwiderstand der Leiter-Kunststofffolie von etwa 1·1011 Ω resultiert. Die Folienstärke 321 der Leiter-Kunststofffolie beträgt etwa 10 μm.
  • Weitere Ausführungsbeispiele ergeben sich dadurch, dass der Teilchenverbund der Leiter-Kunststofffolie zusätzlich einen pulverförmigen dielektrischen Füllstoff mit einer relativen Dielektrizitätskonstante von über 50 aufweist. Der dielektrische Füllstoff ist ein Barium-Strontium-Titanat. Der durchschnittliche Teilchendurchmesser des Barium-Strontium-Titanat-Pulvers liegt ebenfalls bei unter 1 μm. Diese Ausführungsform ist besonders für Hochfrequenz-Anwendungen im MHz- bis GHz-Bereich vorteilhaft.
  • Die Isolier-Kunststofffolie 31 besteht aus dem Basiskunststoff der Leiter-Kunststofffolie 32. In einer dazu alternativen Ausführungsform besteht die Isolier-Kunststofffolie 31 aus einem anderen Kunststoff, als der Basiskunststoff der Leiter-Kunststofffolie 32.
  • Der Folienverbund 3 ist derart auf der Bauelementoberfläche 21 Leistungshalbleiterbauelements 2 auflaminiert, dass die Isolier-Kunststofffolie 31 direkt mit der Bauelementoberfläche 21 in Kontakt steht (1). In einer dazu alternativen, nicht dargestellten Ausführungsform steht nicht die Isolier-Kunststofffolie 32, sondern die Leiter-Kunststofffolie 32 direkt mit der Bauelementoberfläche 21 in Kontakt.
  • Weitere Ausführungsbeispiele ergeben sich dadurch, dass mindestens eine weitere Isolier-Kunststofffolien 33 und/oder mindestens eine weitere Leiter-Kunststofffolien 34 verwendet werden. Gemäß 2 besteht der Folienverbund 3 aus einer Leiter-Kunststofffolie 32, einer weiteren Leiter-Kunststofffolie 34 und einer zwischen den Leiter-Kunststofffolien 32 und 34 angeordneten Isolier-Kunststofffolie 31. Die weitere Leiter-Kunststofffolie 34 ist identisch zur Leiter-Kunststofffolie 34. Dies bedeutet, dass der weitere Teilchenverbund der weiteren Leiter-Kunststofffolie 34 der gleiche Teilchenverbund ist, aus dem die Leiter-Kunststofffolie 32 besteht. Darüber hinaus sind die Folienstärke 321 der Leiter-Kunststofffolie und die Folienstärke 341 der weiteren Leiter-Kunststofffolie gleich. Somit resultieren gleiche elektrische Oberflächenwiderstände für die beiden Leiter-Kunststofffolien 32 und 34. Aufgrund dieser symmetrischen Sandwich-Struktur ergibt sich der weitere Vorteil, dass beim Herstellen keine Verwechslung der Seiten beim Auflaminieren des Folienverbunds auftreten kann. Der Folienverbund 3 ist derart auf das Leistungshalbleiterbauelement 2 auflaminiert, dass die weitere Leiter-Kunststofffolie 34 direkt mit der Bauelementoberfläche 21 des Leistungshalbeiterbauelements 2 in Kontakt steht.
  • Weitere Ausführungsbeispiele ergeben sich durch die Verwendung von weiteren Leiter-Kunststofffolien 34 und weiteren Isolier-Kunststofffolien 33. Die Anordnung 1 weist einen auf die Bauelementoberfläche 21 auflaminierten Folienverbund 3 mit einer Vielzahl von verschiedenen Kunststofffolien 31, 32, 33 und 34 auf. In 3 ist ein Folienverbund 3 dargestellt, der neben der Isolier-Kunststofffolie 31 eine weitere, zwischen den Leiter-Kunststofffolien 32 und 34 angeordnete Isolier-Kunststofffolie 33 aufweist. Die Folienstärken 311 und 331 der Isolier-Kunststofffolien 31 und 33 betragen jeweils etwa 50 μm. In dazu alternativen Ausführungsbeispielen weisen die Isolier-Kunststofffolien 31 und 32 unterschiedliche Folienstärken 311 und 331 auf. Gleiches gilt für die Folienstärken 321 und 341 der Leiter-Kunststofffolien 32 und 34. Gemäß einer ersten Ausführungsform weisen alle Kunststofffolie 31, 32, 33 und 34 den gleichen Kunststoff auf. In einer dazu alternativen Ausführungsform weisen die Kunststofffolien 31, 32, 33 und 34 unterschiedliche Kunststoffe auf.
  • Das Leistungshalbleiterbauelement 2 ist derart auf einem Subrat 4 aufgebracht, dass eine elektrische Kontaktfläche 22 des Leistungshalbleiterbauelements 2 vom Substrat abgekehrt ist (1). Das Substrat 4 ist ein DCB(Direct Copper Bonding)-Substrat. Bei dem DCB-Substrat 4 ist eine Keramikschicht 42 beidseitig mit Kupferschichten 43 versehen. Auf die Kupferschicht 43 ist das Leistungshalbleiterbauelement 2 aufgelötet. Die Kupferschicht 43 dient der elektrischen Kontaktierung einer weiteren, dem Substrat 4 zugekehrten elektrischen Kontaktfläche 25 des Leistungshalbleiterbauelements 2.
  • Das Leistungshalbleiterbauelement 2 ist Bestandteil eines nicht dargestellten, gesamten Moduls, bei dem mehrere Leistungshalbleiterbauelemente 2 auf einem einzigen, gemeinsamen Substrat 4 angeordnet und verdrahtet sind.
  • Die vom Substrat 4 wegweisende elektrische Kontaktfläche 22 des Leistungshalbleiterbauelements 2 ist großflächig elektrisch kontaktiert. Dazu wird der Folienverbund 3 derart auf die Bauelementoberfläche 21 des Leistungshalbleiterbauelements 2 und die Substratoberfläche 41 des Substrats 4 auflaminiert, dass eine Oberflächenkontur 24, die vom der Bauelementoberfläche 21 des Leistungshalbleiterbauelement 2 und von der Substratoberfläche 41 des Substrats 4 gebildet wird, in der Oberflächenkontur 35 des Folienverbunds 3 abgebildet wird, die der Bauelementoberfläche 21 des Leistungshalbleiterbauelements 2 und der Substratoberfläche 41 des Substrats 4 abgekehrt ist. Es wird ein vorgefertigter Folienverbund 3 auflaminiert. In einer dazu alternativen Ausführungsform werden die Isolier-Kunststofffolie 31 und die Leiter-Kunststofffolie 32 einzeln auflaminiert, so dass der Folienverbund 3 beim Auflaminieren entsteht. Es wird kein vorgefertigter Folienverbund 3 auflaminiert.
  • Nachdem Auflaminieren wird in den Folienverbund 3 zum Freilegen der Kontaktfläche 22 des Leistungshalbleiterbauelements 2 Material des Folienverbunds 3 abgetragen. Dies erfolgt durch Laserablation. In einer dazu alternativen Ausführung wird zum Abtragen des Materials ein Photolithographie-Verfahren benutzt. Durch das Abtragen des Materials entsteht im Folienverbund 3 ein Fenster 37. Die Kontaktfläche 22 des Leistungshalbleiterbauelements 2 ist frei zugänglich. Eine frei zugängliche Kontaktfläche 22 wird in einer zu den beschriebenen Verfahren alternativen Ausführungsform durch Auflaminieren eines vorgefertigten Folienverbunds 3 erhalten, der bereits das Fenster 37 für die freie Zugänglichkeit der Kontaktfläche 22 aufweist.
  • Nach dem Freilegen der Kontaktfläche 22 wird eine elektrische Verbindungsleitung 23 zur elektrischen Kontaktierung der Kontaktfläche 21 auf der Kontaktfläche 22 und auf dem Folienverbund 3 aufgebracht. Dabei wird die elektrische Durchkontaktierung 36 durch den Folienverbund 3 gebildet. Dazu werden auf der Kontaktfläche 21 und auf einer Folienoberfläche des Folienverbunds 3, die dem Substrat 4 und dem Leistungshalbleiterbauelement 2 abgekehrt ist, elektrisch leitende Materialien mehrschichtig aufgebracht. Das Aufbringen erfolgt mittels PVD, wobei eine Titanschicht als Haftvermittlungsschicht, eine Titan-Wolfram-Schicht als Barrierenschicht für Kupferionen und eine Kupferschicht mit Schichtdicken von jeweils unter 50 nm entstehen. Die mittels PVD abgeschiedene Kupferschicht fungiert als Seed-Layer für anschließend galvanisch mit einer Schichtdicke von etwa 200 μm abgeschiedenes Kupfer. Diese galvanisch abgeschiedene Kupferschicht sorgt für eine für den Betrieb des Leitungshalbleiterbauelements 2 notwendige Stromtragfähigkeit.

Claims (16)

  1. Anordnung (1) mindestens eines elektrischen Bauelements (2) und mindestens eines auf einer Bauelementoberfläche (21) des Bauelements (2) auflaminierten Folienverbunds (3), der mindestens eine elektrisch isolierende Isolier-Kunststofffolie (31) aufweist, wobei der Folienverbund (3) mindestens eine elektrisch leitende Leiter-Kunststofffolie (32) mit einem elektrisch leitfähigen Leiterwerkstoff aufweist, dadurch gekennzeichnet, dass die Leiter-Kunststofffolie (32) einen aus dem Bereich von einschließlich 1·108 Ω bis einschließlich 1·1013 Ω ausgewählten elektrischen Oberflächenwiderstand aufweist.
  2. Anordnung (1) nach Anspruch 1, wobei die elektrisch leitende Leiter-Kunststofffolie (32) eine Folienverbund-Oberfläche des Folienverbunds (3) bildet.
  3. Anordnung (1) nach Anspruch 1 oder 2, wobei der Folienverbund (3) mindestens eine weitere elektrische isolierende Isolier-Kunststofffolie (33) und/oder mindestens eine weitere elektrisch leitende Leiter-Kunststofffolie (34) mit einem weiteren elektrisch leitfähigen Leiterwerkstoff aufweist.
  4. Anordnung (1) nach Anspruch 3, wobei die weitere Leiter-Kunststofffolie (34) einen aus dem Bereich von einschließlich 1·108 Ω bis einschließlich 1·1013 Ω und insbesondere einen aus dem Bereich von einschließlich 1·1010 Ω bis einschließlich 1·1013 Ω ausgewählten elektrischen Oberflächenwiderstand aufweist.
  5. Anordnung (1) nach einem der Ansprüche 1 bis 4, wobei der Leiterwerkstoff und/oder der weitere Leiterwerkstoff elementaren Kohlenstoff aufweisen.
  6. Anordnung (1) nach einem der Ansprüche 1 bis 5, wobei die Leiter-Kunststofffolie (32) einen Teilchenverbund mit einem Basiskunststoff und dem Leiterwerkstoff und/oder die weitere Leiter-Kunststofffolie (34) einen weiteren Teilchenverbund mit einem weiteren Basiskunststoff und dem weiteren Leiterwerkstoff als weiteren Füllstoff aufweist.
  7. Anordnung (1) nach Anspruch 6, wobei die Isolier-Kunststofffolie (31) und/oder die weitere Isolier-Kunststofffolie (33) den Basiskunststoff des Teilchenverbunds der Leiter-Kunststofffolie (32) und/oder den weiteren Basiskunststoff des weiteren Teilchenverbunds der weiteren Leiter-Kunststofffolie (34) aufweisen.
  8. Anordnung (1) nach einem der Ansprüche 1 bis 7, wobei die Leiter-Kunststofffolie (32) und/oder die weitere Leiter-Kunststofffolie (34) mindestens einen dielektrischen Füllstoff mit einer relativen Dielektrizitätskonstante von über 10 und insbesondere von über 50 aufweist.
  9. Anordnung (1) nach einem der Ansprüche 1 bis 8, wobei die Leiter-Kunststofffolie (32) und/oder die weitere Leiter-Kunststofffolie (34) eine Folienstärke (321, 341) aufweisen, die aus dem Bereich von einschließlich 1 μm bis einschließlich 50 μm und insbesondere aus dem Bereich von einschließlich 5 μm bis einschließlich 20 μm ausgewählt ist.
  10. Anordnung (1) nach einem der Ansprüche 1 bis 9, wobei das Bauelement (2) auf einem Substrat angeordnet ist und der Folienverbund (3) derart auf der Bauelementoberfläche (21) des Bauelements (2) und auf einer Substratoberfläche des Substrats auflaminiert ist, dass eine Oberflächenkontur, die von der Bauelementoberfläche (21) des Bauelements (2) und von der Substratoberfläche des Substrats gebildet ist, in einer Oberflächenkontur des Folienverbunds (3) abgebildet ist, die der Bauelementoberfläche und der Substratoberfläche abgekehrt ist.
  11. Anordnung (1) nach einem der Ansprüche 1 bis 10, wobei das Bauelement (2) eine elektrische Kontaktfläche (22) aufweist, die über eine elektrische Durchkontaktierung durch den Folienverbund (3) hindurch kontaktiert ist.
  12. Anordnung (1) nach einem der Ansprüche 1 bis 11, wobei das Bauelement (2) ein Halbleiterbauelement ist.
  13. Anordnung (1) nach Anspruch 12, wobei das Halbleiterbauelement ein aus der Gruppe IGBT, Diode, MOSFET, Tyristor und Bipolartransistor ausgewähltes Leistungshalbleiterbauelement ist.
  14. Verfahren zum Herstellen der Anordnung (1) nach einem der Ansprüche 1 bis 13 mit folgenden Verfahrensschritten: a) Bereitstellen des elektrischen Bauelements (2) mit der Bauelementoberfläche (21) und b) Erzeugen des auflaminierten Folienverbunds (3) auf der Bauelementoberfläche (21).
  15. Verfahren nach Anspruch 14, wobei zum Erzeugen des auflaminierten Folienverbunds (3) folgende weitere Verfahrensschritte durchgeführt werden: c) Bereitstellen eines vorgefertigten Folienverbunds (3) und d) Auflaminieren des vorgefertigten Folienverbunds (3) auf die Bauelementoberfläche (21) des Bauelements (2).
  16. Verfahren nach Anspruch 14 oder 15, wobei zum Erzeugen des auflaminierten Folienverbunds (3) einzelne Kunststofffolien (31...34) des Folienverbunds (3) auflaminiert werden.
DE102005034873A 2005-07-26 2005-07-26 Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung Expired - Fee Related DE102005034873B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005034873A DE102005034873B4 (de) 2005-07-26 2005-07-26 Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung
EP06764127A EP1908106A1 (de) 2005-07-26 2006-07-10 Anordnung eines elektrischen bauelements und eines auf dem bauelement auflaminierten folienverbunds und verfahren zur herstellung der anordnung
US11/989,528 US7932585B2 (en) 2005-07-26 2006-07-10 Electrical component and film composite laminated on the component and method for production
PCT/EP2006/064061 WO2007012558A1 (de) 2005-07-26 2006-07-10 Anordnung eines elektrischen bauelements und eines auf dem bauelement auflaminierten folienverbunds und verfahren zur herstellung der anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005034873A DE102005034873B4 (de) 2005-07-26 2005-07-26 Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung

Publications (2)

Publication Number Publication Date
DE102005034873A1 DE102005034873A1 (de) 2007-02-08
DE102005034873B4 true DE102005034873B4 (de) 2013-03-07

Family

ID=37057023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005034873A Expired - Fee Related DE102005034873B4 (de) 2005-07-26 2005-07-26 Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung

Country Status (4)

Country Link
US (1) US7932585B2 (de)
EP (1) EP1908106A1 (de)
DE (1) DE102005034873B4 (de)
WO (1) WO2007012558A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006056361B4 (de) 2006-11-29 2012-08-16 Infineon Technologies Ag Modul mit polymerhaltigem elektrischen Verbindungselement und Verfahren
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate
EP2302676A1 (de) * 2009-09-29 2011-03-30 ABB Technology AG Hochleistungshalbleiterbauelement
DE102013215592A1 (de) * 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Leistungselektronische Schaltung mit planarer elektrischer Kontaktierung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335155A1 (de) * 2003-07-31 2005-03-03 Siemens Ag Anordnung eines elektrischen Bauelements auf einem Substrat und Verfahren zur Herstellung der Anordnung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS508999Y1 (de) * 1970-06-18 1975-03-18
US4872825A (en) 1984-05-23 1989-10-10 Ross Milton I Method and apparatus for making encapsulated electronic circuit devices
US5041319A (en) 1989-06-20 1991-08-20 Conductive Containers, Inc. Static protective laminated material
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
US5414299A (en) * 1993-09-24 1995-05-09 Vlsi Technology, Inc. Semi-conductor device interconnect package assembly for improved package performance
US6211554B1 (en) * 1998-12-08 2001-04-03 Littelfuse, Inc. Protection of an integrated circuit with voltage variable materials
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US6965071B2 (en) * 2001-05-10 2005-11-15 Parker-Hannifin Corporation Thermal-sprayed metallic conformal coatings used as heat spreaders
DE10342295B4 (de) 2003-09-12 2012-02-02 Infineon Technologies Ag Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
KR101201928B1 (ko) * 2004-05-17 2012-11-16 톰슨 라이센싱 유기 발광 다이오드
JP4888861B2 (ja) * 2005-11-17 2012-02-29 光照 木村 電流検出型熱電対等の校正方法および電流検出型熱電対
WO2009016906A1 (ja) * 2007-07-30 2009-02-05 Murata Manufacturing Co., Ltd. 弾性波装置及びその製造方法
US7952848B2 (en) * 2008-04-04 2011-05-31 Littelfuse, Inc. Incorporating electrostatic protection into miniature connectors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335155A1 (de) * 2003-07-31 2005-03-03 Siemens Ag Anordnung eines elektrischen Bauelements auf einem Substrat und Verfahren zur Herstellung der Anordnung

Also Published As

Publication number Publication date
WO2007012558A1 (de) 2007-02-01
EP1908106A1 (de) 2008-04-09
DE102005034873A1 (de) 2007-02-08
US20100044889A1 (en) 2010-02-25
US7932585B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
DE10335153B4 (de) Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
DE102012202765B3 (de) Halbleitermodul
EP2308274A1 (de) Leiterplatine mit elektronischem bauelement
DE102018104972B4 (de) Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements
DE102005034873B4 (de) Anordnung eines elektrischen Bauelements und eines auf dem Bauelement auflaminierten Folienverbunds und Verfahren zur Herstellung der Anordnung
DE102016226231A1 (de) Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät
DE102013226544A1 (de) Halbleitervorrichtung
DE102021106991B3 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls und leistungselektronische Anordnung hiermit
DE10335155B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat
DE10342295B4 (de) Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102014208526B4 (de) Elektronikbaugruppe
DE102022109792B4 (de) Leistungshalbleitermodul
DE10109548B4 (de) Schaltungsanordnung zum Schalten von Strömen
DE102020127606B4 (de) Leistungselektronische Schalteinrichtung mit einer Wärmeleiteinrichtung und Verfahren zu ihrer Herstellung
EP3417539B1 (de) Stromrichter
DE102011089740B4 (de) Leistungsmodul
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
DE102008026347A1 (de) Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
DE102021211519B4 (de) Elektronische Baugruppe
DE102020121033B4 (de) Leistungselektronische Schalteinrichtung, Leistungshalbleitermodul damit und Verfahren zur Herstellung
WO2006067013A1 (de) Halbleitermodul mit geringer thermischer belastung
DE102004007009A1 (de) Verfahren zur Herstellung eines Leistungsmoduls und Leistungsmodul
DE102021125216A1 (de) Leistungshalbleitermodul mit einer Gleichspannungsanschlusseinrichtung
DE102019118421A1 (de) Leistungselektronische Schalteinrichtung mit einem Verbindungsmittel und mit einem Leistungshalbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130608

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee