DE102005041100A1 - Halbleiterstruktur mit einem lateral funktionalen Aufbau - Google Patents

Halbleiterstruktur mit einem lateral funktionalen Aufbau Download PDF

Info

Publication number
DE102005041100A1
DE102005041100A1 DE200510041100 DE102005041100A DE102005041100A1 DE 102005041100 A1 DE102005041100 A1 DE 102005041100A1 DE 200510041100 DE200510041100 DE 200510041100 DE 102005041100 A DE102005041100 A DE 102005041100A DE 102005041100 A1 DE102005041100 A1 DE 102005041100A1
Authority
DE
Germany
Prior art keywords
layer
component
substrate
arrangement according
lateral area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200510041100
Other languages
English (en)
Inventor
Karl Weidner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE200510041100 priority Critical patent/DE102005041100A1/de
Priority to PCT/EP2006/065363 priority patent/WO2007025859A2/de
Publication of DE102005041100A1 publication Critical patent/DE102005041100A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Anordnung mit einem Substrat (1), auf dem mindestens ein elektronisches Bauelement (2) angeordnet ist, wobei sich lateral entlang der Substrat- und/oder Bauelementoberfläche eine Schicht (3), insbesondere Folie, erstreckt. DOLLAR A Die Anordnung zeichnet sich dadurch aus, dass die Schicht (3) je Lateralbereich (4) bestimmte homogene Eigenschaften aufweist, die von Lateralbereich (4) zu Lateralbereich (4) variabel sind.

Description

  • Die vorliegende Erfindung betrifft eine Anordnung gemäß dem Oberbegriff des Hauptanspruchs sowie ein Verfahren zur Erzeugung einer derartigen Anordnung.
  • Die vorliegende Erfindung betrifft insbesondere Halbleiterstrukturen, die mittels planarer Verbindungsverfahren bzw. Ankontaktierungsverfahren erzeugt wurden. Diese sind beispielsweise in der WO 03/030247 beschrieben. Gemäß derartiger Verfahren schließt eine gleichmäßig über die Topografie eines Substrats und auf diesem angeordneten elektronischen Bauelementen auflaminierte Folie in einer vorbestimmten Schichtdicke die Bauteile ein. Eine solche beispielsweise durch Laminieren aufgebrachte Folie bildet gemäß herkömmlicher planarer Verbindungsverfahren eine Isolierung für die Ankontaktierung.
  • Gemäß herkömmlichen planaren Verbindungsverfahren und gemäß derart erzeugten Anordnungen wird lediglich eine homogene, einheitlich dicke Folie zur Isolierung verwendet. Auf diese Weise kann eine derartige Folie nur einheitlich bestimmte Funktionen bereitstellen. Eine Bereitstellung unterschiedlicher Funktionen entlang der Folie und entlang der Substratoberfläche ist herkömmlich nicht erzeugbar. Das heißt lateral werden lediglich einheitliche Funktionen bereitgestellt. Das heißt, die Isolierschicht bzw. Isolierfolie erfüllt lediglich einheitliche Funktionen hinsichtlich beispielsweise der Isolierung, des thermisch mechanischen Verhaltens, der elektrischen Kontaktierung beispielsweise von Source, Gate und Drain. Bauelemente werden bei herkömmlichen planaren Verbindungsverfahren mit Silikon oder einer homogenen Isolierschicht abgedeckt.
  • Alternativ kann beispielsweise ein Leistungshalbleitermodul mehrere auf einem Substrat und mit unterschiedlichen Verbindungsverfahren zusammengefasste, miteinander verschaltete, elektrisch steuerbare Bauelemente aufweisen. Derartige Bauelemente sind beispielsweise MOSFETs, IGBTs, passive Bauelemente, Sensoren oder sonstige Halbleiterbauelemente.
    •
  • Es ist damit Aufgabe der vorliegenden Erfindung bei Anordnungen mit auf einem Substrat angeordneten elektronischen Bauelementen, die Anordnung derart bereitzustellen, dass verschiedene Bauelemente hinsichtlich deren verschiedenen Funktionen und Anforderungen auf einfache und wirksame Weise optimiert sind.
  • Die Aufgabe wird durch eine Anordnung gemäß dem Hauptanspruch gelöst und die Anordnung wird gemäß den Verfahrensansprüchen geschaffen. Weitere vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen.
  • Lateral bedeutet allgemein seitlich. In Verbindung mit Bauelementen ist in Richtung zu den Seiten des Bauelements gemeint. Die auf einer Substratoberfläche angeordneten elektronischen Bauelemente erstrecken sich lateral und zudem lateral entlang der Substratoberfläche bzw. parallel zur Substratoberfläche. Lateralbereich bedeutet ein sich entlang der Substratoberfläche erstreckender Abschnitt, der einem freien Substratoberflächenbereich und/oder einem Bauelementeoberflächenbereich zugeordnet ist.
  • Entlang eines Lateralbereiches kann eine auf dem Substrat und/oder auf mindestens einem Bauelement aufgebrachte Schicht homogene Eigenschaften aufweisen. Durch verschiedene Eigenschaften verschiedener Lateralbereiche können unterschiedliche Schichtfunktionen verwirklicht werden. Eine Funktion kann beispielsweise eine elektrische und/oder thermische Isolierung sein. Weitere Funktionen sind durch ein erforderliches thermisch mechanisches Verhalten von Bauelement und/oder Schicht oder durch eine erforderliche elektrische Kontaktierung beispielsweise von Source, Gate und Drain bestimmt.
  • Mit einer vorteilhaften lateralen Ausgestaltung der Schicht bzw. der Folie, beispielsweise mit angepassten Schichtdicken, können die benötigten variablen Funktionen bereitgestellt werden.
  • Gemäß einer vorteilhaften Ausgestaltung sind Eigenschaften einer Schicht eines Lateralbereichs beispielsweise elektrische und/oder thermische Eigenschaften. Dies können beispielsweise elektrische und/oder thermische Isoliereigenschaften sein. Weitere Eigenschaften können durch eine bestimmte Dicke und/oder ein bestimmtes Mischungsverhältnis eines Verbundwerkstoffes mit einem in der Schicht enthaltenen Kunststoff und/oder mit einem Anteil mindestens eines von einem in der Schicht enthaltenen Kunststoff verschiedenen Füllstoffs bestimmt sein. Diese Eigenschaften können von Lateralbereich zu Lateralbereich verändert und damit den geforderten Aufgabenstellungen angepasst werden. Damit ist auf einfache Weise eine laterale Funktionsanpassung ermöglicht. Auf diese Weise wird ebenso die Zuverlässigkeit der erzeugten Halbleiterstruktur erhöht. Es ist eine vereinfachte Verarbeitung möglich. Es ist ebenso ein vereinfachtes Herstellen möglich. Die Eigenschaften können zudem beispielsweise das thermische und/oder mechanische Verhalten in einem Lateralbereich betreffen. Die Eigenschaften betreffen ebenso elektrische Eigenschaften bzw. das Isolierverhalten. Durch hermetisch dichte Schichtbereiche oder Isolierschichtbereiche kann beispielsweise das Eindringen von Gas oder Flüssigkeiten verhindert werden. Weitere Eigenschaften betreffen die Integration von Kühlfunktionen bzw. Kühleigenschaften. Zu den Eigenschaften bzw. zu der Bereitstellung von bestimmten Funktionen wird insbesondere auf die WO 2005/013358 verwiesen, deren Inhalt hiermit vollständig in diese Anmeldung eingeführt wird.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung ist mindestens ein Übergangsbereich mindestens eines Bauelements zum Substrat mit einer zusätzlichen Isolierung ausgebildet. Die zusätzliche elektrische Isolierung kann ebenso an einem Randbereich und/oder an einem Kantenbereich eines Bauelements geschaffen sein. Die Eigenschaft der Schicht im Lateralbereich kann zusätzlich eine elektrische Isoliereigenschaft sein. Auf diese Weise können unerwünschte elektrische Verbindungen oder Kontakte in diesem Lateralbereich wirksam verhindert werden. Die zusätzliche Isolierung ist insbesondere bei Halbleiterchips für deren Kantenisolierung zur Vermeidung von Kurzschlüssen vorteilhaft verwendbar.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung weist die Schicht Öffnungen zu Bauelementanschlüssen auf, die zur elektrischen Verbindung planar ankontaktiert sind. Damit kann ein kompakter Aufbau der Anordnung bewirkt werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung sind die elektronischen Bauelemente Halbleiterstrukturen wie beispielsweise LEDs, MOSFETs, IGBTs, passive Bauelemente und/oder Sensoren.
  • Gemäß einer vorteilhaften Ausgestaltung wird bei einem Verfahren zur Erzeugung der vorstehend definierten Anordnung die Lateralbereiche aufweisende Schicht zuerst räumlich getrennt von Substrat und Bauelementanordnung vorgefertigt, und danach gleichzeitig mit einem Verfahrenschritt auf Substrat und Bauelement aufgebracht. Auf diese Weise können zusätzliche Verfahrensschritte vermieden werden.
  • Gemäß einer alternativen Ausgestaltung können die Lateralbereiche der Schicht ebenso einzeln zeitlich aufeinander folgend in mehreren Verfahrensschritten auf Substrat und Bauelement aufgebracht werden.
  • Gemäß einer vorteilhaften Ausgestaltung erfolgt ein Aufbringen der Schicht mittels Auflaminieren. Dieses Verfahren ist einfach und sehr wirksam.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt zusätzlich in einem Lateralbereich mittels Dispensen und/oder eines Ink-Jet-Verfahrens die Ausbildung einer elektrischen Isolierung an einem Übergang mindestens eines Bauelements zum Substrat und/oder an einem Randbereich und/oder an einem Kantenbereich eines Bauelements.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung werden vor dem Auflaminieren auf der Schicht elektrisch leitende Schichten und/oder elektronische Bauelemente aufgebracht. Dadurch kann eine komplexe Anordnung auf einfache Weise kompakt geschaffen werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung wird eine Schicht, insbesondere lateral, strukturiert. Damit können weitere Funktionen im Lateralbereich integriert sein, wie beispielsweise die Erzeugung von weiteren Halbleiterstrukturen oder elektrischen Kontakten.
    •
  • Die vorliegende Erfindung wird anhand eines Ausführungsbeispiels in Verbindung mit der Figur näher beschrieben. Es zeigt:
  • 1 ein Ausführungsbeispiel einer erfindungsgemäßen Anordnung.
  • Die 1 zeigt ein Substrat 1, auf dem elektronische Bauelemente 2 angeordnet sind. Über diese dadurch erzeugte Halbtopografie ist eine Schicht 3, beispielsweise eine Isolierschicht 3, aufgebracht. Dabei ist diese Isolierschicht 3 in vier verschiedene hinsichtlich ihrer Eigenschaften homogene Lateralbereiche 4 aufgeteilt. Diese erstrecken sich lateral bzw. entlang der Substratoberfläche über der Topografie. Jeder homogene Abschnitt der Isolierschicht 3 ist auf diese Weise einem Lateralbereich 4 zugeordnet. Ein Abschnitt der Isolierschicht 3 eines Lateralbereichs 4 weist homogene Eigenschaften auf. Dies kann beispielsweise die Dicke sein. Weitere Eigenschaften können ein Mischungsverhältnis eines Verbundwerkstoffes mit dem Kunststoff des Bereichs der Isolierschicht 3 und/oder ein Anteil mindestens eines vom Kunststoff des Bereichs der Isolierschicht 3 verschiedenen Füllstoffs sein. Auf diese Weise kann die Schicht 3 als eine Funktionsschicht bzw. Funktionsfolie in variabler Dicke bzw. mit lateral veränderlichen Eigenschaften bereitgestellt werden. Zudem zeigt 1 eine zusätzliche Isolierung 5 von Übergangsbereichen mindestens eines elektronischen Bauelements 3 auf das Substrat 1. Diese Isolierungen können mittels Dispensen bzw. mittels eines Ink-Jet-Verfahrens erzeugt werden.
  • Ein Verbundwerkstoff kann aus dem Kunststoff der Isolierschicht 3 und dem Füllstoff bestehen. Der Kunststoff bildet eine Matrix, in die der Füllstoff eingebettet ist. Der Füllstoff dient dabei in erster Linie nicht als Streckungsmittel. Vielmehr ist mit dem Füllstoff eine chemische, elektrische und/oder mechanische Eigenschaft zugänglich, die allein mit einem Kunststoff nicht erreicht werden könnte. So kann mit Hilfe des Füllstoffs eine chemische Beständigkeit des Verbundwerkstoffs gegenüber einer reaktiven Substanz verbessert werden. Ebenso kann eine verbesserte Adhäsion der Schicht 3 beziehungsweise Folie am Halbleiterbauelement 2 und/oder am Substrat 1 erzielt werden. Denkbar ist auch die Verwendung eines elektrisch und/oder thermisch leitfähigen Füllstoffs, der zu einem elektrisch und/oder thermisch leitfähigen Verbundwerkstoff führt. Weiterhin kann durch Zugabe entsprechender Füllstoffe ein Elastizitäts-Modul des Schichtmaterials beziehungsweise Folienmaterials beeinflusst werden. Im Vergleich zu einer Folie aus einem reinen Basismaterial kann die Elastizität der Folie mit Hilfe des Füllstoffs erhöht oder verringert werden. Weitere mit dem Füllstoff beeinflussbare Eigenschaften des Verbundwerkstoffs beziehungsweise der Schicht 3 oder der Folie aus dem Verbundwerkstoff sind Presseigenschaften, Gasdurchlässigkeit, Druckfestigkeit, Dimensionsverhalten und Dielektrizitätszahl des Verbundwerkstoffs der Schicht 3 oder Folie. Diese Eigenschaften beziehen sich sowohl auf die Verarbeitbarkeit der Folie als auch auf die Funktionen der Folie im fertigen Mehrschichtaufbau. Durch die Verwendung eines Gemisches aus mehreren Füllstoffen können mehrere Eigenschaften der Folie gleichzeitig in gewünschter Weise beeinflusst werden. Ein elektronisches Bauelement 2 kann ein Halbleiterbauelement sein.
  • Als Füllstoff ist ein beliebiger organischer oder anorganischer Füllstoff denkbar. Beispielsweise ist der Füllstoff selbst ein organisches Polymer (Kunststoff). Der anorganische Füllstoff kann ein beliebiges Metall sein. Anorganische Verbindungen, beispielsweise Carbonate, Oxide, Sulfide und dergleichen, kommen ebenfalls zum Einsatz. Schließlich sind auch metallorganische Verbindungen, beispielsweise siliziumorganische Verbindungen, als Füllstoff möglich.
  • Der Füllstoff ist vorzugsweise pulverförmig oder faserförmig. Ein Durchmesser der Füllstoffpartikel beträgt einige nm bis hin zu wenigen um. Der Durchmesser der Füllstoffpartikel ist, genauso wie die Art des Füllstoffs und ein Gehalt des Füllstoffs im Basismaterial, so bemessen, dass ein Verbundwerkstoff mit einer bestimmten Eigenschaft und damit eine Folie mit einer bestimmten Eigenschaft resultieren. Insbesondere sind die Art, die Form und der Gehalt des Füllstoffs so gewählt, dass die Folie oder Schicht 3 auflaminiert werden kann. Dies bedeutet, dass auch bei Verwendung des Füllstoffs eine Elastizität der Folie erzeugt bleibt, so dass die Folie der Oberflächenkontur von Bauelement 2 und Substrat 1 folgen kann. Die Folie ist dabei insbesondere derart gestaltet, dass ein Höhenunterschied von bis zu 500 μm überwunden werden kann. Der Höhenunterschied ist unter anderem durch die Topologie des Substrats 1 und durch die auf dem Substrat 1 aufgebrachten Bauelemente 2 gegeben. Der Füllstoff kann beispielsweise elektrisch und/oder thermisch leitfähig sein. Zur Bereitstellung weiterer Eigenschaften wird erneut auf die WO 2005/013358 verwiesen.

Claims (11)

  1. Anordnung mit einem Substrat (1), auf dem mindestens ein elektronisches Bauelement (2) angeordnet ist, wobei sich lateral entlang der Substrat- und/oder Bauelementoberfläche eine Schicht (3), insbesondere Folie, erstreckt, dadurch gekennzeichnet, dass die Schicht (3) je Lateralbereich (4) bestimmte homogene Eigenschaften aufweist, die von Lateralbereich (4) zu Lateralbereich (4) variabel sind.
  2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Eigenschaften der Schicht (3) eines Lateralbereichs (4) eine elektrische und/oder thermische Eigenschaft und/oder eine Dicke und/oder ein Mischungsverhältnis eines Verbundwerkstoffes mit einem in der Schicht (3) enthaltenen Kunststoff und/oder ein Anteil mindestens eines von einem in der Schicht (3) enthaltenen Kunststoff verschiedenen Füllstoffs ist/sind.
  3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass mindestens ein Übergangsbereich mindestens eines Bauelements (2) zum Substrat (1) und/oder ein Randbereich und/oder ein Kantenbereich eines Bauelements (2) eine zusätzliche Isolierung (5) aufweist.
  4. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schicht (3) Öffnungen zu Bauelementanschlüssen aufweist, die zur elektrischen Verbindung planar ankontaktiert sind.
  5. Anordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass elektronische Bauelemente (2) Halbleiter wie beispielsweise LEDs, MOSFETs, IGBTs passive Bauelemente und/oder Sensoren sind.
  6. Verfahren zur Erzeugung einer Anordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Lateralbereiche (4) aufweisende Schicht (3) zuerst räumlich getrennt von Substrat (1) und Bauelement (2) vorgefertigt wird, und danach gleichzeitig in einem Verfahrenschritt auf Substrat (1) und Bauelement (2) aufgebracht wird.
  7. Verfahren zur Erzeugung einer Anordnung nach einem oder mehreren der vorangehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Lateralbereiche (4) der Schicht (3) einzeln zeitlich aufeinander folgend in mehreren Verfahrensschritten auf Substrat (1) und Bauelement (2) aufgebracht werden.
  8. Verfahren nach Anspruch 6 oder 7, gekennzeichnet durch Aufbringen der Schicht (3) mittels Auflaminieren.
  9. Verfahren nach einem der Ansprüche 6 bis 8, gekennzeichnet durch mittels Dispensen und/oder eines Ink-Jet-Verfahrens erfolgendes Erzeugen einer zusätzlichen elektrischen Isolierung (5) an einem Übergang mindestens eines Bauelements (2) zum Substrat (1) und/oder an einem Randbereich und/oder an einem Kantenbereich eines Bauelements (2).
  10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass vor dem Auflaminieren auf der Schicht (3) elektrisch leitende Schichten und elektronische Bauelemente aufgebracht werden.
  11. Verfahren nach einem oder mehreren der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die Schicht (3) strukturiert wird.
DE200510041100 2005-08-30 2005-08-30 Halbleiterstruktur mit einem lateral funktionalen Aufbau Withdrawn DE102005041100A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200510041100 DE102005041100A1 (de) 2005-08-30 2005-08-30 Halbleiterstruktur mit einem lateral funktionalen Aufbau
PCT/EP2006/065363 WO2007025859A2 (de) 2005-08-30 2006-08-16 Halbleiterstruktur mit einem lateral funktionalen aufbau

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510041100 DE102005041100A1 (de) 2005-08-30 2005-08-30 Halbleiterstruktur mit einem lateral funktionalen Aufbau

Publications (1)

Publication Number Publication Date
DE102005041100A1 true DE102005041100A1 (de) 2007-03-08

Family

ID=37398874

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510041100 Withdrawn DE102005041100A1 (de) 2005-08-30 2005-08-30 Halbleiterstruktur mit einem lateral funktionalen Aufbau

Country Status (2)

Country Link
DE (1) DE102005041100A1 (de)
WO (1) WO2007025859A2 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0202279B1 (de) * 1984-11-17 1989-08-02 Messerschmitt-Bölkow-Blohm Gesellschaft mit beschränkter Haftung Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
WO2005013358A2 (de) * 2003-07-31 2005-02-10 Siemens Aktiengesellschaft Anordnung eines elektrischen bauelements auf einem substrat und verfahren zur herstellung der anordnung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
JP3153638B2 (ja) * 1992-06-26 2001-04-09 三菱電機株式会社 圧接型半導体装置及びその製造方法並びに熱補償板
FR2818800B1 (fr) * 2000-12-21 2003-04-04 Gemplus Card Int Interconnexion par organe deformable pour dispositif electronique
DE10235771A1 (de) * 2002-08-05 2004-02-26 Texas Instruments Deutschland Gmbh Gekapselter Chip und Verfahren zu seiner Herstellung
DE10342295B4 (de) * 2003-09-12 2012-02-02 Infineon Technologies Ag Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0202279B1 (de) * 1984-11-17 1989-08-02 Messerschmitt-Bölkow-Blohm Gesellschaft mit beschränkter Haftung Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
WO2005013358A2 (de) * 2003-07-31 2005-02-10 Siemens Aktiengesellschaft Anordnung eines elektrischen bauelements auf einem substrat und verfahren zur herstellung der anordnung

Also Published As

Publication number Publication date
WO2007025859A2 (de) 2007-03-08
WO2007025859A3 (de) 2007-04-26

Similar Documents

Publication Publication Date Title
DE102010036915B4 (de) Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben
DE102018207955B4 (de) Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
EP2050131B1 (de) Verfahren zur erzeugung einer elektrischen funktionsschicht auf einer oberfläche eines substrats
DE102011088218A1 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
WO2022148594A1 (de) Anschlussträger, optoelektronische vorrichtung und verfahren zum herstellen eines anschlussträgers
DE102008058003A1 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE10335155B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat
DE102004048201A1 (de) Schicht zwischen Grenzflächen unterschiedlicher Komponenten in Halbleiterbauteilen, sowie Verfahren zu deren Herstellung
DE102006017115A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE102004058806A1 (de) Schaltungsstruktur auf einem Kühlkörper und Verfahren zur Herstellung derartiger Schaltungsstrukturen
DE10342295B4 (de) Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
WO2010012830A1 (de) Piezoaktor mit sollbruchschicht
DE102005041100A1 (de) Halbleiterstruktur mit einem lateral funktionalen Aufbau
WO2009010440A1 (de) Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung
EP1987536B1 (de) Verfahren zur selektiven herstellung von folienlaminaten zum packaging und zur isolation von ungehäusten elektronischen bauelementen und funktionsstrukturen
WO2005096374A1 (de) Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses
DE102013102637A1 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE112016001958B4 (de) Optoelektronisches Halbleiterbauteil
DE102013015960A1 (de) Leistungsmodul sowie Verfahren zur Herstellung eines Leistungsmoduls
DE102006028719B4 (de) Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils
WO2006084509A1 (de) Kostengünstige aufbau- und verbindungstechnik mittels druckverfahren
DE102016101726A1 (de) Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE112014003271B4 (de) Organisches lichtemittierendes Bauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee