DE102010036915B4 - Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben - Google Patents

Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102010036915B4
DE102010036915B4 DE102010036915.2A DE102010036915A DE102010036915B4 DE 102010036915 B4 DE102010036915 B4 DE 102010036915B4 DE 102010036915 A DE102010036915 A DE 102010036915A DE 102010036915 B4 DE102010036915 B4 DE 102010036915B4
Authority
DE
Germany
Prior art keywords
metal layer
layer
laminate
semiconductor chip
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010036915.2A
Other languages
English (en)
Other versions
DE102010036915A1 (de
Inventor
Martin Standing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010036915A1 publication Critical patent/DE102010036915A1/de
Application granted granted Critical
Publication of DE102010036915B4 publication Critical patent/DE102010036915B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10643—Disc shaped leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/18—Sulfur containing
    • Y10T436/182—Organic or sulfhydryl containing [e.g., mercaptan, hydrogen, sulfide, etc.]
    • Y10T436/184—Only hydrogen sulfide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Elektronikbauelement (300), umfassend: mindestens einen Halbleiterchip (102), wobei jeder Halbleiterchip (102) eine erste Hauptfläche mit einem ersten Kontaktelement und eine zweite Hauptfläche gegenüber der ersten Hauptfläche mit einem zweiten Kontaktelement definiert; eine erste Metallschicht (101), die an das erste Kontaktelement der ersten Hauptfläche des mindestens einen Halbleiterchips (102) gekoppelt ist; eine zweite Metallschicht (104), die an das zweite Kontaktelement der zweiten Hauptfläche des mindestens einen Halbleiterchips (102) gekoppelt ist; eine dritte Metallschicht (202), die über der ersten Metallschicht (101) liegt; eine zweite Isolierschicht (201) zwischen der ersten Metallschicht (101) und der dritten Metallschicht (202); eine vierte Metallschicht (204), die über der zweiten Metallschicht (104) liegt; eine dritte Isolierschicht (203) zwischen der zweiten Metallschicht (104) und der vierten Metallschicht (204); ein erstes globales Via (301), das sich von der dritten Metallschicht (202) zu der vierten Metallschicht (204) erstreckt, wobei das erste globale Via (301) elektrisch mit der ersten Metallschicht (101) verbunden ist und elektrisch von der zweiten Metallschicht (104) getrennt ist; und ein zweites globales Via (302), das sich von der dritten Metallschicht (202) zu der vierten Metallschicht (204) erstreckt, wobei das zweite globale Via (302) elektrisch mit der zweiten Metallschicht (104) verbunden ist und elektrisch von der ersten Metallschicht (101) getrennt ist.

Description

  • Die Erfindung betrifft Elektronikbauelemente und Laminat-Einlage-Pakete (Laminate-Insert-Packages) sowie Verfahren zur Herstellung der Elektronikbauelemente.
  • Ein Aspekt der Erfindung betrifft insbesondere die Technik des Einbettens von Halbleiterkomponenten in ein Substrat wie zum Beispiel in eine gedruckte Leiterplatte.
  • Das Einbetten von Halbleiter-Bauelementen in ein Substrat wurde als eine vielversprechende Technologie für Anwendungen realisiert, bei denen Größe, Dicke und Gewicht von Elektronikbauelementen minimiert werden sollen. Solche Anforderungen werden oftmals bei tragbaren Anwendungen angetroffen, wie etwa Mobiltelefonen, Laptop-PCs, Palms, PDAs (Personal Digital Assistant) usw. und sie sind auch von Relevanz bei anderen elektronischen Anwendungen wie etwa Leistungsbauelementen.
  • Jüngst wurden Halbleiterchips direkt in aufgebaute Schichten von SBU-Laminatsubstraten (Sequential Build-Up bzw. Sequentieller Aufbau) und in PCBs (gedruckte Leiterplatten) eingebettet. Vielversprechende Technologien für eingebettete aktive Elemente sollten geringe Produktionskosten, ein effizientes Verfahren für elektrische Verbindungen und hohe Vielseitigkeit angesichts Schaltungsdesign und Leitungsführungskapazität gestatten.
  • Die nachveröffentlichte Druckschrift DE 10 2009 040 557 A1 zeigt ein Elektronikbauelement mit zwei Montageoberflächen, die an Kontaktflächen eines eingebetteten Halbleiterchips gekoppelt sind.
  • DE 10 2006 005 420 A1 offenbart ein stapelbares Halbleiterbauteil mit einem zwischen zwei Metallschichten eingebetteten Halbleiterchip.
  • DE 10 2008 035 911 A1 zeigt ein Einbetten eines Halbleiterchips zwischen zwei Trägern.
  • Eine der Erfindung zugrunde liegende Aufgabe kann somit darin gesehen werden, ein Elektronikbauelement und ein Halbleiterpaket bereitzustellen, die effizient verschaltbar und damit vielseitig einsetzbar sind, sowie ein günstiges Verfahren zu deren Herstellung zu schaffen.
  • Die der Erfindung zugrundeliegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen.
  • 1A bis 1D sind Schnittansichten, die ein Beispiel eines Prozessflusses zum Herstellen eines Laminat-Einlage-Pakets darstellen.
  • 2 ist eine Schnittansicht eines in ein Schichtstapelsubstrat eingebetteten Laminat-Einlage-Pakets.
  • 3 ist eine schematische Schnittansicht eines Elektronikbauelements, das ein in ein Schichtstapelsubstrat eingebettetes Laminat-Einlage-Paket enthält.
  • 4A bis 4J sind Schnittansichten, die ein Beispiel eines Prozessflusses zum Herstellen eines Laminat-Einlage-Pakets darstellen.
  • 5 zeigt in den Abschnitten A bis E Perspektivansichten entsprechend jeweils den 4A bis 4E.
  • 6 ist eine Draufsicht auf ein Beispiel eines Laminat-Einlage-Pakets.
  • 7 ist eine Bodenansicht der Ausführungsform des Laminat-Einlage-Pakets, wie in 6 dargestellt.
  • 8 ist eine Teildraufsicht auf das Laminat-Einlage-Paket von 6 und 7, die das Innere des Pakets bei mehreren Teilschnittlinien I-I bis IV-IV zeigen.
  • 9 ist eine Draufsicht auf das Laminat-Einlage-Paket, wie in 6 bis 8 dargestellt, wenn in ein Schichtstapelsubstrat eingesetzt, um ein Elektronikbauelement gemäß einer Ausführungsform auszubilden.
  • Unter Bezugnahme auf die Zeichnungen werden nun Aspekte und Ausführungsformen beschrieben, wobei im Allgemeinen gleiche Bezugszahlen verwendet werden, um durchweg auf gleiche Elemente Bezug zu nehmen. In der folgenden Beschreibung sind zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis von einem oder mehreren Aspekten der Ausführungsformen zu vermitteln. Für einen Fachmann kann es jedoch offensichtlich sein, dass ein oder mehrere Aspekte der Ausführungsformen mit einem kleineren Grad der spezifischen Details praktiziert werden können. Bei anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form dargestellt, um das Beschreiben von einem oder mehreren Aspekten der Ausführungsformen zu erleichtern. Die folgende Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen. Es sei außerdem angemerkt, dass die Darstellungen der verschiedenen Schichten, Lagen oder Substrate in den Figuren nicht notwendigerweise maßstabsgetreu sind.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”oberer”, ”unterer”, ”Oberseite”, ”Unterseite”, ”linker”, ”rechter”, ”Vorderseite”, ”Rückseite” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Die Ausdrücke ”gekoppelt” und/oder ”elektrisch gekoppelt”, wie sie in dieser Spezifikation verwendet werden, sollen nicht bedeuten, dass die Elemente direkt zusammen gekoppelt sein müssen; dazwischen liegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein.
  • Die weiter unten beschriebenen Halbleiterchips können von unterschiedlichen Arten sein, können durch verschiedene Technologien hergestellt worden sein und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Elemente enthalten. Die Halbleiterchips können beispielsweise als Leistungshalbleiterchips konfiguriert sein, wie etwa Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungsbipolartransistoren oder Leistungsdioden. Weiterhin können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten enthalten. Bei einer Ausführungsform können Halbleiterchips mit einer vertikalen Struktur involviert sein, das heißt, dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann bei einer Ausführungsform Kontaktelemente auf seinen beiden Hauptoberflächen aufweisen, d. h. auf seiner Vorderseite und Rückseite. Bei einer Ausführungsform können Leistungshalbleiterchips eine vertikale Struktur aufweisen. Beispielhaft können sich die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFET auf einer Hauptoberfläche befinden, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Hauptoberfläche angeordnet ist. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein, beispielsweise Si, SiC, SiGe, GaAs, und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle.
  • Weiterhin können die hierin beschriebenen Halbleiterchips Kontaktelemente oder Kontaktpads auf einer oder mehreren ihrer äußeren Oberflächen enthalten, wobei die Kontaktelemente dazu dienen, die Halbleiterchips oder andere, in den Halbleiterchip integrierte Schaltungen elektrisch zu kontaktieren. Die Kontaktelemente können die Form von Anschlussflächen bzw. ”Lands” aufweisen, d. h. flache Kontaktschichten auf einer äußeren Oberfläche des Halbleiterchips. Die Kontaktelemente können sich auf den aktiven Hauptoberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips oder auf beiden Oberflächen befinden.
  • Ein oder mehrere Halbleiterchips sind in ein Laminat-Einlage-Paket (Laminate-Insert-Package) eingebettet. Beispiele des Laminat-Einlage-Pakets mit mehreren Chips können unterschiedliche Arten von Chips verwenden, wie zum Beispiel die obenerwähnten Arten sowie integrierte passive Elemente, passive Elemente usw.
  • Das Laminat-Einlage-Paket wird in ein Substrat eingebettet, das einen Schichtstapel enthält, um ein Elektronikbauelement auszubilden. Der Schichtstapel kann allgemein aus einer Anzahl von Schichten hergestellt sein, die isolieren oder leiten, wobei letztere mit einer Leiterbahnstruktur versehen sind. Ausführungsformen des Substrats können Substrate von unterschiedlicher Art und Konfiguration enthalten, bei einer Ausführungsform PCBs (Printed Circuit Boards) und SBU-(Sequential Build-Up bzw. Sequentieller Aufbau)-Laminatsubstrate. Das Laminat-Einlage-Paket kann somit eine seitlich begrenzte ”Laminat-in-Laminat”-Struktur innerhalb eines Teilgebiets des Substrats bilden. Somit können sich mindestens Teile der leitenden Metallschichten des Schichtstapels seitlich außerhalb des Teilgebiets erstrecken, auf das die seitliche Erstreckung des Laminat-Einlage-Pakets beschränkt ist. Weiterhin brauchen allgemein die Anzahl und Positionen von leitenden und/oder isolierenden Schichten des Laminat-Einlage-Pakets nicht der Anzahl und den Positionen von benachbarten leitenden und/oder isolierenden Schichten des Schichtstapels zu entsprechen.
  • Eine Vielzahl von Elektronikbauelementen kann durch die hierin beschriebene Technik hergestellt werden. Beispielsweise kann das Elektronikbauelement eine Stromversorgung darstellen, die ein oder mehrere Leistungs-MOSFETs oder eine Mutterplatine eines Computers usw. enthält.
  • Bei mehreren Beispielen von Laminat-Einlage-Paketen und Elektronikbauelementen werden Schichten oder Schichtstapel aufeinander aufgebracht oder Materialien werden auf Schichten aufgebracht oder abgeschieden. Es versteht sich, dass alle solchen Terme wie ”aufgebracht” oder ”abgeschieden” buchstäblich alle Arten und Techniken des Aufbringens von Schichten aufeinander abdecken sollen. Bei einer Ausführungsform sollen sie Techniken abdecken, bei denen Schichten auf einmal als Ganzes aufgebracht werden, beispielsweise Laminierungstechniken sowie Techniken, bei denen Schichten auf sequentielle Weise abgeschieden werden, beispielsweise Drucken, Sputtern, Plattieren, Dispensieren, Ausformen, CVD (chemische Gasphasenabscheidung) usw.
  • Das Laminat-Einlage-Paket und der Schichtstapel des Substrats enthalten Metallschichten, die als Verdrahtungsschichten verwendet werden, um einen elektrischen Kontakt mit dem Halbleiterchip herzustellen. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und mit einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise aus Leiterbahnen oder Drähten bestehen, können aber auch in der Form einer einen Bereich bedeckenden Schicht vorliegen. Jedes gewünschte Metall, beispielsweise Kupfer, Aluminium, Nickel, Palladium, Silber, Zinn oder Gold, oder jede gewünschte Metalllegierung kann als das Material verwendet werden. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich und verschiedene Metallschichten können aus verschiedenen Materialien bestehen.
  • Die 1A–D zeigen Prozesse eines ersten Beispiels eines Verfahrens zum Herstellen eines für die Integration in einem Schichtstapel bestimmten Einlage-Pakets 100. Es ist anzumerken, dass die in 1A–D dargestellten Produktionsstadien als Vereinfachungen zu verstehen sein können, da weitere Schichten wie etwa Dielektrikumsschichten, Klebeschichten usw. verwendet werden können, die in diesen Figuren nicht dargestellt sind.
  • Der Prozess kann mit einer ersten Metallschicht oder -folie 101 beginnen, die aus Kupfer oder irgendeinem anderen angemessenen leitenden Material hergestellt sein kann. Beispielsweise kann die erste Metallfolie 101 ähnlich der sein, die herkömmlicherweise zum Herstellen eines PCB-Laminats verwendet wird.
  • Die erste Metallfolie 101, zum Beispiel eine Kupferfolie, kann mit einer nichtdargestellten optionalen organischen Beschichtung auf der unteren Oberfläche 101a und mit einer nichtdargestellten optionalen chemischen Vorbereitung auf der oberen Oberfläche 101b fertiggestellt werden. Die chemische Vorbereitung kann so gut wie aus einer chemischen Aufrauung der oberen Oberfläche 101b bestehen. Die erste Metallfolie 101 soll eine Oberfläche (nämlich die obere Oberfläche 101b) bereitstellen, die sich für Anforderungen an eine Verbindung eines Die (Rohchip) eignen wird, d. h. kann ähnlich einem Systemträger wirken. Weiterhin kann, wie in Verbindung mit 4B ausführlicher erörtert werden wird, die erste Metallfolie 101 optional mit einer nichtgezeigten Dielektrikumsschicht beschichtet sein, die selektiv auf die obere Oberfläche 101b der ersten Metallfolie 101 gedruckt sein kann.
  • Wie in 1A dargestellt, wird dann eine strukturierte erste Isolierschicht 103 auf der oberen Oberfläche 101b der ersten Metallfolie 101 aufgetragen. Bei einem Beispiel kann diese erste Isolierschicht 103 zum Beispiel aus einem vorgeschnittenen festen Material wie zum Beispiel einer Kunststoffstruktur mit oder ohne Verstärkung oder einer Prepreg-Struktur bzw. einer Struktur aus vorimprägnierten Fasern hergestellt sein, wobei die Struktur ein Fenster aufweist, das hinsichtlich seiner Größe den seitlichen Abmessungen eines aufzubringenden Halbleiterdie oder -chips 102 entspricht. Wie in der Technik bekannt ist, sind Prepreg-Schichten aus einem ungehärteten Harzmaterial hergestellt, das sich verflüssigt und dann bei Zusammenpressen oder Laminierung der Struktur härtet. Bei einem weiteren Beispiel kann die erste Isolierschicht 103 unter Verwendung einer Sieb-, Schablonen- oder Strahldrucktechnik selektiv gedruckt werden. Da der Zweck der ersten Isolierschicht 103 darin besteht, als ein Abstandshalter für die Dicke des Halbleiterchips 102 zu wirken, entspricht das Druckbild dem Umfang des Halbleiterchips 102. Bei allen Ausführungsformen kann die Dicke der ersten Isolierschicht 103 etwa die gleiche sein wie die Dicke des Halbleiterchips 102.
  • Ein Die oder Halbleiterchip 102 wird dann auf die erste Metallfolie 101 gebondet und dadurch elektrisch damit verbunden. Das Bonden kann über eine Vielzahl von Techniken bewerkstelligt werden, wie etwa Kleben mit einem leitenden Kleber, Bonden mit einem bei niedriger Temperatur leitenden Sintermaterial, Löten usw. Wie später beispielhaft ausführlicher erläutert werden wird, kann zum Fixieren des Halbleiterchips 102 an der ersten Metallfolie 101 ein mit Metallteilchen (z. B. Silber) gefülltes Epoxidharz oder ein anderes leitendes Polymer verwendet werden. Ein derartiges Polymer kann in flüssiger Form durch einen Druckprozess wie etwa Siebdruck, Schablonendruck oder Strahldruck oder durch ein Dispensierverfahren aufgebracht werden.
  • Es ist anzumerken, dass es auch möglich ist, den Halbleiterchip 102 zuerst und dann die strukturierte erste Isolierschicht 103 aufzutragen. Die oben erwähnte chemische Vorbereitung der oberen Oberfläche 101b der ersten Metallfolie 101 kann von der Verfassung der ersten Isolierschicht 103 abhängen und ist dafür ausgelegt, eine gute Haftung zu der ersten Isolierschicht 103 zu ergeben.
  • Eine zweite Metallfolie 104 kann aus dem gleichen Material hergestellt sein und kann auf die gleiche Weise wie die erste Metallfolie 101 bearbeitet werden. Mit anderen Worten kann eine erste Oberfläche 104a der zweiten Metallfolie 104 mit einer nichtdargestellten organischen Beschichtung fertiggestellt werden und eine zweite Oberfläche 104b der zweiten Metallfolie 104 kann einer nichtdargestellten chemischen Vorbereitung unterzogen werden. Weiterhin kann, wie oben bereits in Verbindung mit 1A erwähnt, die zweite Metallfolie 104 ebenfalls mit einer nichtdargestellten Dielektrikumsschicht beschichtet werden, die selektiv auf die zweite Oberfläche 104b der zweiten Metallfolie 104 gedruckt werden kann.
  • Bei einem Beispiel wird der Halbleiterchip 102 an die zweite Metallfolie 104 anstatt an die erste Metallfolie 101 gebondet. Alle Bondverfahren, wie oben erwähnt, können angewendet werden. In diesem Fall trägt die erste Metallfolie 101 die erste Isolierschicht 103, die als ein Abstandshalter wirkt, und die zweite Metallfolie 104 trägt den Halbleiterchip 102 (oder mehrere Halbleiterchips).
  • In einem späteren Stadium des Montageprozesses, wie in 1C dargestellt, werden die beiden Folienbaugruppen zusammengebracht und integriert, um eine Verbindungsstruktur auszubilden, zum Beispiel durch den Einsatz einer Laminierungspresse. Die nichtgezeigte Laminierungspresse klemmt die Folienbaugruppen z. B. mit einem konstanten Druck innerhalb z. B. einer Vakuumumgebung. Die Temperatur innerhalb der Laminierungspresse kann ein derartiges Profil aufweisen, dass geeignete Bedingungen bewirkt werden, damit das Harz in einem begrenzten Grad fließt, bevor die Harzmaterialien in der Verbindung zu härten beginnen. Auf diese Weise wird ein fester starrer laminierter Körper erhalten, bei dem der Halbleiterchip 102 zwischen zwei Metallfolien 101, 104 geschichtet und elektrisch mit diesen Folien 101, 104 verbunden ist. Wie unten ausführlicher erörtert werden wird, falls z. B. ein leitender Kleber als ein Bondmaterial zwischen dem Halbleiterchip 102 und den Metallfolien 101, 104 verwendet wird, kann der elektrische Kontakt zu dem Halbleiterchip 102 durch den Laminierungsprozess hergestellt werden.
  • Falls beispielsweise der Halbleiterchip 102 ein Leistungsbauelement ist, können der Gate-Kontakt und der Source-Kontakt herunter auf der ersten Metallfolie 101 kontaktiert werden, und dann wird der Drain-Kontakt an die zweite Metallfolie 104 gebondet. Ohne Erwähnung können andere Arten von Halbleiterchips, die vertikale Bauelemente bilden, oder Halbleiterchips 102, die keine vertikalen Halbleiter-Bauelemente bilden, verwendet werden.
  • Nachdem der laminierte Körper hergestellt worden ist, können die erste und/oder zweite Metallfolie 101, 104 zu den gewünschten Mustern von elektrischen Leitern strukturiert werden. Die Muster von elektrischen Leitern erstrecken sich seitlich über den Umriss oder Umfang des Halbleiterchips 102 hinaus und sind in dem Halbleiterchip-Außengebiet mit metallfreien Bereichen oder Öffnungen 101c bzw. 104c vorgesehen. Die Öffnung 101c ist (hinsichtlich eines Schutzes normal zu der Laminierungsebene) gegenüber einem Metallbereich des aus der zweiten Metallfolie 104 ausgebildeten Musters von elektrischen Leitern positioniert. Umgekehrt ist die Öffnung 101c (hinsichtlich eines Schutzes normal zu der Laminierungsebene) gegenüber einem Metallbereich des aus der ersten Metallfolie 101 ausgebildeten Musters von elektrischen Leitern positioniert.
  • Der laminierte Körper mit strukturierten Metallfolien 101, 104 wird im folgenden als (Laminat-)Einlage-Paket bzw. (laminiertes) Insert-Package 100 bezeichnet. Wie weiter unten ausführlicher erläutert wird, können aus einem einzelnen Laminatpanel mit einer sich wiederholenden Struktur von Einlage-Paketen 100 gleichzeitig mehrere Einlage-Pakete 100 erzeugt werden. In diesem Fall werden alle obenerwähnten Prozesse auf der Laminatpanelebene ausgeführt. Die Anzahl der Einlage-Pakete 100 in einem Laminatpanel hängt von der Gesamtlaminatpanelgröße und der Größe des Einlage-Pakets 100 ab, Die Größe des Einlage-Pakets 100 kann von der Anzahl von Halbleiterchips abhängen, die in ein Einlage-Paket 100 eingebettet sind (das heißt, ein einzelner Chip wie beispielsweise in 1D gezeigt, oder ein Mehrfachchip, wie später erörtert). Somit kann das Einlage-Paket 100 entweder eine Anzahl von Halbleiterchips 102 und/oder passive Elemente und mindestens eine teilweise elektrische Interconnect-(bzw. Zwischenverbindungs-)Struktur enthalten oder kann einfach einen Halbleiterchip 102 und seine Anschlüsse enthalten.
  • Die Einlage-Pakete 100 können innerhalb des Laminatpanels getestet werden. Nach dem Testen kann das Laminatpanel zum Beispiel durch Sägen oder andere Zerlegungstechniken in einzelne Einlage-Pakete 100 vereinzelt werden. Das Einlage-Paket 100, wie in 1D gezeigt, kann dann ein Endprodukt darstellen, das von dem Kunden erworben und während des Laminierungsprozesses in die PCB oder SBU integriert werden kann. Man beachte, dass das Einlage-Paket 100 eine einfache plattenartige geometrische Gestalt wie etwa zum Beispiel ein Vieleck mit zwei parallelen flachen Oberflächen aufweisen kann, die von der strukturierten ersten und zweiten Metallfolie 101, 104 gebildet werden.
  • Es ist anzumerken, dass das uneingebettete Einlage-Paket 100 möglicherweise keinerlei elektrische Kopplungen zwischen den aus der ersten Metallfolie 101 ausgebildeten Mustern von elektrischen Leitern und den aus der zweiten Metallfolie 104 ausgebildeten Muster von elektrischen Leitern aufweisen kann (außer dem oder den Halbleiterchips 102, die zwischen die erste und zweite Metallfolie 101, 104 gebondet sind). Bei einem Beispiel weist das Einlage-Paket 100 möglicherweise keinerlei Durchgangslöcher oder Vias auf, die Leiterstrukturen oder Lands, die aus der ersten und zweiten Metallfolie 101, 104 strukturiert sind, elektrisch zusammenschalten.
  • Eine oder mehrere Laminat-Einlage-Paketes 100 werden dann in ein Schichtstapelsubstrat integriert, um ein elektrisches Bauelement in der Form einer elektrischen Schaltung auszubilden. 2 ist eine Schnittansicht, die das in ein Schichtstapelsubstrat 200 integrierte Laminat-Einlage-Paket 100 zeigt. Als Beispiel kann das Schichtstapelsubstrat 200 eine PCB sein. Das Laminat-Einlage-Paket 100 kann leicht in die PCB 200 integriert werden, weil es wie jede andere interne Schicht der PCB 200 behandelt werden kann und nur erfordert, dass in eine existierende Schicht wie zum Beispiel eine Prepreg-Schicht (d. h. eine ungehärtete Harzschicht) eine Öffnung geschnitten wird, oder eine Kernschicht (d. h. eine gehärtete Harzschicht) der PCB 200, damit das oder die Einlage-Pakete 100 in die Laminierungsstruktur der PCB 200 integriert werden.
  • Insbesondere kann die PCB 200 beispielsweise aus einer ersten Substratisolierschicht 201, einer an die erste Substratisolierschicht 201 gebondeten ersten Substratmetallschicht 202, einer zweiten Substratisolierschicht 203 und einer an die zweite Substratisolierschicht 203 gebondeten zweiten Substratmetallschicht 204 bestehen. Weiterhin kann die PCB 200 eine einbettende Isolierschicht 205 enthalten, die so ausgelegt ist, dass sie eine Öffnung aufweist, die den seitlichen Abmessungen des Laminat-Einlage-Pakets 100 entspricht. Die einbettende Isolierschicht 205 kann aus bekannten Prepreg-Materialien auf der Basis von Epoxid, Polyester oder anderen Kunststoffmaterialien hergestellt sein, beispielsweise mit Baumwollpapier verstärktem Epoxid, mit Glasgewebe verstärktem Epoxid, mit mattiertem Glas verstärktem Polyester, mit Glasgewebe verstärktem Polyester usw. Kernschichten, die z. B. aus Fluorpolymermaterial wie etwa z. B. Polytetrafluorethylen, Aramidfasern oder Carbonfasern hergestellt sind, können ebenfalls dazu verwendet werden, als einbettende Isolierschicht 205 zu dienen. Die einbettende Isolierschicht 205 kann die mittlere Isolierschicht sein oder kann eine der außerhalb der Mitte liegenden Isolierschichten des Schichtstapelsubstrats 200 sein. Wie bereits erwähnt, ist anzumerken, dass das Einlage-Paket 100 über seine seitlichen Abmessungen eine konstante Dicke aufweisen kann, sodass die Dicke der einbettenden Isolierschicht 205 so ausgelegt sein kann, dass sie der Dicke des Laminat-Einlage-Pakets 100 entspricht.
  • Die erste und zweite Substratisolierschicht 201, 203 kann beispielsweise aus herkömmlichen Zwischenschicht-Dielektrika wie etwa Polytetrafluorethylen oder anderen geeigneten Materialien hergestellt sein.
  • Das Schichtstapelsubstrat (z. B. PCB) 200 ist beispielsweise so dargestellt, dass es nur zwei Substratmetallschichten 202, 204 enthält. In diesem Fall sind die Substratmetallschichten 202, 204 äußere (d. h. exponierte) Schichten, die nach der Laminierung des Schichtstapelsubstrats 200 strukturiert werden können. Das Schichtstapelsubstrat (z. B. PCB) 200 kann jedoch auch ein mehrschichtiges Substrat vom PCB-Typ sein. Mehrschichtige PCBs werden ausgebildet, indem mehrere Substratisolierschichten (Prepreg- und Kernschichten) und intern strukturierte Substratmetallschichten, die an die Substratisolierschichten gebondet sind (in der Regel an die Kernschichten) miteinander gebondet werden.
  • Allgemein kann das das Laminat-Einlage-Paket 100 einbettende Schichtstapelsubstrat 200 als eine Laminat-in-Laminat-Struktur angesehen werden, in der das eingebettete Laminat (d. h. des Laminat-Einlage-Paket 100) seitlich so begrenzt ist, dass es sich nur in einem Teilgebiet der Oberflächenerstreckung des Schichtstapelsubstrats 200 erstreckt. Oder anders betrachtet kann das das Einlage-Paket 100 einbettende Schichtstapelsubstrat 200 als eine n-schichtige Platine (n ist die Anzahl der vollflächigen Substratmetallschichten 202, 204) angesehen werden, die in einem Teilgebiet mit k zusätzlichen Metallschichten 101, 104 und einem oder mehreren Halbleiterchips 102 versehen ist, die direkt an einige oder alle dieser k zusätzlichen Metallschichten gekoppelt (d. h. fixiert) sind. Somit kann das Laminat-Einlage-Paket 100 die n-schichtige Platine 200 effektiv lokal in eine n + k-schichtige Platine innerhalb eines Teilgebiets transformieren, wo eine verbesserte Funktionalität integriert werden soll. Bei einer weiteren Ausführungsform können auch Substratmetallschichten durch die Integration des Laminat-Einlage-Pakets 100 beeinflusst werden (d. h. ausgeschnitten).
  • 3 zeigt schematisch ein Elektronikbauelement 300, das durch elektrisches Verbinden des Laminat-Einlage-Pakets 100 mit dem Schichtstapelsubstrat (z. B. PCB) 200 hergestellt wird. Dazu gestattet das Design des Laminat-Einlage-Pakets 100 und bei einer Ausführungsform der Ort der Öffnungen 101c und 104c der ersten und zweiten Metallfolie 101 bzw. 104 das elektrische Verbinden des Laminat-Einlage-Pakets 100 durch globale Vias 301, 302 (d. h. Durchverbindungen, die von einer Seite des Schichtstapelsubstrats 200 zu der anderen Seite des Schichtstapelsubstrats 200 verlaufen). Globale Vias 301, 302 (die das Schichtstapelsubstrat 200 vollständig durchdringen) können durch Laserbohren oder herkömmliches Bohren hergestellt werden. Das Loch kann dann durch Durchgangslochplattierung leitend gemacht werden. Allgemein sind diese globalen Vias im Vergleich zu anderen Arten von Vias preiswert, da mehrere Schichtstapelsubstrate 200 in einen Stapel gebohrt werden können, was bedeutet, dass mehrere Schichtstapelsubstrate 200 in einer einzelnen Operation gebohrt werden können.
  • Bei einer Ausführungsform ist das Laminat-Einlage-Paket 100 ausschließlich durch globale Vias 301, 302 elektrisch mit dem Schichtstapelsubstrat 200 verbunden. Dies schließt nicht notwendigerweise aus, dass in dem Elektronikbauelement 300 in anderen Gebieten blinde Vias (die eine interne Metallschicht mit einer äußeren Metallschicht verbinden) oder vergrabene Vias (die zwei interne Metallschichten verbinden) vorgesehen sind. Bei einer Ausführungsform jedoch werden zum Zusammenschalten von Substratmetallschichten 202, 204 des Schichtstapelsubstrats 200 und zum Zusammenschalten des Laminat-Einlage-Pakets 100 mit dem Schichtstapelsubstrat 200 nur globale Vias verwendet.
  • Es ist anzumerken, dass die Möglichkeit, ausschließlich globale Vias 301, 302 zum elektrischen Verbinden des Einlage-Pakets 100 zu verwenden, durch das spezifische Design der Muster von elektrischen Leitern der ersten und zweiten Metallfolie 101, 104 des Laminat-Einlage-Pakets 100 erzielt wird. Somit wird in der Praxis der Schichtstapelsubstrathersteller, der das Elektronikbauelement 300 und bei einer Ausführungsform die globalen Vias 301, 302 auslegen muss, zusammen mit einem Einlage-Paket-Designer zusammenarbeiten müssen, der für das Strukturieren der ersten und zweiten Metallfolie 101, 104 zu Mustern von elektrischen Leitern zuständig ist, die die Öffnungen 101c bzw. 104c an den richtigen Stellen enthalten.
  • Allgemein gesagt werden die globalen Vias 301, 302, unter Bezugnahme auf das in 3 gezeigte Elektronikbauelement 300, wenn sie hergestellt werden, so positioniert, dass sie Metallschichten treffen oder schneiden, wo eine Verbindung erforderlich ist, und Metallschichten vermeiden, wo keine Verbindung erwünscht ist. Obwohl ein globales Via 301, 302 möglicherweise durch eine Anzahl von physisch anwesenden Metallschichten gehen kann, ist es nicht notwendigerweise mit allen diesen Schichten verbunden. Auf diese Weise können die erforderlichen elektrischen Verbindungen in dem Elektronikbauelement 300 ganz oder teilweise ausschließlich durch globale Vias hergestellt werden.
  • Bei einer Ausführungsform kann das Substrat 300 ein SBU-Laminatsubstrat sein. Ein SBU-Laminatsubstrat kann einen Kern enthalten, der dem Design einer PCB 200 (mit integriertem Einlage-Paket) ähnlich ist, wie in 2 gezeigt. Bei SBU-Laminatsubstraten jedoch ist der Kern (entsprechend der PCB 200) auf einer oder beiden Seiten von Aufbauschichten bedeckt, die üblicherweise ausgebildet werden, indem abwechselnde Dielektrikumsfilme und Metallisierungen auf dem Kern aufgebracht werden. Diese Aufbauschichten können durch Dünnfilmtechniken wie etwa Lithographie und Ätzen ausgebildet werden und dienen in der Regel dazu, zusätzliche Umverdrahtungsstrukturen für die PCB bereitzustellen. Falls das Einlage-Paket 100 in ein SBU-Laminatsubstrat integriert wird, können wiederum ausschließlich globale Vias verwendet werden, um das Laminat-Einlage-Paket 100 elektrisch mit dem SBU-Laminatsubstrat zu kontaktieren.
  • Weiterhin ist anzumerken, dass das Konzept, das Laminat-Einlage-Paket 100 in ein Schichtstapelsubstrat zu integrieren (wie etwa z. B. eine PCB oder ein SBU-Laminatsubstrat) die Verwendung von Kühlkörpern nicht verbietet. Das Laminat-Einlage-Paket 100 kann eine Schicht sehr nahe der Oberfläche des Schichtstapelsubstrats belegen. Falls ein gemeinsamer Knoten gewählt wird, dann kann der gemeinsame Knoten mit einer Oberfläche (z. B. ersten oder zweiten Substratmetallschicht 202, 204) verbunden sein, und ein Kühlkörper kann ohne die Notwendigkeit für eine elektrische Isolation an diese Oberfläche gelötet oder direkt mit ihr verbunden werden. Weiterhin können thermische Ebenen von relativ schwerem Kupfer ebenfalls als Teil des Elektronikbauelements 300 zum Zweck der Wärmeableitung verwendet werden.
  • Die 4A–4J veranschaulichen Stadien eines Verfahrens zum Herstellen eines Beispiels eines Laminat-Einlage-Pakets 400. Es ist anzumerken, dass das in 4A–4J dargestellte Verfahren in einem gewissen Grad dem in Verbindung mit 1A–1D beschriebenen Prozessfluss ähnlich ist, aber etwas detaillierter. Somit ist zu verstehen, dass Einzelheiten in dem unten beschriebenen Beispiel auf den Prozessfluss der in 1A–1D dargestellten Ausführungsform angewendet werden können und umgekehrt.
  • In einem ersten Schritt wird eine erste Metallschicht oder -folie 401 bereitgestellt (4A). Die erste Metallfolie 401 entspricht der ersten Metallfolie 101 des obenerwähnten Beispiels.
  • Dann wird, wie in 4B gezeigt, eine erste Dielektrikumsschicht 410 auf der oberen Oberfläche 401b der ersten Metallfolie 401 aufgebracht. Die erste Dielektrikumsschicht 410 kann unter Einsatz eines Sieb-, Schablonen- oder Strahldruckverfahrens oder eines Dispensierprozesses selektiv auf die obere Oberfläche 401b gedruckt werden. Bei offenen Bereichen 410a der ersten Dielektrikumsschicht 410 bleibt die obere Oberfläche 401b der ersten Metallfolie 401 exponiert.
  • Der oder die offenen Bereiche 410a innerhalb der ersten Dielektrikumsschicht 410 können dann mit einem Bondmaterial wie etwa zum Beispiel einem leitenden Kleber gefüllt werden, der mit einem bei niedriger Temperatur sinternden Material oder Lot bondet (4C). Hier ist beispielsweise ein leitender Kleber 411 aufgebracht. Der leitende Kleber 411 kann auf die gleiche Weise wie die erste Dielektrikumsschicht 410 aufgebracht werden, zum Beispiel als eine Flüssigkeit unter Verwendung von Druck- oder Dispensiertechniken. Der leitende Kleber 411 kann beispielsweise aus einem mit Metallpartikeln gefüllten Epoxid bestehen. Es ist möglich, Epoxidmaterialien im B-Zustand oder ähnliche Kleber mit einem mehrstufigen Härtesystem einzusetzen. Beispielhaft könnten Polyimide, Bismaleimide usw. als Kleber verwendet werden. Weiterhin kann beispielhaft Silber für die Metallpartikel verwendet werden. Das mit Metallpartikeln gefüllte Epoxid kann nach dem Drucken getrocknet werden und kann bei Zimmertemperatur fest sein.
  • Wie in 4D dargestellt, wird eine der ersten Isolierschicht 103 in der oben erwähnten Ausführungsform entsprechende Abstandshalterisolierschicht 403 auf der ersten Dielektrikumsschicht 410 aufgetragen. Die Abstandshalterisolierschicht 403 wird durch eine beliebige der oben beschriebenen Techniken hergestellt und aufgebracht, und zur Vermeidung einer Wiederholung wird auf die entsprechende Beschreibung Bezug genommen.
  • Wie in 4E dargestellt, wird ein Halbleiterchip 102 auf dem leitenden Kleber 411 platziert. Die Verwendung eines Polymers wie etwa eines Harzes, das bei Zimmertemperatur (nach dem Trocknen) fest ist, bedeutet, dass das Harz bei erhöhten Temperaturen klebrig wird. Ein mäßiges Erhöhen der Temperatur zum Beispiel auf etwa 80°C gestattet den Einsatz von Prozessen wie etwa Hot-Bonding (Heißbonden) zum Fixieren des Halbleiterchips 102 an der ersten Metallfolie 401. Das Hot-Bonding beinhaltet, entweder die erste Metallfolie 401 oder den Halbleiterchip 102 zu erhitzen, damit das Harz des leitenden Klebers 411 in dem Bereich klebrig wird, wo der Halbleiterchip 102 gebondet werden soll. Nachdem der Halbleiterchip 102 platziert worden ist und die Baugruppe wieder kühl ist, härtet das Harz des leitenden Klebers 411 und die Baugruppe kann wieder leicht gehandhabt werden.
  • Gemäß einer Ausführungsform kann die in 4I dargestellte Endschichtstruktur Schicht um Schicht vom Boden der Struktur bis zur Oberseite aufgebaut werden. Die 4F–4H exemplifizieren jedoch beispielhaft einen alternativen Prozessfluss. Gemäß 4F wird eine der zweiten Metallfolie 104 der obenerwähnten Ausführungsform entsprechende zweite Metallfolie 404 bereitgestellt. Dann wird, ähnlich 4B und der entsprechenden Beschreibung, eine zweite strukturierte Dielektrikumsschicht 412 auf einer zweiten Oberfläche 404b (entsprechend der zweiten Oberfläche 104b der zweiten Metallfolie 104 in der oben erwähnten Ausführungsform) der zweiten Metallfolie 404 aufgebracht. Wieder kann die strukturierte zweite Dielektrikumsschicht 412 zum Beispiel durch Druck- oder Dispensierprozesse selektiv aufgebracht werden oder kann über den ganzen Bereich aufgebracht werden und dann entsprechend geätzt werden, um durch herkömmliche Technologien offene Bereiche 412a, 412b herzustellen.
  • Die offenen Bereiche 412a und 412b können dann mit einem Bondmaterial wie etwa zum Beispiel einem leitenden Kleber 411 auf die gleiche Weise wie zuvor in Verbindung mit 4C beschrieben gefüllt werden. Das Muster der zweiten Dielektrikumsschicht 412 kann der oder den Positionen des oder der Die-Metallkontakte auf dem Halbleiterchip 102 entsprechen. Falls beispielhaft der Halbleiterchip 102 ein Leistungs-MOSFET ist, kann der offene Bereich 412a dem Gate-Kontakt entsprechen, der offene Bereich 412b dem Source-Kontakt und der offene Bereich 410a der ersten Dielektrikumsschicht 410 dem Drain-Kontakt des Halbleiterchips 102.
  • Wie in 4I dargestellt, werden die beiden Baugruppen zusammengebracht und in einer nichtgezeigten Laminierungspresse laminiert. Während der Laminierung werden die Die-Metallkontakte auf der Oberseite des Halbleiterchips 102 durch den leitenden Kleber 411 in den offenen Bereichen 412a, 412b der zweiten Dielektrikumsschicht 412 mechanisch und auf elektrisch leitende Weise an der zweiten Metallfolie 404 fixiert.
  • 4J zeigt eine Strukturierung der ersten und zweiten Metallfolie 401, 404. Bei diesem Schritt werden Öffnungen 401c und 404c in der ersten und zweiten Metallfolie 401, 404 durch geeignete Strukturierungstechniken ausgebildet, einschließlich zum Beispiel Fotolithografie und Ätzen. Die Strukturierung kann so konfiguriert sein, dass sie für Leiterbahnen, Die-Pads oder andere Strukturen sorgt, die mit dem oder den Halbleiterchips 102 verbunden oder davon getrennt sind. Bei einer Ausführungsform ist es möglich, isolierte Strukturen zu produzieren, die elektrisch von allen anderen, aus der jeweiligen ersten oder zweiten Metallfolie 401, 404 hergestellten Strukturen getrennt sind.
  • Ähnlich dem obenerwähnten Beispiel sind mehrere Strukturen wie in 4A–4I gezeigt in einem erweiterten Laminatpanel angeordnet. Die 5 zeigt in den Ausschnitten A–E Perspektivansichten, die Produktionsstadien eines derartigen Laminatpanels zeigen.
  • Ausschnitt A entspricht 4A und zeigt die erste Metallfolie 401 des Laminatpanels.
  • Ausschnitt B entspricht 4B und zeigt die strukturierte erste Dielektrikumsschicht 401 des Laminatpanels mit einem Array von offenen Bereichen 410a.
  • Ausschnitt C entspricht 4C und zeigt die mit dem leitenden Kleber 411 gefüllten offenen Bereiche 410a.
  • Ausschnitt D entspricht 4D und zeigt das Laminatpanel, nachdem die Abstandshalterisolierschicht 403 aufgebracht ist.
  • Ausschnitt E entspricht 4E und zeigt das Laminatpanel nach dem Montieren der Halbleiterchips 102 auf der ersten Metallfolie 401.
  • Die die zweite Metallfolie 404 (4F–4H) betreffenden Prozesse werden analog zu den Ausschnitten A–C auf der Laminatpanelebene bewerkstelligt. Die beiden Laminatpanele werden zusammengebracht und in einer Laminierungspresse laminiert, um ein laminiertes Panel herzustellen, das ein Array der Laminat-Einlage-Strukturen enthält, wie in 4I gezeigt. Hier beispielsweise enthält das Laminatpanel ein Array von 9 Laminat-Einlage-Strukturen, die jeweils einen Halbleiterchip 102 enthalten.
  • Die folgenden Schritte des Strukturierens der ersten und zweiten Metallfolie 401, 404 auf der Laminatpanelebene, das Testen der Laminat-Einlage-Pakete 400 (z. B. immer noch auf der Laminatpanelebene) und das Zerlegen des Laminatpanels in einzelne Laminat-Einlage-Pakete 400, wie in 4J dargestellt, wurden bereits im Kontext der oben erwähnten Ausführungsformen beschrieben und zur Vermeidung einer Wiederholung wird auf diese Beschreibungen Bezug genommen.
  • Die 6 zeigt eine Draufsicht auf die Oberseite eines Laminat-Einlage-Pakets 500 gemäß einem Beispiel. Das Laminat-Einlage-Paket 500 implementiert eine Synchronous-Buck-Konfiguration (synchrone Abwärtswandler-Konfiguration), die zum Beispiel als Teil eines Spannungsreglers oder einer Schaltnetzteilschaltung verwendet werden kann. Hier wird beispielhaft eine Fünf-Phasen-Synchronous-Buck-Konfiguration gezeigt, die aus fünf identischen Strukturen besteht, die in der Form eines linearen Arrays angeordnet sind. Wie in der Technik bekannt ist, enthält jede Struktur drei Halbleiterchips, nämlich zwei in einer Halbbrückenkonfiguration angeordnete Leistungs-MOSFETs, und einen Phasen-IC, der das Tastverhältnis der betrachteten Struktur steuert. Die Draufsicht von 6 zeigt eine strukturierte obere Metallfolie 504, die den zweiten Metallfolien 104 und 404 der vorausgegangenen Beispiele entspricht. Um eine Wiederholung zu vermeiden, wird auf die Beschreibung dieser Beispiele Bezug genommen. Kurz gesagt kann der Folienbereich 504a den Phasenausgangsknoten darstellen, die Folienbereiche 504b können die Eingangs-/Ausgangsanschlüsse des Phasen-IC darstellen, und der Folienbereich 504d kann mit dem Gatekontakt eines der MOSFETs verbunden sein. Es stehen jedoch viele unterschiedliche Designs des Musters der oberen Metallfolie 504 des Laminat-Einlage-Pakets 500 zur Verfügung.
  • 7 zeigt eine strukturierte untere Metallfolie 501 des Laminat-Einlage-Pakets 500. Ein isolierter Bereich 501a bildet ein Die-Pad, das zum Beispiel an den Drain-Kontakt eines ersten der Leistungs-MOSFETs angeschlossen werden soll. Der inselförmige, isolierte Bereich 501b kann elektrisch an den Gate-Kontakt des zweiten Leistungs-MOSFET angeschlossen sein.
  • Die 6 und 7 demonstrieren weiter, wo Durch-Vias implementiert werden können, um nach dem Einlegen und Laminieren des Laminat-Einlage-Pakets 500 in ein Schichtstapelsubstrat (z. B. eines Kunden) die erste und zweite strukturierte Metallfolie 501, 504 mit Substratmetallfolien zu verbinden. Die beabsichtigten Positionen der Vias sind durch Punkte dargestellt, die auf Öffnungen 501c und 504c der unteren und oberen Metallfolie 501 bzw. 504 begrenzt sind, die den Öffnungen 401c und 404c der jeweiligen Metallfolien 401, 404 entsprechen, wie in 4J dargestellt. Man beachte, dass die beabsichtigten Positionen von allen globalen Vias, die in das Laminat-Einlage-Paket 500 eindringen, nur mit einer der Metallfolien 501, 504 und nicht mit der anderen verbinden können. Falls als Beispiel in allen Fällen ein Via mit der unteren Metallfolie 501 verbinden soll, dringt es durch eine Öffnung 504c der oberen Metallfolie 504 und verbindet deshalb nicht mit der oberen Metallfolie 504. Falls andererseits ein globales Via mit der oberen Metallfolie 504 verbinden soll, wird es durch eine Öffnung 501c der unteren Metallfolie 501 eindringen, um nicht damit verbunden zu werden. Dieses Konzept wurde bereits in den obenerwähnten Beispielen erläutert und der Kürze halber wird auf diese Beschreibung Bezug genommen. Weiterhin ist anzumerken, dass globale Vias vor der Laminierung des Laminat-Einlage-Pakets in das Schichtstapelsubstrat des Kunden niemals tatsächlich vorliegen. Deshalb sind die Punkte lediglich zu erläuternden Zwecken vorgesehen und stellen die Positionen von Vias anstatt tatsächlicher Vias dar, die nur nach der Fertigstellung des Elektronikbauelements anwesend sind.
  • 8 ist eine Teildraufsicht auf das Laminat-Einlage-Paket 500, die das Innere des Pakets bei mehreren Teilschnittlinien I-I bis IV-IV zeigt. Im Grunde entspricht die Konfiguration des Laminat-Einlage-Pakets 500 dem Aufbau des Laminat-Einlage-Pakets 400. Im linken oberen Gebiet ist die strukturierte obere Metallfolie 504 zu erkennen. Diese Folie 504 ist auf einer oberen Dielektrikumsschicht 512 platziert, die der zweiten Dielektrikumsschicht 412 des Laminat-Einlage-Pakets 400 entspricht. An der Schnittlinie I-I ist die obere Metallfolie 504 herunter zu der Oberfläche der oberen Dielektrikumsschicht 512 geschnitten. Folglich ist zu sehen, dass leitender Kleber 411 eine Öffnung 512a der oberen Dielektrikumsschicht 512 füllt, die der Öffnung 412a des Laminat-Einlage-Pakets 400 entspricht.
  • An der Schnittlinie II-II ist die obere Dielektrikumsschicht 512 hinunter zu der Oberfläche einer Abstandshalterisolierschicht 503 geschnitten, die der Abstandshalterisolierschicht 403 des Laminat-Einlage-Pakets 400 entspricht. Die-Metallkontakte 520 zeigende Halbleiterchips 102 werden offensichtlich.
  • An der Schnittlinie III-III sind die Abstandshalterisolierschicht 503 sowie die Halbleiterchips 102 hinunter zur Oberfläche einer unteren Dielektrikumsschicht 510 geschnitten. Die untere Dielektrikumsschicht 510 entspricht der ersten Dielektrikumsschicht 410 des Laminat-Einlage-Pakets 400. Wieder ist zu sehen, dass leitender Kleber 411 offene Bereiche 510a (entsprechend offenen Bereichen 410a) der unteren Dielektrikumsschicht 510 füllt.
  • An der Schnittlinie IV-IV ist die untere Dielektrikumsschicht 510 hinunter zu der Oberfläche der strukturierten unteren Metallfolie 501 geschnitten. Anschlussflächen bzw. ”Lands” von leitendem Kleber 411 sind zu erkennen, die auf Bereiche aufgebracht sind, wo Halbleiterchips (in 8 nicht dargestellt) platziert werden.
  • Bei allen Beispielen können die Dicken der verschiedenen isolierenden und leitenden Schichten einen großen Bereich abdecken. Beispielhaft und ohne Beschränkung der Allgemeingültigkeit können die ersten oder unteren Metallfolien 101, 401, 501 eine Dicke im Bereich zwischen 30 und 80 μm aufweisen, die erste oder untere Dielektrikumsschicht 410, 510 kann eine Dicke von 10 bis 20 μm aufweisen, die erste Isolier- oder Abstandshalterschicht 103, 403, 503 kann die gleiche Dicke wie der Halbleiterchip 102 aufweisen (z. B. Dutzende bis Hunderte von Mikrometern), die zweite oder obere Dielektrikumsschicht 412, 512 kann eine Dicke von etwa 10 bis 20 μm aufweisen, und die zweite oder obere Metallfolie 104, 404, 504 kann eine Dicke im gleichen Bereich wie die erste oder untere Metallfolie 101, 401, 501 aufweisen.
  • 9 ist eine Draufsicht, die das Laminat-Einlage-Paket 500 von 6, 7 und 8 in ein Schichtstapelsubstrat 600 integriert zeigt, das noch nicht fertiggestellt worden ist. Insbesondere zeigt 9 eine einbettende Isolierschicht 605 des Schichtstapelsubstrats 600, die konfiguriert ist, das in 6, 7 und 8 dargestellte Laminat-Einlage-Paket 500 (Synchronous-Buck-Schaltung) aufzunehmen. Die einbettende Isolierschicht 605 entspricht der einbettenden Isolierschicht 205 des in 2 dargestellten Schichtstapelsubstrats 200 und zur Vermeidung einer Wiederholung wird auf die vorausgegangene Beschreibung Bezug genommen.
  • Wie in 9 gezeigt, kann die einbettende Isolierschicht 605 für andere Konnektivität im Rest ihres Bereichs verwendet werden. Dazu kann eine an der Oberfläche der einbettenden Isolierschicht 605 angebrachte Metallschicht 606 zu einem gewünschten Muster aus elektrischen Leitern strukturiert worden sein. Die strukturiere Metallschicht 606, die auf der einbettenden Isolierschicht 605 zu sehen ist, wird nach der Laminierung des Schichtstapelsubstrats 600 eine interne Substratmetallschicht bilden. Man beachte, dass eine der zweiten Substratisolierschicht 203 entsprechende obere Substratisolierschicht und eine der zweiten Substratmetallschicht 204 des Schichtstapelsubstrats 200 entsprechende obere Substratmetallschicht noch nicht auf dem in 9 gezeigten, halb fertiggestellten Schichtstapelsubstrat 600 aufgebracht sind und somit in 9 nicht gezeigt sind. Diese Schichten und mögliche weitere isolierende und leitende Schichten werden hinzugefügt, bevor das das Elektronikbauelement bildende Schichtstapelsubstrat fertiggestellt ist.
  • Wie weiter oben erwähnt, kann die einbettende Isolierschicht 605, die das Laminat-Einlage-Paket 500 aufnimmt, einen Teil einer Vielzahl von unterschiedlichen Arten von Schichtstapelsubstraten bilden, wie etwa doppelseitige oder mehrschichtige PCB-, SBU-Laminatstrukturen usw. Somit kann das Elektronikbauelement (oder die Elektronikschaltung), das bei diesem Beispiel zum Beispiel ein Teil eines Spannungsreglers oder einer Schaltnetzteilschaltung ist, auf der Basis einer Vielzahl unterschiedlicher Schichtstapelsubstrate realisiert werden. Weiterhin kann die einbettende Isolierschicht 605 selbst verschiedene Strukturen in den verschiedenen Schichtstapelsubstraten realisieren, zum Beispiel eine Kernschicht einer PCB (die in der Regel mit doppelseitigen strukturierten Metallfolien ausgestattet ist) oder eine Prepreg-Schicht einer PCB.

Claims (15)

  1. Elektronikbauelement (300), umfassend: mindestens einen Halbleiterchip (102), wobei jeder Halbleiterchip (102) eine erste Hauptfläche mit einem ersten Kontaktelement und eine zweite Hauptfläche gegenüber der ersten Hauptfläche mit einem zweiten Kontaktelement definiert; eine erste Metallschicht (101), die an das erste Kontaktelement der ersten Hauptfläche des mindestens einen Halbleiterchips (102) gekoppelt ist; eine zweite Metallschicht (104), die an das zweite Kontaktelement der zweiten Hauptfläche des mindestens einen Halbleiterchips (102) gekoppelt ist; eine dritte Metallschicht (202), die über der ersten Metallschicht (101) liegt; eine zweite Isolierschicht (201) zwischen der ersten Metallschicht (101) und der dritten Metallschicht (202); eine vierte Metallschicht (204), die über der zweiten Metallschicht (104) liegt; eine dritte Isolierschicht (203) zwischen der zweiten Metallschicht (104) und der vierten Metallschicht (204); ein erstes globales Via (301), das sich von der dritten Metallschicht (202) zu der vierten Metallschicht (204) erstreckt, wobei das erste globale Via (301) elektrisch mit der ersten Metallschicht (101) verbunden ist und elektrisch von der zweiten Metallschicht (104) getrennt ist; und ein zweites globales Via (302), das sich von der dritten Metallschicht (202) zu der vierten Metallschicht (204) erstreckt, wobei das zweite globale Via (302) elektrisch mit der zweiten Metallschicht (104) verbunden ist und elektrisch von der ersten Metallschicht (101) getrennt ist.
  2. Elektronikbauelement (300) nach Anspruch 1, weiterhin umfassend: eine erste Isolierschicht (103) bei dem mindestens einen Halbleiterchip (102) und zwischen der ersten Metallschicht (101) und der zweiten Metallschicht (104).
  3. Elektronikbauelement (300) nach Anspruch 2, wobei die erste Isolierschicht (103) mindestens eine aus einer gedruckten Harzschicht, einer vorgestanzten Kunststoffstruktur mit oder ohne Verstärkung und einer Laminat-Prepreg-Schicht ist.
  4. Elektronikbauelement (300) nach Anspruch 1, wobei die zweite Isolierschicht (201) eine Laminat-Prepreg-Schicht ist.
  5. Elektronikbauelement (300) nach Anspruch 1, wobei die dritte Isolierschicht (203) eine Laminat-Prepreg-Schicht ist.
  6. Elektronikbauelement (300) nach einem der Ansprüche 1 bis 5, wobei der mindestens eine Halbleiterchip (102) einen Source-Kontakt oder einen Emitterkontakt auf der ersten Hauptfläche des Halbleiterchips (102) und einen Drain-Kontakt oder einen Kollektorkontakt auf der zweiten Hauptfläche enthält.
  7. Elektronikbauelement (300) nach einem der Ansprüche 2 bis 6, wobei mindestens Teile der dritten (202) und vierten Metallschicht (204) sich seitlich außerhalb eines Teilgebiets erstrecken, auf das die erste Metallschicht (104), die erste Isolierschicht (103) und die zweite Metallschicht (104) seitlich beschränkt sind.
  8. Elektronikbauelement (300) nach Anspruch 2 oder 3, wobei die zweite Isolierschicht (201) und die dritte Isolierschicht (203) Teil eines Schichtstapels einer gedruckten Leiterplatte bilden und die erste Metallschicht (101), die erste Isolierschicht (103), die zweite Metallschicht (104) und der Halbleiterchip (102) Teil eines in den Schichtstapel der gedruckten Leiterplatte eingebetteten Laminat-Einlage-Pakets (100) bilden.
  9. Elektronikbauelement (300) nach Anspruch 8, wobei sich das Laminat-Einlage-Paket (100) seitlich nur in einem Teilgebiet der seitlichen Erstreckung der gedruckten Leiterplatte erstreckt.
  10. Elektronikbauelement (300) nach Anspruch 2 oder 3, wobei die zweite Isolierschicht (201) und die dritte Isolierschicht (203) Teil eines Schichtstapels eines Kerns einer SBU-Laminatstruktur bilden; und die erste Metallschicht (101), die erste Isolierschicht (103), die zweite Metallschicht (104) und der Halbleiterchip (102) Teil eines in den Kern der SBU-Laminatstruktur eingebetteten Laminat-Einlage-Pakets (100) bilden.
  11. Elektronikbauelement (300) nach Anspruch 10, wobei das Laminat-Einlage-Paket (100) sich seitlich nur in einem Teilgebiet der seitlichen Erstreckung der SBU-Laminatstruktur erstreckt.
  12. Verfahren zum Herstellen eines Elektronikbauelements (300), umfassend: Bereitstellen eines Laminat-Einlage-Pakets (100), das Folgendes umfasst: mindestens einen Halbleiterchip (102), eine an ein erstes Kontaktelement einer ersten Hauptfläche des mindestens einen Halbleiterchips (102) gekoppelte erste Metallschicht (101) und eine an ein zweites Kontaktelement einer zweiten Hauptfläche des mindestens einen Halbleiterchips (102) gegenüber der ersten Hauptfläche gekoppelte zweite Metallschicht (104); Aufbringen des Laminat-Einlage-Pakets (100) über einer dritten Metallschicht (202), wobei eine zweite Isolierschicht (201) zwischen der ersten Metallschicht (101) und der dritten Metallschicht (202) angeordnet wird; Aufbringen einer vierten Metallschicht (204) über dem Laminat-Einlage-Paket (100), wobei eine dritte Isolierschicht (203) zwischen der zweiten Metallschicht (104) und der vierten Metallschicht (204) angeordnet wird; Herstellen mindestens eines ersten globalen Vias (301), des sich von der dritten Metallschicht (202) zu der vierten Metallschicht (204) erstreckt, wobei das mindestens eine erste globale Via (301) elektrisch mit der ersten Metallschicht (101) verbunden ist und elektrisch von der zweiten Metallschicht (104) getrennt ist; und Herstellen mindestens eines zweiten globalen Vias (302), das sich von der dritten Metallschicht (202) zu der vierten Metallschicht (204) erstreckt, wobei das mindestens eine zweite globale Via (302) elektrisch mit der zweiten Metallschicht (104) verbunden ist und elektrisch von der ersten Metallschicht (101) getrennt ist.
  13. Verfahren nach Anspruch 12, umfassend: Vermeiden des Herstellens irgendeines ersten (301) oder zweiten globalen Vias (302), das konfiguriert ist, elektrisch sowohl mit der ersten (101) als auch der zweiten Metallschicht (104) zu verbinden.
  14. Verfahren nach Anspruch 12 oder 13, umfassend: Vermeiden des Erzeugens irgendwelcher elektrisch leitender Löcher in dem Laminat-Einlage-Paket (100) vor dem Erzeugen des mindestens einen ersten (301) und zweiten globalen Vias (302).
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei mindestens Teile der dritten (202) und vierten Metallschicht (204) sich seitlich außerhalb eines Teilgebiets erstrecken, auf das die seitliche Erstreckung des Laminat-Einlage-Pakets (100) beschränkt ist.
DE102010036915.2A 2009-08-10 2010-08-09 Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben Active DE102010036915B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/538,470 US8319334B2 (en) 2009-08-10 2009-08-10 Embedded laminated device
US12/538,470 2009-08-10

Publications (2)

Publication Number Publication Date
DE102010036915A1 DE102010036915A1 (de) 2011-02-24
DE102010036915B4 true DE102010036915B4 (de) 2014-10-23

Family

ID=43495619

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010036915.2A Active DE102010036915B4 (de) 2009-08-10 2010-08-09 Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (2) US8319334B2 (de)
DE (1) DE102010036915B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319334B2 (en) * 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
DE102011006356A1 (de) * 2011-03-29 2012-10-04 Continental Automotive Gmbh Schaltungsträger mit eingebetteter Schaltungsplatine
US9576887B2 (en) 2012-10-18 2017-02-21 Infineon Technologies Americas Corp. Semiconductor package including conductive carrier coupled power switches
US9559047B2 (en) * 2012-10-18 2017-01-31 Infineon Technologies Austria Ag Passive component as thermal capacitance and heat sink
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
KR20150079189A (ko) * 2013-12-31 2015-07-08 삼성전기주식회사 전자소자 내장 기판
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
US10553557B2 (en) 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
US10064287B2 (en) * 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US10679965B2 (en) * 2015-02-04 2020-06-09 Zowie Technology Corporation Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
DE102015106151B4 (de) 2015-04-22 2019-07-11 Infineon Technologies Ag Leiterplatte mit eingebettetem Leistungshalbleiterchip
DE102015113503A1 (de) * 2015-08-14 2017-02-16 Schweizer Electronic Ag Elektronisches Schaltelement und modular aufgebauter Stromrichter
US20170325327A1 (en) * 2016-04-07 2017-11-09 Massachusetts Institute Of Technology Printed circuit board for high power components
US10206286B2 (en) * 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling
DE102018104972B4 (de) * 2018-03-05 2022-06-23 Schweizer Electronic Ag Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements
WO2023213394A1 (en) * 2022-05-04 2023-11-09 Huawei Digital Power Technologies Co., Ltd. Multi-layer printed circuit board and method for its production

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188827A1 (en) * 2003-01-07 2004-09-30 Tomoko Akashi Semiconductor device and method of assembling the same
DE102006005420A1 (de) * 2006-02-03 2007-09-06 Infineon Technologies Ag Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102008035911A1 (de) * 2007-08-10 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102008062498A1 (de) * 2007-12-21 2009-07-23 Infineon Technologies Ag Elektronikbauelement und Verfahren
DE102009040557A1 (de) * 2008-09-30 2010-05-27 Infineon Technologies Ag Bauelement mit zwei Montageoberflächen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139972A (en) 1991-02-28 1992-08-18 General Electric Company Batch assembly of high density hermetic packages for power semiconductor chips
US5426263A (en) * 1993-12-23 1995-06-20 Motorola, Inc. Electronic assembly having a double-sided leadless component
DE10317018A1 (de) 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
DE102005032489B3 (de) 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
JP4838068B2 (ja) 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
WO2007058854A2 (en) * 2005-11-10 2007-05-24 International Rectifier Corporation Semiconductor package including a semiconductor die having redistributed pads
US7468548B2 (en) 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
JP5285842B2 (ja) 2006-04-13 2013-09-11 パナソニック株式会社 集積回路実装基板および電力線通信装置
JP4731394B2 (ja) 2006-05-09 2011-07-20 Ｏｋｉセミコンダクタ株式会社 電子部品内蔵基板及びその製造方法
US8319334B2 (en) * 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188827A1 (en) * 2003-01-07 2004-09-30 Tomoko Akashi Semiconductor device and method of assembling the same
DE102006005420A1 (de) * 2006-02-03 2007-09-06 Infineon Technologies Ag Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102008035911A1 (de) * 2007-08-10 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102008062498A1 (de) * 2007-12-21 2009-07-23 Infineon Technologies Ag Elektronikbauelement und Verfahren
DE102009040557A1 (de) * 2008-09-30 2010-05-27 Infineon Technologies Ag Bauelement mit zwei Montageoberflächen

Also Published As

Publication number Publication date
US20110031611A1 (en) 2011-02-10
US8759156B2 (en) 2014-06-24
US20130011972A1 (en) 2013-01-10
US8319334B2 (en) 2012-11-27
DE102010036915A1 (de) 2011-02-24

Similar Documents

Publication Publication Date Title
DE102010036915B4 (de) Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben
DE102015113208B4 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis und Verfahren zur Zusammenschaltung eines Leistungselektronikschaltkreises mit einem Logikschaltkreis
DE102010060503B4 (de) Verfahren zum Herstellen eines Laminatelektronikbauelements
DE102010038154A1 (de) Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102015118633B4 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul sowie ein Verfahren zur Herstellung des Leistungshalbleitermoduls
DE102014109981B4 (de) Chip-Package mit passiven Komponenten
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE60215518T2 (de) Verdrahtungsmodul mit reduzierter versorgungsverteilungsimpedanz
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102014111195B4 (de) Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung
DE10393437T5 (de) Halbleiterbauelementbaugruppe
EP1870934A1 (de) Stromrichtermodul
DE102014101366B3 (de) Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
DE102011080153A1 (de) Flexible verbindung von substraten in leistungshalbleitermodulen
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
EP1609184A1 (de) Anordnung aus einem elektrischen bauelement auf einem substrat und verfahren zum herstellen der anordnung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102004058806B4 (de) Verfahren zur Herstellung von Schaltungsstrukturen auf einem Kühlkörper und Schaltungsstruktur auf einem Kühlkörper
WO2011003647A1 (de) Leiterplatte
DE102004009296B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
DE102006012007A1 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben
DE102013221153A1 (de) Embedding-technologie mit hohem wirkungsgrad
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative