DE102006005420A1 - Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben - Google Patents

Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006005420A1
DE102006005420A1 DE102006005420A DE102006005420A DE102006005420A1 DE 102006005420 A1 DE102006005420 A1 DE 102006005420A1 DE 102006005420 A DE102006005420 A DE 102006005420A DE 102006005420 A DE102006005420 A DE 102006005420A DE 102006005420 A1 DE102006005420 A1 DE 102006005420A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor device
contact
electrode
leadframe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006005420A
Other languages
English (en)
Other versions
DE102006005420B4 (de
Inventor
Erwin Dipl.-Ing. Huber (FH)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006005420A priority Critical patent/DE102006005420B4/de
Priority to US11/670,796 priority patent/US7633141B2/en
Publication of DE102006005420A1 publication Critical patent/DE102006005420A1/de
Application granted granted Critical
Publication of DE102006005420B4 publication Critical patent/DE102006005420B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Die Erfindung betrifft ein stapelbares Halbleiterbauteil (1) und ein Verfahren zur Herstellung desselben. Dazu weist das stapelbare Halbleiterbauteil (1) mindestens eine erste Elektrode (7) auf einer Oberseite und eine großflächige zweite Elektrode (9) auf einer Unterseite eines Halbleiterchips (11) auf. Der Halbleiterchip (11) weist zusätzlich auf einer der Seiten eine Steuerelektrode (12) auf. Auf den Randseiten (13, 15) des Halbleiterbauteils (1) sind Durchkontaktblöcke (17) angeordnet, die von außen zugänglich mindestens eine Randseitenkontaktfläche (18), eine Oberseitenkontaktfläche (19) und eine Unterseitenkontaktfläche (20) als Außenkontaktflächen (21) aufweisen. Mindestens ein großflächiger Außenkontakt (22) ist auf der Unterseite (24) und/oder auf der Oberseite (23) des Halbleiterbauteils angeordnet.

Description

  • Die Erfindung betrifft ein stapelbares Halbleiterbauteil und ein Verfahren zur Herstellung desselben. Das Halbleiterbauteil weist mindestens eine erste Elektrode auf einer Oberseite und eine großflächige zweite Elektrode auf einer Unterseite eines Halbleiterchips auf. Zusätzlich weist der Halbleiterchip auf einer der Seiten eine Steuerelektrode auf.
  • Ein derartiges noch nicht stapelbares Halbleiterbauteil ist aus der Druckschrift US 6,873,041 B1 bekannt. Dabei sind die zu einer Oberseite des Halbleiterbauteils und zu einer Unterseite des Halbleiterbauteils herausgeführten großflächigen Außenkontaktflächen auf der Oberseite und der Unterseite des Halbleiterbauteils mit entsprechenden ersten und zweiten Elektroden auf Unterseite und Oberseite eines Halbleiterchips innerhalb eines Kunststoffgehäuses verbunden. Diese von außen zugänglichen großflächigen Außenkontakte, die mit unterschiedlichen Elektroden des Halbleiterchips elektrisch verbunden sind, dienen der Abgabe von entstehender Verlustwärme des Halbleiterchips. Diese großflächigen Außenkontaktflächen auf der Oberseite und der Unterseite des Halbleiterbauteils gemäß US 6,873,041 B1 sind jedoch ungeeignet, um mehrere Halbleiterbauteile aufeinander zu stapeln.
    •
  • Es besteht jedoch ein Bedarf, derartige Halbleiterbauteile kompatibel zu Standardgehäusen derart zu gestalten, dass sie stapelbar sind. Ein weiterer Bedarf besteht nach wie vor darin, dass die Halbleiterbauteile von oben und/oder von unten kühlbar sind. Außerdem sollte der bei stapelbaren Gehäusefor men auftretende thermische Widerstand sowohl nach oben in die Umgebung als auch nach unten zu einer übergeordneten Schaltungsplatine gering bleiben. Ferner besteht der Bedarf, dass derartige gestapelte Halbleiterbauteile neue Funktionen, wie z.B. Halbbrücken oder erweiterte Kühlbarkeit, erfüllen.
  • Aufgabe der Erfindung ist es, den aufgetretenen Bedarf durch ein neues Gehäusedesign abzudecken und ein stapelbares Halbleiterbauteil sowie ein Verfahren zu seiner Herstellung anzugeben, um die oben aufgeführten Bedürfnisse zufrieden zu stellen.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein stapelbares Halbleiterbauteil mit mindestens einer ersten Elektrode auf einer Oberseite und einer großflächigen zweiten Elektrode auf einer Unterseite eines Halbleiterchips geschaffen. Zusätzlich weist der Halbleiterchip auf einer der Seiten eine Steuerelektrode auf. Um die Stapelbarkeit zu verwirklichen, sind auf den Randseiten des Halbleiterbauteils Durchkontaktblöcke angeordnet, die von außen zugänglich sind und zumindest eine Randseitenkontaktfläche, eine Oberseitenkontaktfläche und eine Unterseitenkontaktfläche als Außenkontaktflächen aufweisen. Zusätzlich ist mindestens ein großflächiger Außenkontakt auf der Unterseite und/oder der Oberseite des Halbleiterbauteils angeordnet.
  • Ein derartiges Halbleiterbauteil kann sowohl ein Feldeffekt-Halbleiterbauteil als auch ein Bipolar-Leistungstransistor sein, wobei die ersten und zweiten Elektroden beim Feldeffekt-Halbleiterbauteil durch Source- und Drain-Elektroden verwirklicht werden, während beim Bipolar-Leistungstransistor die großflächigen Elektroden den Emitter bzw. den Kollektor realisieren. Die Steuerelektrode derartiger Halbleiterbauteile ist bei einem Feldeffekt-Halbleiterbauteil eine Gate-Elektrode, während sie bei einem Bipolar-Leistungstransistor eine Basis-Elektrode oder eine isolierte Gate-Elektrode sein kann.
  • Der Vorteil eines derartigen stapelbaren Halbleiterbauteils ist in den Durchkontaktblöcken zu sehen, die auf den Randseiten des Halbleiterbauteils angeordnet sind und kompatibel mit herkömmlichen Standardgehäusen angeordnet sind. Dabei stehen bei Standardgehäusen die von außen zugänglichen Kontaktflächen entweder nur auf einer der Seiten des Halbleiterbauteils oder auf einer Oberseite oder einer Rückseite und teilweise an den Randseiten zur Verfügung. Ein Stapeln ist erst durch die erfindungsgemäßen Durchgangsblöcke, die auf den Randseiten des Halbleiterbauteils angeordnet sind, möglich, da sie nicht nur auf einer Seite Außenkontaktflächen aufweisen, sondern es kann auf diese Durchkontaktblöcke von drei unterschiedlichen Seiten, nämlich den Randseiten, den Oberseiten und den Unterseiten, zugegriffen werden.
  • Ein weiterer Vorteil ist auch darin zu sehen, dass das Halbleiterbauteil sowohl mit seiner Rückseite als ach mit seiner Oberseite auf eine übergeordnete Schaltungsplatine montiert werden kann.
  • Schließlich wird durch diese Halbleiterbauteile ein Stapeln sowohl in Parallelschaltung als auch in Serienschaltung möglich. Bei einer Parallelschaltung werden lediglich die Halbleiterbauteile übereinander gestapelt, und ihre Durchkontaktblöcke derart ausgerichtet, so dass Durchkontaktblöcke der gestapelten Halbleiterbauteile mit gleichen Funktionen aufeinander stoffschlüssig verbunden werden können. Bei einer Serienschaltung hingegen werden die Durchkontaktblöcke, die den ersten und den zweiten Elektroden des jeweiligen Halbleiterchips zugeordnet sind, abwechselnd übereinander gestapelt, wobei jedoch die Steuerelektrode über entsprechend angeordnete Durchkontaktblöcke der jeweils gestapelten Halbleiterbauteile durchzuschleifen ist. Dieses ist bei Parallelschaltungen unproblematisch, da die Steuerelektroden mit einem einzelnen Durchkontaktblock der auf den Randseiten befindlichen Durchkontaktblöcke verbunden sind und deshalb automatisch bei einem parallel geschalteten Stapel übereinander angeordnet werden.
  • Schwieriger ist es jedoch, Serienschaltungen mit einem derartigen stapelbaren Halbleiterbauteil zu verwirklichen. Für Serienschaltungen werden deshalb in vorteilhafter Weise zwei Durchkontaktblöcke für die Steuerelektrode jedes stapelbaren Halbleiterbauteils vorgesehen, wobei die zwei Durchkontaktblöcke punktsymmetrisch auf den Rändern gegenüber liegend angeordnet sind, während die Durchkontaktblöcke für die ersten und zweiten Elektroden des Halbleiterchips lediglich einander gegenüber liegend positioniert sind. Eine derartige Variante des stapelbaren Halbleiterbauteils hat den Vorteil, dass das Stapeln sowohl in Parallel- als auch in Serienschaltung möglich ist.
  • Durch den mindestens einen großflächigen Außenkontakt des stapelbaren Halbleiterbauteils ist es darüber hinaus möglich, bei Parallelschaltungen gestapelter Halbleiterbauteile entweder von der Unterseite oder von der Oberseite des Halbleiterbauteilstapels eine intensive Kühlung über diesen großflächigen Außenkontakt anzubieten.
  • Bei beiden Schaltungen ist es sogar möglich, mit nur einer Außenkontaktfläche pro Halbleiterbauteil diesen Halbleiterbauteilstapel sowohl von oben als auch von unten intensiv zu kühlen, indem die großflächigen Außenkontakte pro Halbleiterchip auf der Oberseite des Halbleiterleistungsstapels und auf der Unterseite des Halbleiterleistungsstapels angeordnet werden.
  • In einer bevorzugten Ausführungsform der Erfindung ist die erste Elektrode des Halbleiterchips mit mindestens drei Durchkontaktblöcken elektrisch verbunden, während die Steuerelektrode lediglich mit einem Durchkontaktblock elektrisch in Verbindung steht. Bei dieser Ausführungsform der Erfindung wird berücksichtigt, dass der Steuerelektrode lediglich ein Signalstrom oder ein Signalpotential angeboten wird, während über die erste Elektrode ein entsprechend hoher Strom geschaltet wird.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung ist die zweite Elektrode des Halbleiterchips mit mindestens drei Durchkontaktblöcken elektrisch verbunden, während wiederum die Steuerelektrode lediglich mit einem der Durchkontaktblöcke elektrisch in Verbindung steht. Auch hier ist der grundlegende Vorteil, dass die Steuerelektrode lediglich Steuersignale in Form von Steuerimpulsen bzw. Steuerpotentialen übertragen muss, während durch die zweite großflächige Elektrode ein hoher elektrischer Stromfluss geführt und geschaltet wird.
  • Vorzugsweise sind die Durchkontaktblöcke der ersten Elektrode und die Durchkontaktblöcke der zweiten Elektrode auf einander gegenüber liegenden Randseiten angeordnet. Eine derartige An ordnung erleichtert die serielle und die parallele Schaltung beim Stapeln von Halbleiterbauteilen zu einem Halbleiterbauteilstapel, da bei serieller Schaltung lediglich die Halbleiterchips um jeweils 180° zu einander verdreht werden müssen, während bei einer Parallelschaltung die Halbleiterbauteile in gleicher Ausrichtung zueinander angeordnet werden können.
  • In einer weiteren Ausführungsform der Erfindung sind die Durchgangsblöcke einer der Elektroden mit dem großflächigen Außenkontakt auf der Ober- oder Unterseite des Halbleiterbauteils elektrisch verbunden. Dadurch wird von vornherein festgelegt, welche der Elektroden des Halbleiterchips nun auf eine Kühlfläche und damit auf eine Masse gelegt werden kann. Dazu wird der großflächige Außenkontakt thermisch mit einem Kühlkörper in Wirkverbindung gebracht.
  • Ein Verfahren zur Herstellung mehrerer stapelbarer Halbleiterbauteile mit mindestens einer ersten Elektrode auf einer Oberseite und einer großflächigen zweiten Elektrode auf einer Unterseite eines Halbleiterchips weist die nachfolgenden Verfahrensschritte auf.
  • Zunächst wird ein Flachleiterrahmen mit in Zeilen und Spalten angeordneten Halbleiterpositionen hergestellt, wobei der Flachleiterrahmen eine untere Flachleiterrahmenhälfte mit unteren Durchkontaktblockhälften und eine obere Flachleiterrahmenhälfte mit oberen Durchkontaktblockhälften in den Halbleiterbauteilpositionen aufweist. Diese Durchkontaktblockhälften auf jeder der Flachleiterrahmenhälften sind für Durchkontaktblöcke auf den Randseiten des Halbleiterbauteils vorgesehen. Außerdem ist in den Halbleiterbauteilpositionen mindestens ein großflächiger Kontakt auf jeder der Flachleiterrahmenhälften zur Aufnahme eines Halbleiterchips vorgesehen.
  • Neben den Flachleiterrahmenhälften werden Halbleiterchips hergestellt. Diese Halbleiterchips weisen mindestens eine erste Elektrode auf einer Oberseite und eine großflächige zweite Elektrode auf einer Unterseite des Halbleiterchips auf. Wenn genügend Halbleiterchips und Flachleiterrahmenhälften zur Verfügung stehen, so werden die unteren Flachleiterrahmenhälften zunächst mit Halbleiterchips unter Aufbringen einer der großflächigen Elektroden der Halbleiterchips auf den großflächigen Außenkontakt in den Halbleiterbauteilpositionen der Flachleiterrahmenhälften aufgebracht. Dananch wird die obere Flachleiterrahmenhälfte nach der unteren Flachleiterrahmenhälfte ausgerichtet und nach Positionieren der Halbleiterchips zwischen den Flachleiterrahmenhälften werden diese stoffschlüssig miteinander verbunden.
  • Beim stoffschlüssigen Verbinden werden nicht nur die Flachleiterrahmenhälften mit Oberseite und Unterseite des Leistungsalbleiterchips stoffschlüssig verbunden, sondern auch die Durchkontaktblockhälften in den Randbereichen der Halbleiterchippositionen des Flachleiterrahmens zu Außenkontaktblöcken zusammengefügt. Zusätzlich wird eine Steuerelektrode mit einem der Durchkontaktblöcke mindestens auf einer Randseite des Flachleiterrahmens in den Halbleiterbauteilen verbunden. Nach diesem Zusammenbau der Halbleiterchips mit den Flachleiterrahmenhälften und den Durchkontaktblockhälften werden die Halbleiterchips mit den elektrischen Verbindungen der Flachleiterrahmenhälften in einer Kunststoffgehäusemasse unter Freilassen der Randseitenkontaktflächen, der Oberseitenkontaktflächen sowie Unterseitenkontaktflächen der Durchkontaktblockhälften zusammengefügt. Außerdem werden die großflächigen Außenkontaktflächen ebenfalls von Kunststoffgehäusemasse freigehalten. Abschließend kann dann der Flachleiter rahmen in einzelne stapelbare Halbleiterbauteile aufgetrennt werden.
  • Dieses Verfahren hat den Vorteil, dass mit geeigneten Flachleiterrahmenhälften Durchkontaktblöcke in den Randseiten eines Kunststoffgehäuses in den einzelnen Halbleiterbauteilpositionen fixiert werden, und mit einfachen und preiswerten Fertigungsverfahren stapelbare Halbleiterbauteile verwirklicht werden können. Ein weiterer Vorteil dieses Verfahrens ist es, dass nicht nur ein einzelnes stapelbares Halbleiterbauteil individuell realisiert werden kann, sondern auch mehrere stapelbare Halbleiterbauteile parallel in wenigen Fertigungsschritten auf einem Flachleiterrahmen, der in Zeilen und/oder Spalten angeordnete entsprechende Halbleiterchipbauteilpositionen aufweist, hergestellt werden können.
  • In einer bevorzugten Ausführungsform der Erfindung werden zunächst die Halbleiterchips auf der unteren Flachleiterrahmenhälfte in den Halbleiterbauteilpositionen diffusionsgelötet und anschließend werden die übrigen Lötverbindungen mit der oberen Flachleiterhälfte mit einem bleifreien Lot aufgelötet. Diese Verfahrensvariante hat den Vorteil, dass die Verbindung der Halbleiterchip mit der unteren Flachleiterrahmenhälfte durch die sich ausbildenden intermetallischen Phasen hochtemperaturfest ist, sodass nachfolgende Fügeverfahren den Halbleiterchip von der unteren Flachleiterrahmenhälfte nicht ablösen.
  • Anstelle von einzelnen aufeinander folgenden Fügeschritten der unterschiedlichen Komponenten zu einem Flachleiterrahmen aus Flachleiterrahmenhälften mit dazwischen angeordneten Halbleiterchips wird vorzugsweise zunächst ein Stapel aus einer unteren Flachleiterrahmenhälfte, Halbleiterchips und ei ner oberen Flachleiterrahmenhälfte gebildet und anschließend wird der Stapel zusammengefügt. Bei dem Zusammenfügen eines derartigen Stapels kann auch ein Leitkleber eingesetzt werden, sodass die einzelnen Komponenten des Stapels wie Flachleiterrahmenhälften, Kontaktblockhälften und Halbleiterchips zusammengeklebt und kontaktiert werden.
  • Andererseits ist es auch möglich, beim Zusammenfügen des Stapels für sämtliche Bindungsfugen ein Diffusionslöten durchzuführen. Daraus ergibt sich ein Halbleiterbauteil mit entsprechend hochtemperaturfesten Verbindungsfugen. Werden keine hohen Anforderungen an die Temperaturfestigkeit gestellt, so kann auch der gesamte Stapel durch ein bleifreies Lotmaterial zusammengelötet werden. Dieses Verfahren hat den Vorteil, dass auf sogenannte "Clip"-Halter für den Aufbau der Halbleiterbauelemente verzichtet werden kann.
  • Zusammenfassend ist festzustellen, dass die Anzahl der Varianten für Lagerhaltung eingeschränkt und vermindert werden kann, dadurch dass mit dem stapelbaren Halbleiterbauteil ein multifunktionales Bauteil vorliegt, das eine Vielzahl von Gehäusevarianten ersetzen kann. Ferner wird mit dem erfindungsgemäßen stapelbaren Halbleiterbauteil ein geringerer Platzbedarf auf der Schaltung durch Ausnutzung der Höhe in Richtung der dritten Dimension verwirklicht. Schließlich kann der Anwender mit Standardprozessen dieses Gehäuse mehrfach übereinander zusammenbauen, wobei lediglich erneute Lötpastenaufträge mit anschließender erneuter Bestückung durchzuführen sind und abschließend ein Standardlötprozess erfolgen kann.
  • Derartige stapelbare Halbleiterbauteile können von der anmeldenden Firma Infineon für den Anwender vorkonfiguriert werden, so dass dieser Endkunde mit einem einzigen Schritt den Stapel wie ein herkömmliches Bauteil verarbeiten kann. Ein weiterer Vorteil der erfindungsgemäßen Lösung liegt darin, dass die Wärmeableitung durch die kompakte Gehäusebauform beherrschbar und durch Ausformung und Optimierung des Flachleiterrahmens und der Kunststoffgehäusemasse verbessert wird. Die thermische Anbindung eines Kühlkörpers wird durch die großflächigen Außenkontakte bei den einseitig kühlbaren Gehäusen mit dem erfindungsgemäßen stapelbaren Halbleiterbauteil verbessert.
  • Außerdem können MOSFETs und Bipolar-Transistoren mit völlig neuen Eigenschaften hergestellt werden. So ist z.B. die Kombination eines ersten MOSFETs mit niedriger Einschaltschwelle und höherem Widerstand und mit kleiner Gateaufladung mit einem zweiten MOSFET mit höherer Einschaltschwelle und niedrigerem Widerstand und einer größeren Gateaufladung zur Minimierung der Schaltverluste möglich. Außerdem kann die Verlustleistung an den Ort der größten Wärmeabfuhr bzw. der größten Wärmesenke so angepasst werden, dass z.B. bei beidseitiger Kühlung das obere Halbleiterbauteil mit einem niedrigeren Einschaltwiderstand bestückt wird, und die Ströme sich umgekehrt proportional zum Einschaltwiderstand aufteilen, wobei die höhere Verlustleistung in dem oberen Bauteil entsteht, welches direkt über Kühlkörper gekühlt werden kann.
  • Ferner kann durch das erfindungsgemäße stapelbare Halbleiterbauteil der Wärmefluss innerhalb eines Stapels dafür genutzt werden, dass höhere Temperaturen als sie für eine übergeordnete Schaltungsplatine vorgesehen sind, in der Anordnung der gestapelten Halbleiterbauteile zugelassen werden können, indem das obere Halbleiterbauteil thermisch über den maximal zulässigen Bereich der Schaltungsplatinentemperatur hinaus erwärmt wird. Dabei kann in vorteilhafter Weise die oberflä chenmontierbare Technik eingesetzt werden. Ferner kann in vorteilhafter Weise wahlweise die Verlustleistung nach oben und/oder nach unten abgegeben werden und die Leistungsdichte der Schaltung entsprechend gesteigert werden.
  • Ein weiteren Aspekt der Erfindung betrifft Halbleiterbauelement mit einer integrierten Schaltung. Dabei ist das Halbleiterbauelement stapelbar und weist einen Halbleiterchip auf. Der Halbleiterchip besitzt mindestens eine ersten Elektrode auf seiner Oberseite und eine großflächige zweite Elektrode auf seiner Unterseite. Zusätzlich weist der Halbleiterchip auf einer der Seiten eine Steuerelektrode auf. Auf den Randseiten des Halbleiterbauteils sind Durchkontaktblöcke angeordnet, die von außen zugänglich mindestens eine Randseitenkontaktfläche, eine Oberseitenkontaktfläche und eine Unterseitenkontaktfläche als Außenkontaktflächen aufweisen, und wobei mindestens ein großflächiger Außenkontakt (22) auf der Unter- (24) und/oder der Oberseite (23) des Halbleiterbauteils angeordnet ist.
  • Vorzugsweise ist das Halbleiterbauteil ein Leistungshalbleitermodul, wobei das Leistungshalbleitermodul großflächige Kontakte sowohl auf der Oberseite als auch af der Rückseite aufweist.
  • Darüber hinaus betrifft die Erfindung ein Hybridschaltungsbauelement, das auf seinen Randseiten Durchkontaktblöcke aufweist, die von außen zugänglich mindestens eine Randseitenkontaktfläche, eine Oberseitenkontaktfläche und eine Unterseitenkontaktfläche als Außenkontaktflächen aufweisen. Dabei ist mindestens ein großflächiger Außenkontakt auf der Unter- und/oder der Oberseite des Hybridschaltungsbauelements angeordnet.
  • Aus den oben beschriebenen Halbleiterbauteile ist vorzugsweise ein Halbleiterbauelementstapel aufgebaut, auf dessen Oberseite passive Bauelemente angeordnet sind.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine schematische perspektivische Ansicht eines stapelbaren Halbleiterbauteils einer ersten Ausführungsform der Erfindung;
  • 2 zeigt eine schematische perspektivische Ansicht eines stapelbaren Halbleiterbauteils gemäß einer zweiten Ausführungsform der Erfindung;
  • 3 zeigt eine schematische perspektivische Ansicht eines auf einer übergeordneten Schaltungsplatine montiertes Halbleiterbauteil der ersten Ausführungsform der Erfindung;
  • 4 zeigt eine schematische perspektivische Ansicht eines auf einer übergeordneten Schaltungsplatine umgekehrt montiertes Halbleiterbauteil der ersten Ausführungsform der Erfindung;
  • 5 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteilstapels in Parallelschaltung gemäß einer vierten Ausführungsform der Erfindung;
  • 6 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteilstapels in Parallelschaltung gemäß einer fünften Ausführungsform der Erfindung;
  • 7 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteilstapels in Serienschaltung gemäß einer sechsten Ausführungsform der Erfindung;
  • 8 zeigt eine schematische perspektivische Ansicht einer Sonderform eines Halbleiterbauteilstapels gemäß einer dritten Ausführungsform der Erfindung.
  • 9 bis 14 zeigen schematische perspektivische Prinzipskizzen zur Herstellung von Halbleiterbauteilen;
  • 9 zeigt eine schematische auseinandergezogene perspektivische Draufsicht von Ausgangskomponenten zur Herstellung eines Halbleiterbauteils;
  • 10 zeigt eine schematische auseinandergezogene perspektivische Untersicht von Ausgangskomponenten zur Herstellung des Halbleiterbauteils gemäß 9;
  • 11 zeigt eine schematische perspektivische Draufsicht auf zwei Flachleiterrahmenhälften zum Fügen zu einem Flachleiterrahmen mit Halbleiterbauteilen;
  • 12 zeigt eine schematische perspektivische Untersicht auf zwei Flachleiterrahmenhälften beim Fügen zu einem Flachleiterrahmen mit Halbleiterbauteilen;
  • 13 zeigt eine schematische perspektivische Untersicht des in eine Kunststoffgehäusemasse eingepackten Halbleiterbauteils;
  • 14 zeigt eine schematische perspektivische Draufsicht auf das in eine Kunststoffgehäusemasse eingebettete Halbleiterbauteil der 13;
  • 15 zeigt eine schematische perspektivische Draufsicht auf die Oberseite eines Halbleiterbauteils einer weiteren Ausführungsform der Erfindung;
  • 16 zeigt eine schematische perspektivische Untersicht auf die Unterseite eines Halbleiterbauteils gemäß 15;
  • 17 bis 20 zeigen unterschiedliche Ausführungsformen von Durchkontaktblöcken mit horizontaler Verbindungsfuge.
  • 1 zeigt eine schematische perspektivische Ansicht eines stapelbaren Halbleiterbauteils 1 einer ersten Ausführungsform der Erfindung. Zur Verbesserung der Anschaulichkeit ist die Kontur des Kunststoffgehäuses 27 mit strichpunktierten Linien gekennzeichnet und die an sich nicht transparente Kunststoffgehäusemasse 25 transparent dargestellt. An den Randseiten 13 und 15 des Kunststoffgehäuses 27 in der Kunststoffgehäusemasse 25 sind Durchkontaktblöcke 17 angeordnet, die in die Kunststoffgehäusemasse 25 derart hineinragen, dass Randseitenkontaktflächen 18, Oberseitenkontaktflächen 19 und Unterseitenkontaktflächen 20 frei von Kunststoffgehäusemasse sind und somit von außen kontaktierbar sind. Auf der Randseite 13 sind drei Durchkontaktblöcke 17 gemeinsam an eine erste Elektrode 7 auf der Oberseite 8 des Halbleiterchips 11 angeschlossen.
  • Diese drei Durchkontaktblöcke 17 der Randseite 13 werden gemeinsam im Falle eines Feldeffekt-Leistungsbauteils einer Source-Elektrode S bzw. im Falle eines bipolaren Leistungstransistors eine Emitter-Elektrode E angeordnet. Der vierte Durchkontaktblock 17 ist über einen Bonddraht 32 mit einer Steuerelektrode 12 auf der Oberseite 8 des Halbleiterchips 11 verbunden. Somit kann für diesen Durchkontaktblock 17 der Randseite 13 im Falle eines Feldeffekt-Leistungsbauteils eine Gate-Elektrode G und im Falle eines bipolaren Transistors eine Basis-Elektrode B erreicht werden.
  • Die gegenüber liegende Randseite 15 des Kunststoffgehäuses 27 weist vier weitere Durchkontaktblöcke 17 auf, die gemeinsam mit einer großflächigen zweiten Elektrode 9 auf der Unterseite 24 des Halbleiterbauteils 11 verbunden sind. Diese zweite Elektrode 9 wird von einem großflächigen Außenkontakt 22 gebildet, der innerhalb der Kunststoffgehäusemasse 25 einen Halbleiterchip 11 mit seiner Unterseite 10 trägt. Im Falle des Feldeffekt-Leistungsbauteils ist diese zweite Elektrode 9 eine Drain-Elektrode D und im Falle eines bipolaren Leistungstransistors eine Kollektor-Elektrode C. Während die erste Elektrode 7 dieser Ausführungsform der Erfindung auf der Oberseite 8 des Halbleiterchips 11 von der Kunststoffgehäusemasse 25 umgeben ist, ist der großflächige Außenkontakt 22 im Bereich einer Außenkontaktfläche 21 von Kunststoffgehäusemasse frei, so dass diese Außenkontaktfläche 21 von der Unterseite 24 des Halbleiterbauteils 1 kontaktiert werden kann. Auf einem derartigen Halbleiterbauteil 1 kann ein identisches Halbleiterbauteil jederzeit gestapelt werden, wodurch praktisch eine Parallel- und/oder Serienschaltung von zwei Halbleiterbauteilen erreicht wird.
  • Der Stapel der Halbleiterbauteile 1 kann beliebig vergrößert werden, jedoch wird die thermische Belastung des obersten Halbleiterbauteils mit zunehmender Stapelhöhe steigen. Andererseits lässt sich durch das Stapeln auch ein Vorteil erreichen, indem die volle zulässige thermische Belastbarkeit eines oberen Halbleiterbauteils 1 ausgeschöpft wird, die etwa bei 175°C liegt, während eine Schaltungsplatine, auf der ein derartiger Halbleiterstapel montiert ist, lediglich eine maximal zulässige Temperatur von 105°C aufweist. Somit kann das unterste Halbleiterbauteil von den gestapelten Halbleiterbauteilen nur bis zu einer Temperatur von 105°C betrieben werden, während die darüber gestapelten Halbleiterbauteile zunehmend mit höheren zulässigen Temperaturen belastet werden können, ohne die Schaltungsplatine oder die Halbleiterbauteile zu gefährden.
  • 2 zeigt eine schematische perspektivische Ansicht eines stapelbaren Halbleiterbauteils 2 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • In 2 sind die Oberseite 23 des Halbleiterbauteils 2 sowie die Randseiten 13 und 15 mit den entsprechenden Durchkontaktblöcken 17 gezeigt, von denen die kunststofffreien Flächen zu sehen sind, auf die von außen zugegriffen werden kann, wie die Randseitenkontaktfläche 18, die Oberseitenkontaktfläche 19 und die Unterseitenkontaktfläche 20. Der Unterschied zu der ersten Ausführungsform der Erfindung besteht darin, dass in diesem Fall ein Halbleiterbauteil 2 vorliegt, das sowohl parallel als auch seriell mit einem zweiten, einem dritten oder auch einem vierten Halbleiterbauteil in einem Stapel verbunden werden kann.
  • Dazu weist dieses Halbleiterbauteil in den diagonal gegenüber liegenden Eckbereichen der Randseiten 13 und 15 jeweils einen Durchkontaktblock 17 auf, der mit der Gate-Elektrode G im Falle eines Feldeffekt-Leistungstransistors bzw. mit einer Basis-Elektrode B im Falle eines bipolaren Leistungstransistors verbunden ist. Somit ist es möglich, sowohl serielle als auch parallele Schaltungen mit diesem stapelbaren Halbleiterbauteil 2 zu realisieren.
  • 3 zeigt eine schematische perspektivische Ansicht eines auf einer übergeordneten Schaltungsplatine 26 montierten Halbleiterbauteils 1 der ersten Ausführungsform der Erfindung. Dazu weist die übergeordnete Schaltungsplatine 26 entsprechende Kontaktanschlussflächen 28 auf, die in Größe und Anordnung den Unterseitenkontaktflächen des Halbleiterbauteils 1 entsprechen. Der großflächige Außenkontakt 22, der hier auf der Unterseite des oberflächenmontierten Halbleiterbauteils 1 angeordnet ist, wird somit von der übergeordneten Schaltungsplatine 28 gekühlt. Für eine intensivere Kühlung kann es auch vorgesehen werden, dass ein besonderer Kühlkörper auf diesem in dieser Darstellung nicht sichtbaren Oberseitenaußenkontakt angeordnet wird.
  • 4 zeigt eine schematische perspektivische Ansicht eines auf einer übergeordneten Schaltungsplatine 26 umgekehrt montierten Halbleiterbauteils 1 der ersten Ausführungsform der Erfindung. Dieses Halbleiterbauteil 1 kann nun auf der frei zugänglichen, oben liegenden Unterseite 24 des Halbleiterbauteils 1 gekühlt werden, indem ein Kühlkörper auf der frei zugänglichen großflächigen Außenkontaktfläche 21 angeordnet wird. In diesem Fall ist der großflächige Außenkontakt 22 mit vier Durchkontaktblöcken 17 auf der Randseite 15 verbunden.
  • Intern stehen diese Durchkontaktblöcke 17 auf der Randseite 15 im Falle eines Feldeffekt-Leistungstransistors mit einer Drain-Elektrode in Wirkverbindung und im Falle eines bipolaren Leistungstransistors mit einem Kollektor in Verbindung.
  • 5 zeigt eine schematische perspektivische Ansicht eines Halbleiterstapels 4 in Parallelschaltung gemäß einer vierten Ausführungsform der Erfindung. Die Parallelschaltung bezieht sich dabei auf zwei gestapelte Halbleiterbauteile 29 und 30. Dabei ist das obere Halbleiterbauteil 30 mit seinen Durchkontaktblöcken 17 genauso ausgerichtet wie das darunter liegende, direkt auf der Schaltungsplatine oberflächenmontierte Halbleiterbauteil 29. Somit stellt dieses Halbleiterbauteil 4 einen Stapel aus parallel geschalteten Halbleiterbauteilen 29 und 30 dar und wird von der Schaltungsplatine 26 gekühlt. Ein derartiger Aufbau erlaubt es, dass die zusätzliche Erwärmung des gestapelten Halbleiterbauteils 30 höher sein darf als das unmittelbar durch die übergeordnete Schaltungsplatine 26 gekühlte Halbleiterbauteil 29. Dazu ergibt eine Abschätzung der elektrischen Eigenschaften ungefähr die Werte:
    • n-Widerstand eines Niederspannungs-M1. Drain-Source-OOSFETs in Form eines Halbleiterchips: 1,5...2,0 mΩ
    • 2. Gehäusewiderstand eines Gehäuses (z.B. SUPER 508, Power-PakTM SO8): 0,2 mΩ
    • 3. Widerstand zwischen den Gehäusen: 0,2 mΩ
    • 4. Parallelschaltung von zwei Bauteilen: 0,95...1,3 mΩ
    • 5. Parallelschaltung von drei Bauteilen: 0,55...0,75 mΩ
  • Als thermische Werte wurden für diese Anordnung ermittelt:
    • 1. maximale Temperatur des Halbleiters Tj: 150...175°C
    • 2. maximale Temperatur der Platine: 105°C
    • 3. Übergangswiderstand Halbleiter-Gehäuse, Rth jc: 1 K/W
    • 4. Übergangswiderstand-Gehäuse (oberes Gehäuse zu unterem Gehäuse), Rth cc: < 10 K/W
    • 5. thermischer Widerstand einer Platine (vierlagig mit 35 μm Kupferkaschierung): 15 20 K/W
    • 6. maximale Verlustleistung eines Bauteilplatinenübergangs (Ta = 35°): 6,5...5 W
    • 7. maximale Verlustleistung einer Parallelschaltung von zwei oder mehr Bauteilen: 6,5...5 W
    • 8. maximale Tj bei unterschiedlichen Bauteilanzahlen übereinander: Standardbauteil, Tj: 110...111,5°C Parallelschaltung von zwei Bauteilen Tj unteres Bauteil: 110...111,5°C Tj oberes Bauteil: < 140°C Parallelschaltung von drei Bauteilen Tj unters Bauteil: 110...115,5°C Tj mittleres Bauteil: < 150°C Tj oberes Bauteil: < 170°C
  • Dabei ist die maximal abgebbare Verlustleistung eines Halbleiterbauteils 1 an die Platine 26 in erster Näherung nur von der Größe der Kontaktanschlussfläche 28 abhängig. Herkömmliche Halbleiterbauteile und gestapelte Halbleiterbauformen besitzen eine identische Bodenfläche, also auch immer die gleiche Wärmeabgabe. Bei drei gleichen Bauteilen übereinander wird sich der Strom nicht gleichmäßig verteilen. Erstens nimmt der Widerstand nach oben immer mehr zu und zweitens entsteht eine Gegenkopplung durch die stärkere Erwärmung des obersten Halbleiterbauteils, indem zunächst die Temperatur steigt und damit der elektrische Widerstand steigt und somit der Stromfluss seinerseits abnimmt, so dass die Temperatur wieder sinkt. Somit erreicht man damit trotz der Stapelung eine relativ gleichmäßige Temperaturverteilung.
  • 6 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteilstapels 5 in Parallelschaltung gemäß einer fünften Ausführungsform der Erfindung. In diesem Fall ist der Halbleiterbauteilstapel 5 im Gegensatz zur vierten Ausführungsform umgekehrt auf der übergeordneten Schaltungsplatine 26 gestapelt, so dass der großflächige Außenkontakt 22 frei zugänglich ist und der Halbleiterbauteilstapel der fünften Ausführungsform von oben intensiv gekühlt werden kann. Dazu kann an dieser großflächigen Außenkontaktfläche 21 zusätzlich ein Kühlkörper angebracht werden. Im Falle eines MOSFET-Halbleiterbauteilstapels steht dieser großflächige Außenkontakt 22 in Verbindung mit einer Drain-Elektrode eines Halbleiterchips und im Falle eines Bipolar-Leistungstransistors steht dieser großflächige Außenkontakt 22 mit einer Emitter-Elektrode elektrisch in Verbindung. Gleichzeitig sind vier auf der Randseite 15 angeordnete Durchgangskontaktblöcke 17 mit dem großflächigen Außenkontakt 22 elektrisch verbunden.
  • 7 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteils 6 in Serienschaltung gemäß einer sechsten Ausführungsform der Erfindung. Um eine derartige Serienschaltung zu realisieren, sind die Durchgangskontaktblöcke 17 derart angeordnet, dass lediglich drei Durchgangskontaktblöcke 17 auf zwei gegenüber liegenden Randseiten 13 und 15 der Halbleiterbauteile 29 und 30 mit den entsprechenden großflächigen Elektroden verbunden sind.
  • Der vierte Durchkontaktblock 17 auf den Randseiten 13 und 15 steht mit der Steuerelektrode des entsprechenden gestapelten Halbleiterchips 29 bzw. 30 in Verbindung und wird von zwei diagonal gegenüber liegenden und damit punktsymmetrisch angeordneten Durchkontaktblöcken 17 elektrisch mit der jeweiligen Steuerelektrode der gestapelten Halbleiterbauteile 29 und 30 verbunden. Ohne eine Umgestaltung des Flachleiterrahmens in den stapelbaren Halbleiterbauteilen 29 und 30 ist eine derartige serielle Schaltung nicht realisierbar.
  • 8 zeigt eine schematische perspektivische Ansicht einer Sonderform eines Halbleiterbauteilstapels 3 gemäß einer dritten Ausführungsform der Erfindung. Grundlage dieser Sonderform ist ein sog. QFN-Gehäuse, bei dem auf jeder Randseite 13, 14, 15 und 16 jeweils drei Durchkontaktblöcke 17 angeordnet sind. In diesem Fall sind die Durchkontaktblöcke 17 spiegelsymmetrisch um eine Symmetrieachse 31, die hier mit einer strichpunktierten Linie angedeutet wird, angeordnet, wobei auf der Symmetrieachse 31 jeweils auf den Randseiten 14 und 16 ein Durchkontaktblock 17 angeordnet ist, so dass die Steuerelektrode an zwei Punkten auf der Symmetrieachse 31 mit den Durchkontaktblöcken 17 verbunden ist.
  • Auf der einen Seite der Symmetrieachse 31 sind Durchkontaktblöcke 17 angeordnet, die mit der ersten Elektrode zusammenwirken, und auf der gegenüber liegenden Seite der Symmetrieachse 31 sind Durchkontaktblöcke 17 angeordnet, die mit der zweiten Elektrode elektrisch in Wirkverbindung stehen. Damit ist die Möglichkeit gegeben, dass beliebig viele derartige Halbleiterbauteile 3 der dritten Ausführungsform der Erfindung übereinander gestapelt werden können, sowohl in Parallel- als auch in Serienschaltung.
  • 9 bis 14 zeigen schematische perspektivische Prinzipskizzen zur Herstellung von Halbleiterbauteilen.
  • 9 zeigt eine schematische auseinandergezogene perspektivische Draufsicht von Ausgangskomponenten zur Herstellung eines Halbleiterbauteils. Diese Ausgangskomponenten bestehen aus einer unteren Elektrodenstruktur 42 und einer oberen Elektrodenstruktur 43 und einem dazwischen angeordnetem Halbleiterchip 11. Die untere Elektrodenstruktur 42 weist einen großflächigen Außenkontakt 22 auf, der als Drain-Elektrode D vorgesehen ist. Dieser großflächige Außenkontakt 22 ist an einer Randseite 15 elektrisch mit vier unteren Durchkontaktblockhälften 33 verbunden.
  • Die Dicke der unteren Durchkontaktblockhälften 33 ist größer als die Dicke des großflächigen Außenkontaktes 22, sodass der Halbleiterchip 11 mit einem rückseitigen Drainkontakt auf dem großflächigen Außenkontakt 22 positioniert werden kann, ohne die unteren Durchkontaktblockhälften 33 zu überragen. Dadurch ist es möglich, auf die koplanare Fläche aus der Oberseite 8 des Halbleiterchips 11 und den Oberseiten 44 der unteren Durchkontaktblockhälften 33 die obere Elektrodenstruktur 43 aufzubringen.
  • Die obere Elektrodenstruktur 43 weist ebenfalls einen großflächigen Außenkontakt 22 auf, der jedoch in seiner flächigen Erstreckung der Source-Elektrode S des Halbleiterchips 11 angepasst ist. Darüber hinaus weist die obere Elektrodenstruktur 43 eine Gate-Elektrode G auf, die in ihrer Größe der Steuerelektrode 12 des Halbleiterchips 11 angepasst ist. An den Randseiten 13 und 15 weist die obere Elektrodenstruktur 43 obere Durchkontaktblockhälften 34 auf. Davon sind die oberen Durchkontaktblockhälften 34 auf der Randseite 15 in Größe, Struktur und Anordnung den unteren Kontaktblockhälften 33 der unteren Elektrodenstruktur 42 angepasst, sodass beim Zusammenfügen der unteren Elektrodenstruktur 42 mit der oberen Elektrodenstruktur 43 Durchkontaktblöcke 17 mit einer horizontalen Verbindungsfuge 35 entstehen. Die oberen Durchkontaktblockhälften 34 auf den Randseiten 13 und 15 sind teilweise mit dem großflächigen Außenkontakt 22 für die Source-Elektrode S elektrisch verbunden. Mindestens eine der oberen Durchkontaktblockhälften 34 ist über eine Gateanschlussleitung 45 mit der Steuerelektrode 12 elektrisch in Kontakt.
  • Die untere Elektrodenstruktur 42 mit der verminderten Dicke des großflächigen Außenkontaktes 22 gegenüber den unteren Durchkontaktblockhälften 33 kann dadurch hergestellt werden, dass die in einem Flachleiterrahmen ausgestanzte untere Elektrodenstruktur 42 im Bereich des großflächigen Außenkontaktes 22 dünngeätzt wird, um genügend Platz für den Halbleiterchip 11 vorzubereiten. Der weitere Zusammenbau der Komponenten zu einem Halbleiterbauteil wird mit den 11 und 12 gezeigt.
  • 10 zeigt eine schematische auseinandergezogene perspektivische Untersicht von Ausgangskomponenten zur Herstellung des Halbleiterbauteils gemäß 9. Komponenten mit gleichen Funktionen wie in 9 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Bei dieser auseinander gezogenen Untersicht ist in der unteren Elektrodenstruktur 42 der großflächige Außenkontakt 22 mit der Unterseite 10 des Halbleiterchips 11 verbunden, sodass der großflächige Außenkontakt 22 die Drain-Elektrode D im Zusammenwirken mit den vier unteren Durchkontaktblockhälften 33 auf dem Randbereich 15 bildet.
  • Gegenüber zu dem Randbereich 15 liegt der Randbereich 13, der ebenfalls untere Durchkontaktblockhälften 33 aufweist, die jedoch für eine Verbindung mit oberen Durchkontaktblockhälften 34 reserviert sind und elektrisch nicht mit dem unteren großflächigen Außenkontakt 22 in Verbindung stehen. Der Unterschied zwischen den beiden Ausführungsformen der Halbleiterbauteilkomponenten zwischen der 9 und der 10 besteht darin, dass zum Unterbringen des Halbleiterchips 11 sowohl in der unteren Elektrodenstruktur 42 als auch in der oberen Elektrodenstruktur 43 im Bereich der Halbleiterchippositionen die großflächigen Außenkontakte 22 in ihrer Dicke gegenüber den Durchkontaktblockhälften 33 und 34 dünngeätzt sind, während in 9 lediglich die untere Elektrodenstruktur 42 dünngeätzt wurde. In beiden Ausführungsformen wird jedoch eine Verbindungsfuge vorgesehen, welche die unteren und oberen Durchkontaktblockhälften 33 und 34 zu Durchkontaktblöcken 17 als Außenkontakte des Halbleiterbauteils 46 miteinander stoffschlüssig verbindet. Eine derartige stoffschlüssige Verbindung kann durch Leitkleber, durch bleifreie Lotmaterialien und/oder durch Diffusionslöten erreicht werden.
  • 11 zeigt eine schematische perspektivische Draufsicht auf zwei Flachleiterrahmenhälften 38 und 39 beim Fügen zu einem Flachleiterrahmen 36 mit Halbleiterbauteilen 46. Die untere Flachleiterrahmenhälfte 38 trägt einen unteren großflächigen Außenkontakt 22 und untere Durchkontaktblockhälften 33, die auf einer Randseite 15 mit dem großflächigen unteren Außenkontakt 22 als Drain-Elektrode D verbunden sind. Diese untere Elektrodenstruktur 42 ist in jeder der Halbleiterbauteilpositionen 37 des Flachleiterrahmens 36 angeordnet. Eine obere Flachleiterrahmenhälfte 39 weist einen an die Source-Elektrode S eines Halbleiterchips 11 angepassten oberen großflächigen Außenkontakt 22 auf, der auf der Randseite 13 elektrisch mit drei oberen Durchkontaktblockhälften 34 verbunden ist.
  • Eine vierte obere Durchkontaktblockhälfte 34 ist für eine Gate-Elektrode G reserviert und von den übrigen oberen Durchkontaktblockhälften 34 elektrisch isoliert. Die oberen Durchkontaktblockhälften 34 werden durch die obere Flachleiterrahmenhälfte 39 in Position gehalten, sodass beim Aufbringen der oberen Flachleiterrahmenhälfte 39 auf die untere Flachleiterrahmenhälfte 38 mit dazwischen angeordnetem Halbleiterchip 11 ein Stapel 41 aus Flachleiterrahmenhälften mit Außenkontaktblöcken 40 entsteht, der in den jeweiligen Halbleiterbauteilpositionen 37 den Halbleiterchip 11 aufweist.
  • Wenn die Flachleiterrahmenhälften 38 und 39 über eine Verbindungsfuge 35 stoffschlüssig miteinander verbunden sind und anschließend eine Kunststoffgehäusemasse 25 unter Freilassen der großflächigen Außenkontakte 22 auf der Oberseite und der Unterseite des Halbleiterbauteils 46 sowie unter Freilassen der Oberseitenkontaktflächen 19, der Unterseitenkontaktflächen 20 und der Randseitenkontaktflächen 18 der Durchkon taktblöcke 17 in jeder der Halbleiterbauteilpositionen 37 aufgebracht ist, so können anschließend aus dem Flachleiterrahmen 36 die Halbleiterbauteile 46 ausgestanzt werden.
  • 12 zeigt eine schematische perspektivische Untersicht auf zwei Flachleiterrahmenhälften 38 und 30 beim Fügen der Flachleiterrahmenhälften 38 und 39 zu einem Flachleiterrahmen 36 mit Halbleiterbauteilen 46. Komponenten mit gleichen Funktionen wie in 11 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Durch diese Untersicht wird sichtbar, dass auf der unteren Flachleiterrahmenhälfte 38 der Drainaußenkontakt D angeordnet ist, auf den ein entsprechender Halbleiterchip 11 aufgebracht werden kann.
  • 13 zeigt eine schematische perspektivische Untersicht auf ein in eine Kunststoffgehäusemasse 25 eingepacktes Halbleiterbauteil 46. Auf der Unterseite sind auf den Randseiten 13 und 15 die Durchkontaktblöcke 17 zu sehen, die aus einer unteren Durchkontaktblockhälfte 33 und einer oberen Durchkontaktblockhälfte 34 mit dazwischen angeordneter horizontaler Verbindungsfuge 35 bestehen. Die Durchkontaktblöcke 17 auf der Randseite 15 gehen über in einen großflächigen Außenkontakt 22, der in dieser Ausführungsform der Erfindung eine Drain-Elektrode D darstellt. Auf der Randseite 13 sind vier Unterseitenkontaktflächen 20 zu sehen, von denen drei der Source-Elektrode 5 zugeordnet sind und die vierte Unterseitenkontaktfläche 20 der Gate-Elektrode G bzw. der Steuerelektrode 12 zugeordnet ist.
  • 14 zeigt eine schematische perspektivische Draufsicht auf das in einer Kunststoffgehäusemasse 25 eingebettete Halbleiterbauteil 46. Die Oberseite 23 unterscheidet sich von der Unterseite 24 des Halbleiterbauteils 46 dadurch, dass dem großflächigen Außenkontakt 22 der Source-Elektrode S drei Durchkontaktblöcke 17 zugeordnet sind, und die Gate-Elektrode G lediglich über einen Durchkontaktblock 17 der Randseite 13 zu erreichen ist. Auch bei diesem Halbleiterbauteil 46 sind die Durchkontaktblöcke 17 durch Zusammenfügen über eine Verbindungsfuge 35 einer unteren Durchkontaktblockhälfte 33 und einer oberen Durchkontaktblockhälfte 34 entstanden.
  • 15 zeigt eine schematische perspektivische Draufsicht auf die Oberseite 23 eines Halbleiterbauteils 47, das zwei Halbleiterchips aufweist, sodass die Oberseite 23 auch zwei Source-Elektroden S1 und S2 besitzt. Entsprechend sind die Durchkontaktblöcke 17 auf der Randseite 13 des Halbleiterbauteils 47 derart aufgeteilt, dass jeweils ein Durchkontaktblock 17 den Gate-Elektroden G1 und G2 sowie den Source-Elektroden S1 und S2 zugeordnet ist. Auf der gegenüber liegenden Randseite 15 sind zwei Durchkontaktblöcke der Drain-Elektrode D1 und zwei Durchkontaktblöcke 17 der Drain-Elektrode D2 zugeordnet, sodass die in diesem Halbleiterbauteil 47 nebeneinander angeordneten Halbleiterchips getrennt angesteuert werden können.
  • 16 zeigt eine schematische perspektivische Untersicht auf die Unterseite 24 des Halbleiterbauteils 47 gemäß 15. Die beiden großflächigen Außenkontakte 22 auf der Unterseite 24 des Halbleiterbauteils 47 sind den beiden Drain-Elektroden D1 und D2 der Halbleiterchips zugeordnet.
  • 17 bis 20 zeigen unterschiedliche schematische Ansichten von Ausführungsformen von Durchkontaktblöcken 17 mit horizontaler Durchkontaktfuge 35, wobei die Durchkontaktblöcke 17 eine untere Durchkontaktblockhälfte 33 und eine obere Durchkontaktblockhälfte 34 aufweisen und mit ihren Oberflä chen teilweise von einer Kunststoffgehäusemasse 35 bedeckt sind. Dabei liefern die Durchkontaktblöcke 17 mindestens jeweils eine Außenkontaktfläche 48 auf der Oberseite 51 und eine Außenkontaktfläche 49 auf der Unterseite 52 des Halbleiterbauteils und optional auch eine Außenkontaktfläche 53 auf einer der Randseiten 50 des Halbleiterbauteils.
  • 17 zeigt eine perspektivische schematische Ansicht eines zweiteiligen Durchkontaktblocks 17 aus einer unteren Durchkontaktblockhälfte 33 und einer oberen Durchkontaktblockhälfte 34, die über eine horizontale Durchkontaktfuge 35 aufeinander gefügt sind, wobei eine Aussparung 34 mit Kunststoffgehäusemasse gefüllt sein kann, um die Durchkontaktfuge 35 auf der Randseite 53 vor Beschädigungen zu schützen.
  • 18 zeigt eine perspektivisch schematische Ansicht eines zweiteiligen Durchkontaktblocks 17, wobei Aussparungen 54 und 55 mit Kunststoffgehäusemasse derart aufgefüllt sind, dass ein zentraler Außenkontakt 50 auf der Randseite 53 des Halbleiterbauteils zugänglich ist.
  • 19 zeigt eine perspektivische schematische Ansicht eines zweiteiligen Durchkontaktblocks, wobei auf der Randseite 53 eine gegenüber der 18 verkleinerte Außenkontaktfläche 50 auf der Randseite 53 des Halbleiterbauteils zugänglich ist.
  • 20 zeigt eine perspektivische schematische Ansicht von zweiteiligen Durchkontakten 17, die in einer Kunststoffgehäusemasse 25 derart eingebettet sind, dass Außenkontaktflächen 48 auf der Oberseite 51 und Außenkontaktflächen 49 auf der Unterseite 52 des Halbleiterbauteils frei zugänglich sind.
    • 1
    stapelbares Halbleiterbauteil (1. Ausführungsform)
    2
    stapelbares Halbleiterbauteil (2. Ausführungsform)
    3
    stapelbares Halbleiterbauteil (3. Ausführungsform)
    4
    Halbleiterbauteilstapel (4. Ausführungsform)
    5
    Halbleiterbauteilstapel (5. Ausführungsform)
    6
    Halbleiterbauteilstapel (6. Ausführungsform)
    7
    erste Elektrode
    8
    Oberseite des Halbleiterchips
    9
    großflächige zweite Elektrode
    10
    Unterseite des Halbleiterchips
    11
    Halbleiterchip
    12
    Steuerelektrode
    13
    Randseite des Halbleiterbauteils
    14
    Randseite des Halbleiterbauteils
    15
    Randseite des Halbleiterbauteils
    16
    Randseite des Halbleiterbauteils
    17
    Durchkontaktblock
    18
    Randseitenkontaktfläche
    19
    Oberseitenkontaktfläche
    20
    Unterseitenkontaktfläche
    21
    Außenkontaktfläche
    22
    großflächiger Außenkontakt
    23
    Oberseite des Halbleiterbauteils
    24
    Unterseite des Halbleiterbauteils
    25
    Kunststoffgehäusemasse
    26
    Schaltungsplatine
    27
    Kunststoffgehäuse
    28
    Kontaktanschlussfläche
    29
    Halbleiterbauteil
    30
    Halbleiterbauteil
    31
    Symmetrieachse
    32
    Bonddraht
    33
    untere Durchkontaktblockhälfte
    34
    obere Durchkontaktblockhälfte
    35
    horizontale Verbindungsfuge
    36
    Flachleiterrahmen
    37
    Halbleiterbauteilpositionen
    38
    untere Flachleiterrahmenhälfte
    39
    obere Flachleiterrahmenhälfte
    40
    Außenkontaktblock
    41
    Stapel aus Flachleiterrahmenhälften
    42
    untere Elektrodenstruktur
    43
    obere Elektrodenstruktur
    44
    Oberseite einer Durchkontaktblockhälfte
    45
    Gateanschlussleitung
    46
    Halbleiterbauteil
    47
    Halbleiterbauteil
    48
    Außenkontaktfläche auf der Oberseite
    49
    Außenkontaktfläche auf der Unterseite
    50
    Außenkontaktfläche auf der Randseite
    51
    Oberseite
    52
    Unterseite
    53
    Randseite
    54
    Aussparung
    55
    Aussparung
    B
    Basis-Elektrode
    C
    Kollektor-Elektrode
    D
    Drain-Elektrode
    E
    Emitter-Elektrode
    G
    Gate-Elektrode
    S
    Source-Elektrode

Claims (21)

  1. Stapelbares Halbleiterbauteil mit mindestens einer ersten Elektrode (7) auf einer Oberseite (8) und einer großflächigen zweiten Elektrode (9) auf einer Unterseite (10) eines Halbleiterchips (11), wobei der Halbleiterchip (11) zusätzlich auf einer der Seiten (9, 10) eine Steuerelektrode (12) aufweist, und wobei auf den Randseiten (13, 15) des Halbleiterbauteils (1) Durchkontaktblöcke (17) angeordnet sind, die von außen zugänglich mindestens eine Randseitenkontaktfläche (18), eine Oberseitenkontaktfläche (19) und eine Unterseitenkontaktfläche (20) als Außenkontaktflächen (21) aufweisen, und wobei mindestens ein großflächiger Außenkontakt (22) auf der Unter- (24) und/oder der Oberseite (23) des Halbleiterbauteils angeordnet ist.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Durchkontaktblöcke (17) eine untere Durchkontaktblockhälfte (33) und eine obere Durchkontaktblockhälfte (34) aufweisen, die über eine horizontale Verbindungsfuge (35) stoffschlüssig zu einem Durchkontaktblock (17) gefügt sind.
  3. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, dass die Verbindungsfuge (35) eine eutektische Lötnaht aufweist.
  4. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, dass die Verbindungsfuge 35 eine Diffusionslötnaht aufweist.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Steuerelektrode (12) des Halbleiterchips (11) mit einem der Durchkontaktblöcke (17) elektrisch in Verbindung steht
  6. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Elektrode (7) des Halbleiterchips (11) mit mindestens drei Durchkontaktblöcken (17) elektrisch in Verbindung steht.
  7. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Elektrode (9) des Halbleiterchips (11) mit mindestens drei Durchkontaktblöcken (17) elektrisch in Verbindung steht.
  8. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, dass die Durchkontaktblöcke (17) der ersten Elektrode (7) und die Durchkontaktblöcke (17) der zweiten Elektrode (9) auf einander gegenüberliegenden Randseiten (13, 15) angeordnet sind.
  9. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Durchkontaktblöcke (17) der ersten oder der zweiten Elektrode (7, 9) mit dem großflächigen Außenkontakt (22) auf der Ober- (23) oder der Unterseite (24) des Halbleiterbauteils (19 elektrisch in Verbindung stehen.
  10. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass einer der großflächigen Außenkontakte (22) thermisch mit einem Kühlkörper in Wirkverbindung steht.
  11. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Steuerelektrode (13) mit zwei punktsymmetrisch gegenüberliegenden Durchkontaktblöcken (17) elektrisch in Verbindung steht.
  12. Leistungshalbleitermodul, wobei das Leistungshalbleitermodul mindestens eines der Halbleiterbauteile gemäß einem der Ansprüche 1 bis 11 aufweist.
  13. Hybridschaltungsbauelement, wobei das Hybridschaltungsbauelement mindestens ein Halbleiterbauteil gemäß einem der Ansprüche 1 bis 12 aufweist.
  14. Halbleiterbauelement mit einer integrierten Schaltung, wobei das Halbleiterbauelement stapelbar ist, und mindestens eine ersten Elektrode (7) auf einer Oberseite (8) und einer großflächigen zweiten Elektrode (9) auf einer Unterseite (10) eines Halbleiterchips (11), wobei der Halbleiterchip (11) zusätzlich auf einer der Seiten (9, 10) eine Steuerelektrode (12) aufweist, und wobei auf den Randseiten (13, 15) des Halbleiterbauteils (1) Durchkontaktblöcke (17) angeordnet sind, die von außen zugänglich mindestens eine Randseitenkontaktfläche (18), eine Oberseitenkontaktfläche (19) und eine Unterseitenkontaktfläche (20) als Außenkontaktflächen (21) aufweisen, und wobei mindestens ein großflächiger Außenkontakt (22) auf der Unter- (24) und/oder der Oberseite (23) des Halbleiterbauteils angeordnet ist.
  15. Halbleiterbauelementstapel, wobei der Halbleiterbauelementstapel mindestens eines der Halbleiterbauteile gemäß einem der Ansprüche 1 bis 15 aufweist und wobei mindestens auf seiner Oberseite passive Bauelemente angeordnet sind.
  16. Verfahren zur Herstellung mehrerer stapelbarer Halbleiterbauteile (1) mit mindestens einer ersten Elektrode (7) auf einer Oberseite (8) und einer großflächigen zweiten Elektrode (9) auf einer Unterseite (10) eines Halbleiterchips (11), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Flachleiterrahmens (36) mit in Zeilen und/oder Spalten angeordneten Halbleiterbauteilpositionen (37), wobei der Flachleiterrahmen (36) eine untere Flachleiterrahmenhälfte (38) mit unteren Durchkontaktblockhälften (33) und eine obere Flachleiterrahmenhälfte (39) mit oberen Durchkontaktblockhälften (34) in den Halbleiterbauteilpositionen (37) aufweist, welche für Durchkontaktblöcke (17) auf den Randseiten (13, 15) des Halbleiterbauteils (1) vorgesehen werden und wobei in den Halbleiterbauteilpositionen (37) mindestens ein großflächiger Außenkontakt (22) der Flachlei terrahmenhälften (38, 39) zur Aufnahme eines Halbleiterchips (11) vorgesehen wird, – Herstellen von Halbleiterchips (11) mit mindestens einer ersten Elektrode (7) auf einer Oberseite (8) und einer großflächigen zweiten Elektrode (9) auf einer Unterseite (10) der Halbleiterchips (11); – Bestücken der unteren Flachleiterrahmenhälfte (38) mit Halbleiterchips (11) unter Aufbringen einer der großflächigen Elektroden (7, 9) der Halbleiterchips (11) auf die großflächigen Außenkontakte (21) in den Halbleiterbauteilpositionen (37) der Flachleiterrahmenhälfte (38); – Ausrichten der oberen Flachleiterrahmenhälfte (39) und Aufbringen derselben unter Positionieren der Halbleiterchips (11) zwischen den Flachleiterrahmenhälften (38, 39) und – stoffschlüssiges Verbinden der Flachleiterrahmenhälften (38, 39) in den Halbleiterbauteilpositionen (37) unter Verbinden der großflächigen und anderen Elektrode (7, 9) mit mehreren Durchkontaktblockhälften (33, 34) der Randbereiche (13, 15) in den Halbleiterbauteilpositionen (37) des Flachleiterrahmens (36) zu Außenkontaktblöcken (40); – Verbinden einer Steuerelektrode (12) mit einem der Durchkontaktblöcke (17) mindestens einer Randseite (13 bis 16) des Flachleiterrahmens (36) in den Halbleiterbauteilpositionen (37); – Verpacken der Halbleiterchips (11) mit den elektrischen Verbindungen in einer Kunststoffgehäusemasse (25) unter Freilassen der Randseitenkontaktflächen (18), der Oberseitenkontaktflächen (19) und der Unterseitenkontaktflächen (20) der zusammengefügten Durchgangsblockhälften (33, 34) sowie unter Freilassen der großflächigen Außenkontaktfläche (21); – Auftrennen des Flachleiterrahmens (36) in einzelne stapelbare Halbleiterbauteile (1).
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass zunächst die Halbleiterchips (11) auf der unteren Flachleiterrahmenhälfte (33) in den Halbleiterbauteilpositionen (37) diffusionsgelötet werden und anschließend die obere Flachleiterrahmenhälfte (34) aufgelötet wird.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass zunächst ein Stapel (41) aus unterer Flachleiterrahmenhälfte (33), Halbleiterchips (11) und oberer Flachleiterrahmenhälfte (34) gebildet wird und anschließend der Stapel (41) zusammengefügt wird.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass zum Zusammenfügen des Stapels (41) dieser mit Leitkleber zusammengeklebt wird.
  20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass zum Zusammenfügen des Stapels (41) dieser mit Diffusionslot diffusionsgelötet wird.
  21. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass zum Zusammenfügen des Stapels (41) dieser mit bleifreiem Lot zusammengelötet wird.
DE102006005420A 2006-02-03 2006-02-03 Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben Expired - Fee Related DE102006005420B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006005420A DE102006005420B4 (de) 2006-02-03 2006-02-03 Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
US11/670,796 US7633141B2 (en) 2006-02-03 2007-02-02 Semiconductor device having through contact blocks with external contact areas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006005420A DE102006005420B4 (de) 2006-02-03 2006-02-03 Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102006005420A1 true DE102006005420A1 (de) 2007-09-06
DE102006005420B4 DE102006005420B4 (de) 2010-07-15

Family

ID=38328997

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006005420A Expired - Fee Related DE102006005420B4 (de) 2006-02-03 2006-02-03 Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7633141B2 (de)
DE (1) DE102006005420B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319334B2 (en) 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
DE102011076235B4 (de) * 2010-06-01 2014-07-10 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
DE102009040557B4 (de) * 2008-09-30 2015-06-25 Infineon Technologies Ag Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102009042320B4 (de) * 2008-09-30 2015-08-27 Infineon Technologies Ag Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE112015002815B4 (de) 2014-06-13 2022-06-15 Rohm Co., Ltd. Leistungsmodul und Herstellungsverfahren dafür
DE102022123589A1 (de) 2022-09-15 2024-03-21 Rolls-Royce Deutschland Ltd & Co Kg Elektrisches Modul und Leiterplattenanordnung mit einem elektrischen Modul

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005027356B4 (de) * 2005-06-13 2007-11-22 Infineon Technologies Ag Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
US7829988B2 (en) * 2008-09-22 2010-11-09 Fairchild Semiconductor Corporation Stacking quad pre-molded component packages, systems using the same, and methods of making the same
DE102008051928A1 (de) * 2008-10-16 2010-04-22 Osram Opto Semiconductors Gmbh Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters
CN201838585U (zh) * 2010-06-17 2011-05-18 国碁电子(中山)有限公司 堆叠式芯片封装结构及其基板
IT1402273B1 (it) 2010-07-29 2013-08-28 St Microelectronics Srl Elemento a semiconduttore con un die semiconduttore e telai di connettori
JP2012119522A (ja) * 2010-12-01 2012-06-21 Sumitomo Electric Ind Ltd 回折格子を有する半導体レーザ素子の製造方法
TW201330332A (zh) * 2012-01-02 2013-07-16 Lextar Electronics Corp 固態發光元件及其固態發光封裝體
JP5857755B2 (ja) * 2012-01-24 2016-02-10 トヨタ自動車株式会社 半導体装置の製造方法
US9070721B2 (en) 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc Semiconductor devices and methods of making the same
CN110379718A (zh) * 2014-10-24 2019-10-25 意法半导体股份有限公司 具有改进电可接入性的封装结构的电子装置和制造方法
JP7164804B2 (ja) * 2018-06-25 2022-11-02 日亜化学工業株式会社 パッケージ、発光装置およびそれらの製造方法
IT202000008269A1 (it) * 2020-04-17 2021-10-17 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato impilabile per montaggio superficiale e disposizione circuitale
EP4343833A1 (de) * 2022-09-22 2024-03-27 Kabushiki Kaisha Toshiba Halbleiteranordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0431586A2 (de) * 1989-12-07 1991-06-12 Kabushiki Kaisha Toshiba Hochleistungshalbleiterbauelement
DE10251248A1 (de) * 2002-03-08 2003-10-02 Mitsubishi Electric Corp Leistungshalbleitervorrichtung
US6873041B1 (en) * 2001-11-07 2005-03-29 Amkor Technology, Inc. Power semiconductor package with strap

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US7042086B2 (en) * 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0431586A2 (de) * 1989-12-07 1991-06-12 Kabushiki Kaisha Toshiba Hochleistungshalbleiterbauelement
US6873041B1 (en) * 2001-11-07 2005-03-29 Amkor Technology, Inc. Power semiconductor package with strap
DE10251248A1 (de) * 2002-03-08 2003-10-02 Mitsubishi Electric Corp Leistungshalbleitervorrichtung

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009040557B4 (de) * 2008-09-30 2015-06-25 Infineon Technologies Ag Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102009042320B4 (de) * 2008-09-30 2015-08-27 Infineon Technologies Ag Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
US8319334B2 (en) 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
US8759156B2 (en) 2009-08-10 2014-06-24 Infineon Technologies Ag Method of producing laminated device
DE102010036915B4 (de) * 2009-08-10 2014-10-23 Infineon Technologies Ag Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben
DE102011076235B4 (de) * 2010-06-01 2014-07-10 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
US8829534B2 (en) 2010-06-01 2014-09-09 Mitsubishi Electric Corporation Power semiconductor device
DE112015002815B4 (de) 2014-06-13 2022-06-15 Rohm Co., Ltd. Leistungsmodul und Herstellungsverfahren dafür
DE102022123589A1 (de) 2022-09-15 2024-03-21 Rolls-Royce Deutschland Ltd & Co Kg Elektrisches Modul und Leiterplattenanordnung mit einem elektrischen Modul

Also Published As

Publication number Publication date
US20070182003A1 (en) 2007-08-09
DE102006005420B4 (de) 2010-07-15
US7633141B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
DE102006005420B4 (de) Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102007025248B4 (de) Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE112012003296B4 (de) Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE19601372B4 (de) Halbleitermodul
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102014113787B4 (de) Elektronische Vorrichtung und Leistungsvorrichtung mit einer Transistoranordnung mit Halbleiterchips zwischen zwei Substraten und Verfahren zu deren Herstellung
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE102006008632A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007001455A1 (de) Elektronisches Bauelement und Verfahren für dessen Montage
DE102005055761A1 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102009035358A1 (de) Elektronikbauelement und Verfahren zu dessen Herstellung
DE112008002559T5 (de) Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr
DE102019112935B4 (de) Halbleitermodul
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee