DE102008051928A1 - Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters - Google Patents

Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters Download PDF

Info

Publication number
DE102008051928A1
DE102008051928A1 DE102008051928A DE102008051928A DE102008051928A1 DE 102008051928 A1 DE102008051928 A1 DE 102008051928A1 DE 102008051928 A DE102008051928 A DE 102008051928A DE 102008051928 A DE102008051928 A DE 102008051928A DE 102008051928 A1 DE102008051928 A1 DE 102008051928A1
Authority
DE
Germany
Prior art keywords
conductor
electrical connection
conductor layer
layer
connection conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008051928A
Other languages
English (en)
Inventor
Michael Dr. Zitzlsperger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102008051928A priority Critical patent/DE102008051928A1/de
Priority to PCT/DE2009/001414 priority patent/WO2010043205A1/de
Priority to TW098134743A priority patent/TWI404186B/zh
Publication of DE102008051928A1 publication Critical patent/DE102008051928A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein elektrischer Anschlussleiter für ein Halbleiterbauelement, insbesondere für ein optoelektronisches Halbleiterbauelement, angegeben. Dieser weist eine erste Leiterschicht und eine zweite Leiterschicht auf, die über einander zugewandten Hauptflächen miteinander verbunden sind. Die erste Leiterschicht, die zweite Leiterschicht oder sowohl die erste als auch die zweite Leiterschicht weist mindestens einen gedünnten Bereich auf, in dem ihre Schichtdicke geringer als ihre maximale Schichtdicke ist. Weiterhin werden ein Halbleiterbauelement mit dem elektrischen Anschlussleiter sowie ein Verfahren zum Herstellen des elektrischen Anschlussleiters angegeben.

Description

  • Die vorliegende Anmeldung betrifft einen elektrischen Anschlussleiter, der für ein Halbleiterbauelement geeignet ist, sowie ein Verfahren zur Herstellung eines elektrischen Anschlussleiters. Weiterhin wird ein Halbleiterbauelement mit einem elektrischen Anschlussleiter angegeben.
  • Für die Herstellung von Halbleiterbauelementen werden häufig so genannte Leadframes verwendet. Ein anderes Wort für Leadframe ist beispielsweise Leiterrahmen. Ein Leadframe weist elektrische Anschlussleiter für ein elektronisches Bauelement wie beispielsweise ein Halbleiterbauelement auf. Die elektrischen Anschlussleiter sind beispielsweise mittels eines Rahmens des Leadframes in diesem verbunden und gehalten. Ein Leadframe besteht häufig zumindest im Wesentlichen aus gestanztem Kupferblech. Allgemein könnte man ein Leadframe als Metallplatte bezeichnen, in der mittels Aussparungen elektrische Anschlussleiter ausgebildet sind.
  • Bei der Herstellung von bekannten Halbleiterbauelementen wird häufig mindestens ein Halbleiterchip mechanisch und elektrisch mit den vorgesehenen elektrischen Anschlussleitern verbunden. Nachfolgend werden der Chip und ein Teil von jedem der Anschlussleiter mit einer Kapselmasse umkapselt. Die elektrischen Anschlussleiter ragen zum Beispiel seitlich an einander entgegengesetzten Seiten aus der Kapselmasse heraus.
  • Es ist eine Aufgabe, einen elektrischen Anschlussleiter für ein Halbleiterbauelement anzugeben, der vielseitiger einsetzbar ist als herkömmliche elektrische Anschlussleiter. Zudem soll ein besonders vorteilhaftes Halbleiterbauelement mit dem elektrischen Anschlussleiter sowie ein Verfahren zur Herstellung des elektrischen Anschlussleiters angegeben werden.
  • Es wird ein elektrischer Anschlussleiter für ein Halbleiterbauelement, insbesondere für ein optoelektronisches Halbleiterbauelement, angegeben. Dieser weist eine erste Leiterschicht und eine zweite Leiterschicht auf, die über einander zugewandten Hauptflächen miteinander verbunden sind. Die erste Leiterschicht, die zweite Leiterschicht oder sowohl die erste als auch die zweite Leiterschicht weist mindestens einen gedünnten Bereich auf, in dem ihre Schichtdicke geringer als ihre maximale Schichtdicke ist.
  • Sowohl der elektrische Anschlussleiter als auch jede der Leiterschichten für sich sind insbesondere selbsttragende oder freitragende Elemente, das heißt sie sind insbesondere in einem Zustand, in dem sie frei von weiterem Material sind, formstabil und können unter Beibehaltung ihrer Form als solche bewegt und transportiert werden. Elektrisch leitfähige Beschichtungen wie beispielsweise dünne Metallbeschichtungen oder dünne Schichten transparenter, elektrisch leitfähiger Oxide, die auf Materialflächen aufgebracht sind, fallen nicht unter den Ausdruck ”erste Leiterschicht” oder ”zweite Leiterschicht”. Das gilt insbesondere, wenn die Beschichtung in einer Form, in der sie nicht auf einem anderen Material aufgebracht, sondern frei von weiterem Material ist, für eine übliche Verarbeitung aufgrund mangelnder Formstabilität nicht geeignet wäre.
  • Gemäß einer zweckmäßigen Ausführungsform weisen sowohl die erste Leiterschicht als auch die zweite Leiterschicht eine maximale Dicke von mindestens 50 μm, bevorzugt von mindestens 80 μm oder mindestens 90 μm auf. Das heißt, die Leiterschicht muss an mindestens einer Stelle eine Dicke aufweisen, die mindestens so groß wie eine der angegebenen Dicken ist, wobei die Dicke senkrecht zu einer Haupterstreckungsebene der Leiterschicht gemessen wird.
  • Gemäß mindestens einer Ausführungsform ist die erste Leiterschicht, die zweite Leiterschicht oder sowohl die erste als auch die zweite Leiterschicht eine Metallplatte oder weist eine Metallplatte auf.
  • Die Leiterschichten weisen jeweils eine flache Form mit einander gegenüber liegenden Hauptflächen auf, die durch Seitenflächen miteinander verbunden sind. Die Seitenflächen sind jeweils kleiner als die Hauptflächen.
  • Durch die Maßnahme, den elektrischen Anschlussleiter zumindest mit zwei Teilen in Form einer ersten und einer zweiten Leiterschicht auszubilden und mindestens eine der Leiterschichten mit einem gedünnten Bereich zu versehen, kann der elektrische Anschlussleiter mit mehreren zusätzlichen Eigenschaften ausgebildet werden, die über herkömmliche Eigenschaften, wie der elektrischen Leitfähigkeit und gegebenenfalls der Eignung als Träger für einen Halbleiterchip, hinausgehen.
  • Der Ausdruck ”gedünnter Bereich” impliziert kein bestimmtes Herstellungsverfahren für die Ausbildung derartiger Bereiche. Es kann zwar zweckmäßig sein, ausgehend von einer Leiterschicht mit konstanter Dicke gedünnte Bereiche z. B. durch Abtragen von Material, beispielsweise mittels Ätzen, oder durch Einprägen herzustellen. Dies ist jedoch nicht zwingend erforderlich. Beispielsweise kann die Leiterschicht von vornherein mit dünneren und dickeren Bereichen ausgebildet sein. ”Gedünnter Bereich” ist allgemein dadurch definiert, dass in ihm die Schichtdicke der Leiterschicht geringer ist als ihre maximale Schichtdicke, unabhängig von einem Herstellungsverfahren. Zweckmäßigerweise weist der gedünnte Bereich eine Dicke auf, die um mindestens 10%, um mindestens 25% oder um mindestens 35% geringer ist als die maximale Dicke der Leiterschicht. Beispielsweise kann ein gedünnter Bereich eine Dicke aufweisen, die etwa 40% oder etwa 50% geringer als die maximale Dicke der Leiterschicht ist.
  • Gemäß mindestens einer Ausführungsform des elektrischen Anschlussleiters ist die erste Leiterschicht Teil eines ersten Leadframes und die zweite Leiterschicht Teil eines zweiten Leadframes. Die zwei Leadframes sind in einem einzigen, zusammengesetzten Leadframe miteinander verbunden. Wie eingangs bereits erwähnt ist ein Leadframe, das auch Leiterrahmen genannt werden kann, eine Metallplatte, in der mehrere elektrische Anschlussleiter für ein Halbleiterbauelement miteinander verbunden sind, wobei die elektrischen Anschlussleiter in der Metallplatte durch entsprechende Aussparungen in der Platte ausgebildet und geformt sind. Der Ausdruck ”Leadframe” ist dem Fachmann geläufig, insbesondere auch einem Fachmann auf dem Gebiet der Optoelektronik.
  • Der Ausdruck ”Leiterschicht” impliziert nicht zwingend eine einstückige Schicht. Vielmehr kann die Leiterschicht auch mehrere voneinander beabstandete, nebeneinander angeordnete Teilschichten aufweisen.
  • Gemäß mindestens einer Ausführungsform des elektrischen Anschlussleiters weisen sowohl die erste als auch die zweite Leiterschicht jeweils mindestens einen gedünnten Bereich auf, in dem ihre Schichtdicke geringer als ihre maximale Schichtdicke ist. Dadurch ist eine noch größere Flexibilität hinsichtlich der Ausbildung zusätzlicher Funktionen oder besonderer Formen und Strukturen in dem elektrischen Anschlussleiter ermöglicht.
  • Bei einer Ausgestaltung dieser Ausführungsform überlappt der gedünnte Bereich der ersten Leiterschicht lateral mit dem gedünnten Bereich der zweiten Leiterschicht. Lateral bedeutet im Zusammenhang mit der vorliegenden Anmeldung eine Richtung, die parallel zu einer Haupterstreckungsebene der entsprechenden Leiterschicht oder des elektrischen Anschlussleiters verläuft.
  • Gemäß mindestens einer weiteren Ausführungsform weist die erste Leiterschicht mindestens einen Durchbruch auf. Der Durchbruch kann zum Beispiel ein Loch in der Leiterschicht oder eine Aussparung sein, die sich durch die gesamte Dicke der Leiterschicht erstreckt. Die Aussparung kann auf mindestens einer Seite offen sein, das heißt sie ist nicht notwendigerweise von allen Seiten lateral von Material der Leiterschicht umgeben. In dem Fall, dass die erste Leiterschicht mehrere voneinander beabstandete Teilschichten aufweist, ist die Aussparung eine Lücke zwischen den Teilschichten.
  • Gemäß mindestens einer Ausgestaltung dieser Ausführungsform weist die erste Leiterschicht einen gedünnten Bereich auf, der an den Durchbruch angrenzt.
  • Gemäß einer weiteren Ausgestaltung dieser Ausführungsform weist die zweite Leiterschicht einen gedünnten Bereich auf, der lateral mit dem Durchbruch der ersten Leiterschicht überlappt. Der Durchbruch und der gedünnte Bereich können vollständig miteinander überlappen. Sie können jedoch auch nur teilweise miteinander überlappen, das heißt der Durchbruch kann teilweise lateral versetzt zu dem gedünnten Bereich sein.
  • Gemäß einer weiteren Ausgestaltung ist eine Öffnungsfläche des Durchbruchs in einer Draufsicht auf die erste Leiterschicht kleiner als eine Fläche des mit dem Durchbruch überlappenden gedünnten Bereichs der zweiten Leiterschicht in der Draufsicht. Draufsicht bedeutet einen Blickwinkel senkrecht zu einer Haupterstreckungsebene einer der Leiterschichten oder des elektrischen Anschlussleiters. Alternativ ist in Draufsicht die Öffnungsfläche des Durchbruchs größer als die Fläche des mit dem Durchbruch überlappenden gedünnten Bereichs der zweiten Leiterschicht, jeweils in Draufsicht gesehen.
  • Gemäß einer weiteren Ausführungsform weist die erste Leiterschicht einen Teil auf, der einen Teil der zweiten Leiterschicht lateral überragt, wobei ein Bereich zwischen dem Teil der ersten Leiterschicht und dem lateral überragten Teil der zweiten Leiterschicht frei von Material des elektrischen Anschlussleiters ist. Zwischen den Teilen ist insbesondere eine Lücke vorhanden.
  • Bei einer Ausgestaltung grenzt der Teil der ersten Leiterschicht an den Durchbruch an.
  • Gemäß mindestens einer weiteren Ausgestaltung des elektrischen Anschlussleiters ist an einem Rand ein Teil der ersten Leiterschicht vorhanden, der einen Teil der zweiten Leiterschicht lateral überragt, wobei zwischen dem Teil der ersten Leiterschicht und dem Teil der zweiten Leiterschicht ein Bereich ist, der frei von Material des elektrischen Anschlussleiters ist. Insbesondere ist zwischen den Teilen eine Lücke vorhanden.
  • Mindestens eine weitere Ausführungsform des elektrischen Anschlussleiters sieht vor, dass die erste und die zweite Leiterschicht mittels eines Verbindungsmittels miteinander verbunden sind. Das Verbindungsmittel ist in einer Ausgestaltung ein elektrisch und/oder thermisch gut leitendes Material. Das Verbindungsmittel kann mit Vorteil ein Lot oder ein elektrisch leitfähiger Klebstoff sein.
  • Gemäß mindestens einer weiteren Ausführungsform des elektrischen Anschlussleiters ist auf einem Teil der zweiten Leiterschicht ein Chipmontagebereich vorgesehen. Die erste Leiterschicht ist der zweiten Leiterschicht auf der Seite des Chipmontagebereiches nachgeordnet. Der Chipmontagebereich ist insbesondere in einer Vertiefung des elektrischen Anschlussleiters vorgesehen oder ausgebildet.
  • Bei mindestens einer weiteren Ausführungsform des elektrischen Anschlussleiters ist mindestens eine Innenwand vorhanden, deren Haupterstreckungsebene schräg zu einer Haupterstreckungsebene des elektrischen Anschlussleiters verläuft und verglichen mit der Haupterstreckungsebene des elektrischen Anschlussleiters zu dem Chipmontagebereich hin gekippt ist. Eine derart ausgebildete Innenwand kann bei einem optoelektronischen Bauelement als Reflektor für eine von einem Halbleiterchip emittierte oder zu empfangende elektromagnetische Strahlung dienen.
  • Es wird ein Halbleiterbauelement angegeben, der den elektrischen Anschlussleiter in mindestens einer seiner Ausführungsformen oder Ausgestaltungen aufweist. Der elektrische Anschlussleiter ist auf einer ersten Seite mit einem Halbleiterchip und mit einer Kapselmasse versehen, wobei die Kapselmasse den Halbleiterchip umschließt und an den elektrischen Anschlussleiter angeformt ist.
  • Das Halbleiterbauelement ist gemäß einer Ausführungsform ein optoelektronisches Halbleiterbauelement. Der Halbleiterchip ist dabei insbesondere geeignet, eine elektromagnetische Strahlung zu emittieren und/oder zu empfangen.
  • Gemäß mindestens einer weiteren Ausführungsform des Halbleiterbauelements ist der elektrische Anschlussleiter auf einer der ersten Seite gegenüberliegenden zweiten Seite in einem lateral mit der Kapselmasse überlappenden Bereich zumindest teilweise frei von der Kapselmasse und von etwaigem sonstigen isolierenden Material. Das heißt, dass der elektrische Anschlussleiter auf der zweiten Seite in solchen Bereichen zumindest teilweise frei von der Kapselmasse ist, in denen auf der gegenüberliegenden ersten Seite Kapselmasse vorhanden ist. Der freiliegende Teil des elektrischen Anschlussleiters auf seiner zweiten Seite fungiert insbesondere als externer elektrischer Anschluss des Halbleiterbauelements.
  • Ausführungsformen, bei denen der Anschlussleiter im Bereich der Kapselmasse vollständig von dieser umschlossen ist und ein weiterer Teil des Anschlussleiters aus der Kapselmasse herausragt und auf eine Rückseite der Kapselmasse gebogen ist, fallen nicht unter die vorhergehend beschriebene Ausführungsform. Grundsätzlich kann das Halbleiterbauelement jedoch auch solche Merkmale aufweisen.
  • Gemäß einer weiteren Ausgestaltung des Halbleiterbauelements ist ein Bereich des elektrischen Anschlussleiters auf der zweiten Seite, der lateral mit dem Halbleiterchip überlappt, frei von der Kapselmasse und auch frei von sonstigem elektrisch isolierendem Material.
  • Der Halbleiterchip ist insbesondere ein Leuchtdiodenchip, wobei der Ausdruck ”Leuchtdiodenchip” nicht auf Chips beschränkt ist, die sichtbares Licht emittieren, sondern generell für alle Halbleiterchips verwendet wird, die elektromagnetische Strahlung emittieren. Der Halbleiterchip weist insbesondere eine epitaktische Halbleiterschichtenfolge auf, die eine aktive Schicht umfasst, in der die elektromagnetische Strahlung erzeugt wird.
  • Die Kapselmasse ist gemäß einer weiteren Ausführungsform zu einem Großteil oder vollständig strahlungsdurchlässig ausgebildet. Sie weist in den strahlungsdurchlässigen Teilen einen Transmissionsgrad von mindestens 50%, bevorzugt von mindestens 70% für eine elektromagnetische Strahlung aus dem Wellenlängenspektrum des Halbleiterchips auf.
  • Gemäß mindestens einer weiteren Ausführungsform des Halbleiterbauelements weist dieses einen zweiten elektrischen Anschlussleiter auf, der ebenfalls eine erste und eine zweite Leiterschicht aufweist, die über einander zugewandten Hauptflächen miteinander verbunden sind. Auch der zweite elektrische Anschlussleiter kann gemäß mindestens einer der beschriebenen Ausführungsformen des elektrischen Anschlussleiters ausgebildet sein.
  • Gemäß mindestens einer weiteren Ausführungsform des Halbleiterbauelements überlappt der elektrische Anschlussleiter vollständig oder zu mindestens 80%, bevorzugt zu mindestens 90% lateral mit der Kapselmasse. Gemäß einer weiteren Ausführungsform gilt dieses zusätzlich oder alternativ für den zweiten elektrischen Anschlussleiter.
  • Es wird ein Verfahren zum Herstellen eines elektrischen Anschlussleiters für ein Halbleiterbauelement angegeben. Bei dem Verfahren werden eine erste Leiterschicht und eine zweite Leiterschicht bereitgestellt. Die Leiterschichten weisen jeweils voneinander abgewandte Hauptflächen auf. Die erste und die zweite Leiterschicht werden über zwei ihrer Hauptflächen derart miteinander verbunden, dass diese Hauptflächen einander zugewandt sind. Das Verbinden der ersten und der zweiten Leiterschicht erfolgt insbesondere nach dem Bereitstellen der Leiterschichten. Weiterhin wird in der ersten Leiterschicht, der zweiten Leiterschicht oder sowohl in der ersten als auch der zweiten Leiterschicht mindestens ein gedünnter Bereich ausgebildet, in dem die Schichtdicke der entsprechenden Leiterschicht geringer als ihre maximale Schichtdicke ist.
  • Das Ausbilden des gedünnten Bereichs kann vor oder nach dem Verbinden der ersten oder der zweiten Leiterschicht miteinander erfolgen. Das Ausbilden des gedünnten Bereichs kann insbesondere auch während des Bereitstellens der entsprechenden Leiterschicht, beispielsweise während der Herstellung der Leiterschicht erfolgen. Die Leiterschicht kann von vornherein mit einem gedünnten Bereich ausgebildet werden. Der gedünnte Bereich kann jedoch insbesondere auch durch Materialabtragung oder durch Materialverformung ausgebildet werden.
  • Weitere Vorteile, bevorzugte Ausführungsformen und Weiterbildungen des elektrischen Anschlussleiters, des Halbleiterbauelements und des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den Figuren erläuterten Ausführungsbeispielen. Es zeigen:
  • 1 eine schematische Schnittansicht der ersten und der zweiten Leiterschicht während eines Verfahrensstadiums zur Herstellung des elektrischen Anschlussleiters oder des Halbleiterbauelements gemäß eines ersten Ausführungsbeispiels;
  • 2 eine schematische Schnittansicht des elektrischen Anschlussleiters gemäß des ersten Ausführungsbeispiels mit den in 1 dargestellten Leiterschichten;
  • 3 eine schematische Schnittansicht des Halbleiterbauelements gemäß eines ersten Ausführungsbeispiels;
  • 4 eine schematische Schnittansicht des Halbleiterbauelements gemäß eines zweiten Ausführungsbeispiels;
  • 5 eine schematische Schnittansicht des Halbleiterbauelements gemäß eines dritten Ausführungsbeispiels;
  • 6 eine schematische Schnittansicht des Halbleiterbauelements gemäß eines vierten Ausführungsbeispiels;
  • 7 eine schematische Schnittansicht des Halbleiterbauelements gemäß eines fünften Ausführungsbeispiels;
  • 8 eine schematische Schnittansicht des Halbleiterbauelements gemäß eines sechsten Ausführungsbeispiels;
  • 9 eine schematische Schnittansicht des Halbleiterbauelements gemäß eines siebten Ausführungsbeispiels;
  • 10 eine erste beispielhafte schematische Draufsicht auf das in 3, 5, 8 oder 9 dargestellte Halbleiterbauelement;
  • 11 eine zweite beispielhafte schematische Draufsicht auf das in 3, 5, 8 oder 9 dargestellte Halbleiterbauelement; und
  • 12 ein beispielhafter Ausschnitt des in 4 dargestellten Bauelements in einer schematischen Schnittansicht.
  • In den Ausführungsbeispielen und Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr sind einige Details der Figuren zum besseren Verständnis übertrieben groß dargestellt.
  • In 1 sind eine erste Leiterschicht 11 und eine zweite Leiterschicht 12 schematisch dargestellt. Sowohl die erste als auch die zweite Leiterschicht weisen mehrere gedünnte Bereiche auf, was nachfolgend im Zusammenhang mit 2 erläutert wird. Die erste Leiterschicht 11 weist zudem mehrere Durchbrüche auf. Die Durchbrüche können beispielsweise als Löcher ausgebildet sein. Sie können aber auch Aussparungen sein, die auf mindestens einer Seite offen sind oder die die verschiedenen in 1 sichtbaren Teile der ersten Leiterschicht 11 voneinander trennen. Mit anderen Worten kann die erste Leiterschicht 11 auch mehrere voneinander separate Teile aufweisen.
  • Sowohl die erste als auch die zweite elektrische Leiterschicht weist elektrisch leitfähiges Material auf. Die Leiterschichten können insbesondere auch vollständig aus elektrisch leitfähigem Material bestehen. Alternativ können sie auch nur teilweise aus elektrisch leitfähigem Material bestehen. Bevorzugt bestehen sie jedoch zu einem Großteil aus elektrisch leitfähigem Material, beispielsweise zu mehr als 50%, mehr als 75% oder mehr als 80%.
  • Die Leiterschichten 11, 12 weisen metallisches Material auf oder bestehen aus einem solchen. Beide Leiterschichten können beispielsweise zu einem Großteil aus Kupfer bestehen.
  • Zusätzlich können die Leiterschichten z. B. mit mindestens einem weiteren Metall, beispielsweise Gold, Silber oder Zinn beschichtet sein.
  • Die maximale Dicke beider Leiterschichten 11, 12 oder einer der Leiterschichten beträgt beispielsweise 0,1 mm, 0,15 mm oder 0,2 mm. Insbesondere können auch Leiterschichten mit unterschiedlichen maximalen Dicken verwendet werden. Z. B. kann die erste Leiterschicht 11 eine maximale Dicke 13 von etwa 0,15 mm aufweisen und die zweite Leiterschicht 12 eine maximale Dicke 23 von 0,4 mm, oder umgekehrt.
  • Zur Herstellung des elektrischen Anschlussleiters 10 werden die erste und die zweite elektrische Leiterschicht 11, 12 mittels eines Verbindungsmaterials 3 miteinander verbunden, siehe 2. Das Verbindungsmaterial 3 ist beispielsweise ein Lot oder ein elektrisch leitfähiger Klebstoff. Grundsätzlich kann auch ein elektrisch isolierendes Verbindungsmaterial verwendet werden.
  • Zumindest einige der gedünnten Bereiche der ersten Leiterschicht 11 sowie einige der Durchbrüche 4 könnten grundsätzlich auch erst erzeugt werden, nachdem die erste Leiterschicht 11 und die zweite Leiterschicht 12 mittels des Verbindungsmittels 3 miteinander verbunden worden sind.
  • Wie in 2 zu erkennen ist, lässt sich der elektrische Anschlussleiter 10 durch die Verwendung von mindestens zwei Leiterschichten 11, 12 auf technisch einfache Weise mit einer Vielzahl dreidimensionaler Strukturen versehen, die auf andere Weise nicht oder nur mit signifikant höherem Aufwand realisierbar wären.
  • Bei dem in 2 dargestellten elektrischen Anschlussleiter 10 weist die erste Leiterschicht 11 an einem ersten Rand einen gedünnten Bereich 111 auf, der einen gedünnten Bereich 121 der zweiten Leiterschicht 12 lateral überragt. Zwischen dem gedünnten Bereich 111 der ersten Leiterschicht und dem gedünnten Bereich 121 der zweiten Leiterschicht ist ein Bereich, der frei von Material der elektrischen Anschlussschicht ist. Bei der Darstellung in 2 ist der komplette Bereich zwischen den gedünnten Bereichen am Rand 111, 121 frei von Material des Anschlussleiters. Ein Teil dieses Bereiches könnte jedoch auch Material des Anschlussleiters aufweisen, beispielsweise könnte Verbindungsmaterial 3 in den Bereich hineinragen.
  • Eine derartige Lücke an einem Rand des elektrischen Anschlussleiters kann bei einem herzustellenden Bauelement wie ein Verankerungselement für eine Kapselmasse wirken, mittels dem das Risiko einer Delamination von Kapselmasse und elektrischem Anschlussleiter deutlich verringert werden kann. Auch die anderen Strukturen des in 2 dargestellten elektrischen Anschlussleiters können als ein Ankerelement für eine Kapselmasse wirken, wenn die jeweiligen Lücken zwischen Teilen der ersten Leiterschicht 11 und der zweiten Leiterschicht 12 zumindest teilweise von einer Kapselmasse gefüllt werden.
  • Die in 2 dargestellten gedünnten Bereiche 112, 113 der ersten Leiterschicht 11 grenzen an einen Durchbruch 4 an. Zudem überragen sie jeweils lateral einen Teil eines gedünnten Bereiches 122 der zweiten Leiterschicht 12. Dazwischen ist jeweils eine Lücke. Zudem ist damit auch eine Vertiefung in dem elektrischen Anschlussleiter 10 ausgebildet. Die Querschnittsfläche der Vertiefung vergrößert sich, gesehen in einer Draufsicht, im Verlauf von einer Außenseite der ersten Leiterschicht 11 zur zweiten Leiterschicht 12 hin.
  • Derartige Vertiefungen können zum Beispiel als reines Ankerelement des elektrischen Anschlussleiters 10 verwendet werden. Zudem kann der Boden einer derartigen Vertiefung jedoch auch als Montagefläche für einen Halbleiterchip verwendet werden, der entsprechend in der Vertiefung angeordnet ist.
  • In der Mitte des elektrischen Anschlussleiters 10 gemäß 2 ist eine weitere Vertiefung ausgebildet. Gedünnte Bereiche 114, 115 der ersten Leiterschicht grenzen bei dieser Vertiefung an einen Durchbruch 4 an und überragen einen gedünnten Bereich 123 der zweiten Leiterschicht 12 lateral. Zwischen den gedünnten Bereichen 114, 115 der ersten Leiterschicht 11 und dem gedünnten Bereich 123 der zweiten Leiterschicht 12 ist eine Lücke. Im Unterschied zu der vorhergehend beschriebenen Vertiefung weist diese Vertiefung einen anderen Verlauf der Größe der Querschnittsfläche auf. Ausgehend von der Außenseite der ersten Leiterschicht 11 verkleinert sich die Querschnittsfläche der Vertiefung innerhalb des Durchbruchs zunächst, um im Bereich der zweiten Leiterschicht 12 wieder größer zu werden.
  • Die an den Durchbruch 4 angrenzenden gedünnten Bereiche 114, 115 der ersten Leiterschicht sind im Unterschied zu den gedünnten Bereichen 112, 113 in einem Teil der Leiterschicht 11 ausgebildet, der zu der zweiten Leiterschicht 12 hin gewandt ist und der eine Hauptfläche der ersten Leiterschicht 11 bildet, über die die erste Leiterschicht 11 mit der zweiten Leiterschicht 12 verbunden ist.
  • Bei dem in 2 dargestellten Ausführungsbeispiel eines elektrischen Anschlussleiters ist ein weiterer gedünnter Bereich 116 der ersten Leiterschicht 11 vorhanden, der einen Teil der zweiten Leiterschicht 12 lateral überragt. Dabei ist jedoch nur ein Teil des Bereichs zwischen dem gedünnten Bereich 116 und dem von diesem überragten Teil der zweiten Leiterschicht 12 frei von Material des elektrischen Anschlussleiters 10. Dies ist dadurch realisiert, dass ein gedünnter Bereich 124 der zweiten Leiterschicht 12 nur teilweise mit dem gedünnten Bereich 116 überlappt. Der gedünnte Bereich 124 der zweiten Leiterschicht 12 überlappt auch nur teilweise lateral mit einem weiteren Durchbruch 4, an den der gedünnte Bereich 116 angrenzt.
  • Durch derartige teilweise laterale Überlappungen können in dem elektrischen Anschlussleiter 10 effektiv kleinere Strukturelemente, wie zum Beispiel wegragende Teile oder Öffnungen, ausgebildet werden als jeweils in einer der Leiterschichten 11, 12. Wenn zum Beispiel die gedünnten Bereiche und die Durchbrüche mittels Ätzen in Leiterschichten aus Metall hergestellt werden, dann liegt eine Mindestgröße einer lateralen Ausdehnung der gedünnte Bereiche und des Durchbruchs in der Größenordnung der maximalen Dicke der unstrukturierten Leiterschicht.
  • An einem zweiten Rand der elektrischen Anschlussschicht 10 weist die erste Leiterschicht 11 einen ungedünnten Teil 118 auf, der einen Teil 125 der zweiten Leiterschicht 12 lateral überragt, wobei zwischen diesen Teilen 118, 125 der Leiterschichten 11, 12 eine Lücke besteht. Auch diese kann als Verankerungselement für eine Kapselmasse dienen.
  • In den 3 bis 9 ist jeweils ein Ausführungsbeispiel eines Halbleiterbauelements veranschaulicht. Das Halbleiterbauelement ist beispielsweise ein optoelektronisches Bauelement, zum Beispiel ein Leuchtdiodenbauelement. Es weist jeweils einen ersten elektrischen Anschlussleiter 10 und einen zweiten elektrischen Anschlussleiter 20 auf. Der erste elektrische Anschlussleiter 10 weist jeweils einen Chipmontagebereich 5 auf, auf dem ein Halbleiterchip 50 mechanisch und elektrisch leitend montiert ist.
  • Der Halbleiterchip 50 ist zum Beispiel ein Leuchtdiodenchip. Dieser weist zum Beispiel eine epitaktische Halbleiterschichtenfolge auf, die aktive Schicht umfasst. Die aktive Schicht kann insbesondere aus mehreren Teilschichten zusammen gesetzt sein, die insbesondere auch unterschiedliche Materialzusammensetzungen aufweisen können.
  • Die Halbleiterschichtenfolge weist beispielsweise III/V-Verbindungs-Halbleitermaterialien auf. Ein III/V-Verbindungs-Halbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise B, Al, Ga, In, und ein Element aus der fünften Hauptgruppe, wie beispielsweise N, P, As, auf. Insbesondere umfasst der Begriff ”III/V-Verbindungs-Halbleitermaterial” die Gruppe der binären, ternären oder quaternären Verbindungen, die wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen.
  • Die aktive Schicht 11 umfasst bevorzugt einen pn-Übergang, eine Doppelheterostruktur, einen Einfach-Quantentopf (SQW, single quantum well) oder, besonders bevorzugt, eine Mehrfach-Quantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit u. a. Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen. Beispiele für MQW-Strukturen sind dem Fachmann bekannt.
  • Bei den in den 3, 4, 5, 8 und 9 veranschaulichten Ausführungsbeispielen ist der Chipmontagebereich 5 jeweils auf einer Außenfläche der zweiten Leiterschicht 12 des ersten elektrischen Anschlussleiters 10 ausgebildet. Die erste Leiterschicht 11 folgt der zweiten Leiterschicht 12 auf der Seite des Chipmontagebereichs 5 nach. Somit ist der Halbleiterchip 50 jeweils zumindest teilweise lateral von Material der ersten elektrischen Anschlussschicht 10 umgeben. Mit anderen Worten ist er in einer Vertiefung der ersten elektrischen Anschlussschicht 10 angeordnet.
  • Auf der Seite des Chipmontagebereiches 5 und des Halbleiterchips 50 sind der erste elektrische Anschlussleiter 10 und der Halbleiterchip 50 mit einer Kapselmasse 9 des Halbleiterbauelements versehen. Die Kapselmasse 9 kapselt den Halbleiterchip 50 ein und ist an den elektrischen Anschlussleiter 10 angeformt. Auf einer den Chipmontagebereich 5 gegenüberliegenden Seite des elektrischen Anschlussleiters 10 ist dieser frei von der Kapselmasse sowie von sonstigem elektrisch isolierendem Material. Dieser Bereich der Außenfläche des ersten elektrischen Anschlussleiters 10 dient beispielsweise als eine externe elektrische Kontaktfläche 81 des Halbleiterbauelements.
  • Bei den in den 3, 4 und 8 veranschaulichten Ausführungsbeispielen ist der Chipmontagebereich 5 auf einer Außenfläche eines gedünnten Bereiches 122 der zweiten Leiterschicht 12 ausgebildet.
  • Wenn der Chipmontagebereich 5 auf einer Außenfläche eines gedünnten Bereiches 122 der zweiten Leiterschicht 12 ausgebildet ist, lässt sich der Abstand zwischen dem Chipmontagebereich 5 und der externen elektrischen Anschlussfläche 81 mit Vorteil besonders klein realisieren. Dadurch lässt sich ein besonders geringer thermischer Widerstand zwischen dem Halbleiterchip 50 und der elektrischen Anschlussfläche 81 erreichen, was sich positiv auf den Betrieb, die Leistung und die Beständigkeit des Halbleiterbauelements auswirken kann.
  • Ein besonders geringer thermischer Widerstand kann in der Regel jedoch immer dann realisiert werden, wenn der Chipmontagebereich 5 auf einer Außenfläche der zweiten Leiterschicht (d. h. der ”unteren”, von der Hauptabstrahlrichtung abgewandten Leiterschicht) ausgebildet ist, unabhängig davon, ob der Chipmontagebereich in einem ungedünnten oder einem gedünnten Bereich ausgebildet ist. Wenn z. B. die erste Leiterschicht im Wesentlichen aus Kupfer besteht, spielt die Dicke der Leiterschicht für den thermischen Widerstand nur eine geringe Rolle. Wenn der Chipmontagebereich 5 dagegen auf einer Außenfläche der ersten Leiterschicht (d. h. der ”oberen”, der zweiten Leiterschicht in Hauptabstrahlrichtung nachgeordneten Leiterschicht) ausgebildet ist, kann es je nach Ausgestaltung zwischen der zweiten und der ersten Schicht zu einem Wärmestau kommen. Dies könnte sich negativ auf den thermischen Widerstand auswirken. Dennoch ist es grundsätzlich auch gut möglich, den Chipmontagebereich 5 auf einer Außenfläche der zweiten Leiterschicht auszubilden, siehe 6 und 7.
  • Bei den in den 5 und 9 veranschaulichten Ausführungsbeispielen des Halbleiterbauelements ist der Chipmontagebereich 5 jeweils auf einer Außenfläche eines Teils der zweiten Leiterschicht 12 ausgebildet, dessen Dicke einer maximalen Dicke 23 der zweiten Leiterschicht entspricht.
  • Bei dem in 5 dargestellten Ausführungsbeispiel weist die zweite Leiterschicht 12 an den Rändern jeweils gedünnte Bereiche 121, 122 auf.
  • Das Halbleiterbauelement gemäß 9 weist dagegen zum Beispiel eine zweite Leiterschicht 12 des ersten elektrischen Anschlussleiters 10 auf, die keine gedünnten Bereiche aufweist. In diesem Fall kann die zweite Leiterschicht 12 zum Beispiel aus einer Metallplatte mit im Wesentlichen konstanter Dicke gebildet sein.
  • Bei den in den 3, 5, 8 und 9 veranschaulichten Ausführungsbeispielen ist jeweils die Vertiefung, in der der Halbleiterchip 50 angeordnet ist, als ein Verankerungselement ausgebildet, bei denen zwischen Teilen der ersten Leiterschicht 11 und von diesen lateral überragten Teilen der zweiten Leiterschicht 12 Lücken vorhanden sind, die von der Kapselmasse 9 ausgefüllt sind.
  • Im Unterschied dazu weist das in 4 veranschaulichte beispielhafte Halbleiterbauelement eine Vertiefung mit Rändern auf, die als Reflektoren fungieren können. Bei dem Ausführungsbeispiel gemäß 4 ist der Chipmontagebereich 5 von mindestens zwei Innenwänden der Vertiefung umgeben, deren Haupterstreckungsebene 51 schräg zu einer Haupterstreckungsebene des elektrischen Anschlussleiters 10 verläuft und verglichen mit der Haupterstreckungsebene des elektrischen Anschlussleiters 10 zu dem Chipmontagebereich 5 hin gekippt ist.
  • In 4 sind die Innenwände derart dargestellt, dass sie aus mehreren rechteckigen Stufen gebildet sind. In Realität handelt es sich jedoch in aller Regel nicht um rechteckige Stufen, sondern um teilweise gewölbte und abgerundete Flächen. Konkave Wölbungen entstehen beispielsweise, wenn man den Durchbruch 4, die gedünnten Bereiche 112, 113 der ersten Leiterschicht und den gedünnten Bereich 122 der zweiten Leiterschicht 121 in einer Metallplatte von im Wesentlichen konstanter Dicke mittels Ätzen ausbildet. Eine schematische beispielhafte Darstellung derartiger konkaver Wölbungen der Stufen einer Innenwand ist in dem in 12 gezeigten Ausschnitt gegeben.
  • Die Innenwände können auch auf andere Weise ausgebildet werden. Zudem können zusätzliche Maßnahmen getroffen werden, um die Innenwände zu glätten. In 12 ist mittels gestrichelter Linien beispielhaft veranschaulicht, wie der Verlauf oder die Form einer geglätteten Innenwand aussehen könnte. Ein Glätten oder Entfernen der Kanten kann z. B. mittels Elektropolieren oder ähnlichen Verfahren erfolgen. Die Innenwände werden weitgehend so geformt, dass an Ihnen elektromagnetische Strahlung des Halbleiterchips 50 in eine Abstrahlrichtung des Halbleiterbauelements abgelenkt werden kann.
  • Wenn Innenwände des Anschlussleiters 10 als Reflektor ausgebildet sind, wie in den 4 und 12 beispielhaft veranschaulicht, dann ist es vorteilhaft, wenn der Boden der Vertiefung, auf dem der Chipmontagebereich 50 ausgebildet ist, möglichst tief ist, damit die ”Reflektoren” möglichst hoch über den Chip 5 reichen. Beispielsweise ist der gedünnnte Bereich 122 der zweiten Leiterschicht 12 um mindestens 60%, um mindestens 70% oder um mindestens 80% dünner als die maximale Dicke der zweiten Leiterschicht. Zusätzlich oder alternativ weist der gesamte Anschlussleiter 10 z. B. eine Gesamtdicke von mindestens 4 mm, von mindesten 5 mm oder mindestens 6 mm auf.
  • Bei den in den 6 und 7 dargestellten Ausführungsbeispielen ist der Chipmontagebereich 5 jeweils auf einer Außenfläche der ersten Leiterschicht 11 ausgebildet. Die zweite Leiterschicht 12 ist auf einer dem Chipmontagebereich 5 abgewandten Seite der ersten Leiterschicht 11 angeordnet.
  • Bei dem in 6 dargestellten Ausführungsbeispiel weist die erste Leiterschicht 11 zum Beispiel keinen Durchbruch auf.
  • Im Unterschied dazu weist die erste Leiterschicht 11 des ersten elektrischen Anschlussleiters 10 bei dem in 7 dargestellten Ausführungsbeispiel einen Durchbruch 4 auf, an den gedünnte Bereiche 112, 113 angrenzen, sodass ein Verankerungselement ausgebildet ist. Die Vertiefung dieses Verankerungselements ist jedoch zum Beispiel frei von einem Halbleiterchip 50.
  • Die Kapselmasse 9 weist beispielsweise Silikon auf oder besteht zumindest zu einem Großteil aus diesem. Ein Teil der Kapselmasse 9 ist zum Beispiel zu einer Linse 91 geformt. Die Kapselmasse 9 umschließt zum Beispiel den ersten elektrischen Anschlussleiter 10 und den zweiten elektrischen Anschlussleiter 20 jeweils lateral vollständig und bedeckt die Anschlussleiter 10, 20 von einer Seite her vollständig.
  • Die Kapselmasse 9 kann zum Beispiel eine vom Halbleiterchip 50 abgewandte Seite der elektrischen Anschlussleiter, entgegen der Veranschaulichungen in den Figuren, zu einem Teil ebenfalls bedecken. Ein weiterer Teil der elektrischen Anschlussleiter 10, 20 bleibt jedoch auch in diesem Fall frei von der Kapselmasse 9 und von sonstigem elektrisch isolierenden Material und bildet im Falle des ersten Anschlussleiters 10 eine elektrische Anschlussfläche 81 und im Falle des zweiten elektrischen Anschlussleiters 20 eine elektrische Anschlussfläche 82.
  • Der zweite elektrische Anschlussleiter 20 weist zum Beispiel analog zum ersten elektrischen Anschlussleiter ebenfalls mindestens eine erste Leiterschicht 21 und eine zweite Leiterschicht 22 auf. Der erste elektrische Anschlussleiter 10 und/oder der zweite elektrische Anschlussleiter 20 können grundsätzlich noch weitere elektrische Leiterschichten aufweisen, die in den Ausführungsbeispielen jedoch nicht dargestellt sind.
  • Der Halbleiterchip 50 ist beispielsweise mittels eines Bonddrahtes 6 elektrisch leitend mit einer internen elektrischen Anschlussfläche 7 des zweiten elektrischen Anschlussleiters 20 verbunden. Auf einer der internen elektrischen Anschlussfläche 7 gegenüberliegenden Seite weist der zweite elektrische Anschlussleiter eine externe elektrische Anschlussfläche 82 auf, die frei von isolierendem Material ist. Statt eines Bonddrahtes 6 können grundsätzlich auch andere elektrische Verbindungsmittel zum elektrisch leitenden Verbinden des Halbleiterchips 50 mit dem zweiten elektrischen Anschlussleiter 20 verwendet werden.
  • Mindestens einer der elektrischen Anschlussleiter 10, 20 kann grundsätzlich auch einstückig oder einteilig ausgebildet sein.
  • Die zweiten elektrischen Anschlussleiter sind bei den Ausführungsbeispielen gemäß der 3, 4, 5, 7, 8 und 9 beispielsweise jeweils gleich ausgebildet. Sie weisen jeweils in der ersten Leiterschicht 21 einen ersten gedünnten Bereich 211 auf, der einen ersten gedünnten Bereich 221 der zweiten Leiterschicht 22 lateral überragt. Zwischen den ersten gedünnten Bereichen 211, 221 ist eine Lücke vorhanden. Zudem weist die erste Leiterschicht 21 einen zweiten gedünnten Bereich 212 auf, der einen zweiten gedünnten Bereich 222 der zweiten Leiterschicht 22 lateral überragt. Auch zwischen diesen gedünnten Bereichen 212, 222 ist eine Lücke vorhanden.
  • Bei dem in 6 dargestellten Ausführungsbeispiel weist die erste Leiterschicht des zweiten elektrischen Anschlussleiters 20 gedünnte Bereiche 211, 212 auf, die an einen Durchbruch 4 der ersten Leiterschicht 21 angrenzen. Die zweite Leiterschicht 22 der zweiten elektrischen Anschlussschicht 20 weist beispielsweise keine gedünnten Bereiche auf. Die interne Kontaktfläche 7 ist durch eine Außenfläche der zweiten Leiterschicht 22 gebildet.
  • In 10 ist ein erstes Ausführungsbeispiel einer Draufsicht auf das in 3, 4, 5, 8 oder 9 dargestellte Halbleiterbauelement. Bei diesem Ausführungsbeispiel ist der Halbleiterchip 50 lateral vollständig von der ersten Anschlussschicht 11 und gegebenenfalls von Teilen der zweiten Anschlussschicht 12 umgeben. Mit anderen Worten ist eine Vertiefung des elektrischen Anschlussleiters 10 vorhanden, in dem der Halbleiterchip 50 angeordnet ist, die auf allen Seiten Innenwände aufweist.
  • Im Unterschied dazu ist bei der in 11 dargestellten Draufsicht die Vertiefung, in der der Halbleiterchip 50 angeordnet ist, ein an zwei gegenüberliegenden Seiten offener Graben. Bei einem derartigen Ausführungsbeispiel könnten die Schnittansichten gemäß 3, 4, 5, 8 und 9 alternativ auch seitliche Draufsichten auf das Halbleiterbauelement sein, da die Vertiefung an zwei Seiten seitlich offen ist.
  • Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (15)

  1. Elektrischer Anschlussleiter für ein Halbleiterbauelement, mit einer ersten und einer zweiten Leiterschicht, die über einander zugewandten Hauptflächen miteinander verbunden sind, wobei die erste, die zweite oder sowohl die erste als auch die zweite Leiterschicht mindestens einen gedünnten Bereich aufweist, in dem ihre Schichtdicke geringer als ihre maximale Schichtdicke ist.
  2. Elektrischer Anschlussleiter gemäß Anspruch 1, wobei die erste Leiterschicht Teil eines ersten Leadframes ist und die zweite Leiterschicht Teil eines zweiten Leadframes ist, wobei die zwei Leadframes in einem einzigen, zusammengesetzten Leadframe miteinander verbunden sind.
  3. Elektrischer Anschlussleiter gemäß einem der vorhergehenden Ansprüche, wobei sowohl die erste als auch die zweite Leiterschicht jeweils mindestens einen gedünnten Bereich aufweist, in dem ihre Schichtdicke geringer als ihre maximale Schichtdicke ist.
  4. Elektrischer Anschlussleiter gemäß Anspruch 3, wobei der gedünnte Bereich der ersten Leiterschicht lateral mit dem gedünnten Bereich der zweiten Leiterschicht überlappt.
  5. Elektrischer Anschlussleiter gemäß einem der vorhergehenden Ansprüche, wobei die erste Leiterschicht mindestens einen Durchbruch aufweist.
  6. Elektrischer Anschlussleiter gemäß Anspruch 5, wobei die erste Leiterschicht einen gedünnten Bereich aufweist, der an den Durchbruch der ersten Leiterschicht angrenzt.
  7. Elektrischer Anschlussleiter gemäß einem der Ansprüche 5 und 6, wobei die zweite Leiterschicht einen gedünnten Bereich aufweist und der Durchbruch der ersten Leiterschicht lateral mit dem gedünnten Bereich der zweiten Leiterschicht überlappt.
  8. Elektrischer Anschlussleiter gemäß einem der Ansprüche 5 bis 7, wobei ein Teil der ersten Leiterschicht, der an den Durchbruch angrenzt, einen Teil der zweiten Leiterschicht lateral überragt und ein Bereich zwischen diesen Teilen frei von Material des elektrischen Anschlussleiters ist.
  9. Elektrischer Anschlussleiter gemäß einem der vorhergehenden Ansprüche, wobei an einem Rand ein Teil der ersten Leiterschicht vorhanden ist, der einen Teil der zweiten Leiterschicht lateral überragt, und ein Bereich zwischen diesen Teilen frei von Material des elektrischen Anschlussleiters ist.
  10. Elektrischer Anschlussleiter gemäß einem der vorhergehenden Ansprüche, wobei die erste und die zweite Leiterschicht mittels eines Verbindungsmittels miteinander verbunden sind.
  11. Elektrischer Anschlussleiter gemäß einem der vorhergehenden Ansprüche, wobei ein Chipmontagebereich auf einem Teil der zweiten Leiterschicht vorgesehen ist und die erste Leiterschicht der zweiten Leiterschicht auf der Seite des Chipmontagebereiches nachgeordnet ist.
  12. Elektrischer Anschlussleiter gemäß Anspruch 11, wobei mindestens eine Innenwand vorhanden ist, deren Haupterstreckungsebene schräg zu einer Haupterstreckungsebene des elektrischen Anschlussleiters verläuft und verglichen mit der Haupterstreckungsebene des elektrischen Anschlussleiters zu dem Chipmontagebereich hin gekippt ist.
  13. Halbleiterbauelement mit einem elektrischen Anschlussleiter gemäß einem der vorhergehenden Ansprüche, wobei der elektrische Anschlussleiter auf einer ersten Seite mit einem Halbleiterchip und mit einer Kapselmasse versehen ist, die Kapselmasse den Halbleiterchip umschließt und an den elektrischen Anschlussleiter angeformt ist.
  14. Halbleiterbauelement nach Anspruch 13, wobei der elektrische Anschlussleiter auf einer der ersten Seite gegenüberliegenden zweiten Seite in einem lateral mit der Kapselmasse und/oder mit dem Halbleiterchip überlappenden Bereich frei von der Kapselmasse und von elektrisch isolierendem Material ist.
  15. Verfahren zum Herstellen eines elektrischen Anschlussleiters, mit den Schritten: Bereitstellen einer ersten Leiterschicht und einer zweiten Leiterschicht, die jeweils zwei voneinander abgewandte Hauptflächen aufweisen; Verbinden der ersten und der zweiten Leiterschicht über zwei ihrer Hauptflächen, derart, dass diese Hauptflächen einander zugewandt sind; Ausbilden mindestens eines gedünnten Bereichs in der ersten, der zweiten oder sowohl der ersten als auch der zweiten Leiterschicht, in dem die Schichtdicke der entsprechenden Leiterschicht geringer als ihre maximale Schichtdicke ist.
DE102008051928A 2008-10-16 2008-10-16 Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters Withdrawn DE102008051928A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102008051928A DE102008051928A1 (de) 2008-10-16 2008-10-16 Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters
PCT/DE2009/001414 WO2010043205A1 (de) 2008-10-16 2009-10-12 Elektrischer anschlussleiter für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines elektrischen anschlussleiters
TW098134743A TWI404186B (zh) 2008-10-16 2009-10-14 半導體組件用之電連接導體、半導體組件以及電連接導體之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008051928A DE102008051928A1 (de) 2008-10-16 2008-10-16 Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters

Publications (1)

Publication Number Publication Date
DE102008051928A1 true DE102008051928A1 (de) 2010-04-22

Family

ID=41467195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008051928A Withdrawn DE102008051928A1 (de) 2008-10-16 2008-10-16 Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters

Country Status (3)

Country Link
DE (1) DE102008051928A1 (de)
TW (1) TWI404186B (de)
WO (1) WO2010043205A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI491081B (zh) * 2010-06-15 2015-07-01 Osram Opto Semiconductors Gmbh 可表面安裝之光電組件及可表面安裝之光電組件之製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209804A1 (en) * 2002-04-26 2003-11-13 Semiconductor Components Industries, Llc Structure and method of forming a multiple leadframe semiconductor device
US20050151149A1 (en) * 2004-01-08 2005-07-14 Chia Chee W. Light emission device
US20050280019A1 (en) * 2004-06-22 2005-12-22 Kabushiki Kaisha Toshiba Package for semiconductor light emitting element and semiconductor light emitting device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747341B2 (en) * 2002-06-27 2004-06-08 Semiconductor Components Industries, L.L.C. Integrated circuit and laminated leadframe package
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
CN100490140C (zh) * 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框
JP4659421B2 (ja) * 2004-09-30 2011-03-30 株式会社トクヤマ 発光素子収納用パッケージの製造方法
US7554179B2 (en) * 2005-02-08 2009-06-30 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
US7262494B2 (en) * 2005-03-16 2007-08-28 Freescale Semiconductor, Inc. Three-dimensional package
US7595453B2 (en) * 2005-05-24 2009-09-29 M/A-Com Technology Solutions Holdings, Inc. Surface mount package
US7410830B1 (en) * 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
US20070126020A1 (en) * 2005-12-03 2007-06-07 Cheng Lin High-power LED chip packaging structure and fabrication method thereof
DE102006005420B4 (de) * 2006-02-03 2010-07-15 Infineon Technologies Ag Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
KR100851194B1 (ko) * 2006-08-24 2008-08-08 엘지이노텍 주식회사 발광 장치 및 그 제조방법, 백 라이트 장치
JP4533875B2 (ja) * 2006-09-12 2010-09-01 株式会社三井ハイテック 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法
US7473940B2 (en) * 2006-11-27 2009-01-06 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Compact LED with a self-formed encapsulating dome

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209804A1 (en) * 2002-04-26 2003-11-13 Semiconductor Components Industries, Llc Structure and method of forming a multiple leadframe semiconductor device
US20050151149A1 (en) * 2004-01-08 2005-07-14 Chia Chee W. Light emission device
US20050280019A1 (en) * 2004-06-22 2005-12-22 Kabushiki Kaisha Toshiba Package for semiconductor light emitting element and semiconductor light emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI491081B (zh) * 2010-06-15 2015-07-01 Osram Opto Semiconductors Gmbh 可表面安裝之光電組件及可表面安裝之光電組件之製造方法
US9240536B2 (en) 2010-06-15 2016-01-19 Osram Opto Semiconductors Gmbh Surface-mountable optoelectronic component and method for producing a surface-mountable optoelectronic component
US10020434B2 (en) 2010-06-15 2018-07-10 Osram Opto Semiconductors Gmbh Surface-mountable optoelectronic component and method for producing a surface-mountable optoelectronic component

Also Published As

Publication number Publication date
TW201025537A (en) 2010-07-01
WO2010043205A1 (de) 2010-04-22
TWI404186B (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
EP2583318B1 (de) Herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE102012209325B4 (de) Optoelektronisches Modul
EP2340568B1 (de) Optoelektronischer halbleiterkörper
EP2596535A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102013103226A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP2901479A1 (de) Optoelektronisches bauelement
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102013104840A1 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
DE102008028886B4 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
EP2415077A1 (de) Optoelektronisches bauelement
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
DE102008045925A1 (de) Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102017107834A1 (de) Strahlungsemittierendes bauelement
EP2195863B1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
WO2018215268A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102008051928A1 (de) Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102016106270A1 (de) Herstellung eines halbleiterbauelements
DE102010054591B4 (de) Gehäuse und Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Bauelement
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2019011863A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
WO2018108823A1 (de) Strahlungsemittierende vorrichtung, pixelmodul, und verfahren zur herstellung einer strahlungsemittierenden vorrichtung
DE102014101557A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015105692A1 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee